CN203276861U

CN203276861U - 存储芯片、存储设备

Info

Publication number: CN203276861U
Application number: CN 201320273787
Authority: CN
Inventors: 李志雄; 李中政; 吴方; 胡宏辉; 何宏
Original assignee: Shenzhen Netcom Electronics Co Ltd
Current assignee: Shenzhen Longsys Electronics Co Ltd
Priority date: 2013-05-17
Filing date: 2013-05-17
Publication date: 2013-11-06
Anticipated expiration: 2023-05-17

Abstract

一种存储芯片，包括控制电路，以及与控制电路正确电连接的存储电路；所述控制电路为支持标准SD协议的SD控制电路；所述存储芯片还包括包覆所述SD控制电路、存储电路的封装胶体，以及与SD控制电路、存储电路正确电连接的芯片管脚；所述芯片管脚均匀分布在所述存储芯片两侧，部分包覆在所述封装胶体内，部分露于所述封装胶体外，且所述芯片管脚的功能根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。采用该存储芯片的产品生产周期短，生产成本稳定，且生产周期短。此外，还提供一种包含所述存储芯片的存储设备。

Description

存储芯片、存储设备

【技术领域】

本实用新型涉及半导体技术领域，尤其涉及一种存储芯片、存储设备。

【背景技术】

现有的大容量存储芯片主要是Nand Flash，但Nand Flash主要存在以下一些问题，如Nand Flash的制程变化太快，平均每3-6个月就会有新一代的NandFlash出来，为了能够支持最新的Nand Flash，很多方案商在Nand Flash的研发上面投入了巨大的人力物力，筋疲力尽也未必能解决问题，这将极大了推高厂商的生产和研发成本，从而延长新产品推出的速度。同时Nand Flash的市场波动较大，价格不稳定。

于是有些方案商把目光转向TF卡：在PCB板上焊一个卡槽、把TF卡插进去，作为系统启动卡。而TF卡天生就不是为嵌入式而设计的，当受到冲击、跌落、震动时，往往产生接触不良的问题。有些产品采用点胶等方法固定，又显得太山寨，同时不便维修，而且还有硬件不良的问题。

【实用新型内容】

基于此，有必要提供一种低成本且价格稳定适合嵌入式存储的存储芯片，从而降低采用嵌入式存储的产品的市场推出时间，且节约生产成本。

本实用新型提供一种存储芯片，所述存储芯片包括控制电路，以及与所述控制电路正确电连接的存储电路；其特征在于，所述控制电路为支持标准SD协议的SD控制电路；所述存储芯片还包括包覆所述SD控制电路、存储电路的封装胶体，以及与SD控制电路、存储电路正确电连接的芯片管脚；所述芯片管脚均匀分布在所述存储芯片两侧，部分包覆在所述封装胶体内，部分露于所述封装胶体外；且所述芯片管脚的功能根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。

在优选的实施例中，所述存储芯片的封装结构采用TSOP封装。

在优选的实施例中，所述芯片管脚的数目为48。

在优选的实施例中，所述存储芯片有定义的芯片管脚的所在位置和TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚的所在位置错开。

在优选的实施例中，所述存储芯片的第12芯片管脚和/或第37芯片管脚为电源线管脚，第13芯片管脚和/或第36芯片管脚为地线管脚。

在优选的实施例中，所述存储芯片的第26芯片管脚为内部电源线管脚，第27芯片管脚为数据线3管脚、第28芯片管脚为电源线管脚，第33芯片管脚为命令线管脚，第36芯片管脚为地线管脚，第40管脚为时钟线管脚，第45芯片管脚为数据线2管脚，第46芯片管脚为数据线1管脚，第47芯片管脚为数据线0管脚，其它芯片管脚空接。

在优选的实施例中，所述芯片管脚包括双电压电源输入管脚。

在优选的实施例中，所述存储芯片的第26芯片管脚为双电压电源输入线管脚，第27芯片管脚为数据线3管脚、第28芯片管脚为电源线管脚，第33芯片管脚为命令线管脚，第36芯片管脚为地线管脚，第40芯片管脚为时钟线管脚，第45芯片管脚为数据线2管脚，第46芯片管脚为数据线1管脚，第47芯片管脚为数据线0管脚，其它芯片管脚空接。

在优选的实施例中，所述有定义的芯片管脚全部位于存储芯片的同一侧。

在优选的实施例中，所述存储芯片还包括包覆在所述封装胶体内的至少一个被动元件，所述至少一个被动元件与所述控制电路、存储电路以及所述芯片管脚正确的电连接。

在优选的实施例中，所述SD控制电路为SD控制集成电路晶粒，所述存储电路为存储集成电路晶粒，所述存储芯片还包括包覆在所述封装胶体内的印刷电路板，所述SD控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件固定在所述印刷电路板上。

在优选的实施例中，所述存储芯片还包括包覆于所述封装胶体内的芯片承座，所述印刷电路板固定在所述芯片承座上。

此外，本实用新型还提供了一种包括上述存储芯片的存储设备。

综上，本实用新型提供的存储芯片，具有以下有益效果：

（1）由于本实用新型提供的存储芯片集成了控制电路和存储电路，支持标准SD协议，因此厂商不需要花费太多人力和物力去支持最新制程的只包含存储电路的Nand Flash芯片，从而能够缩短新产品的上市周期和研发成本，加速产品的推陈出新速度；

（2）由于本实用新型提供的存储芯片的芯片管脚均匀分布在存储芯片的两侧，因此能够非常稳定的焊接在PCB板上，从而杜绝硬件原因造成的产品不良问题；

（3）由于存储芯片有定义的芯片管脚的所在位置和TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚的所在位置错开，因此厂商能够在PCB板同时对本实用新型提供的存储芯片和Nand Flash芯片进行布线，再根据市场情况灵活选择其中一种芯片使用；

（4）本实用新型提供的存储芯片还支持两种电压的电源输入，在3.3V电源支路不够用时，用户可以选择1.8V电源输入替代。

【附图说明】

图1为本实用新型实施例提供的存储芯片的封装结构的剖面示意图；

图2为本实用新型实施例提供的存储芯片的外部形状及管脚排列的示意图；

图3为本实用新型实施例提供的存储芯片支持双电压电源输入的电路连接示意图。

【具体实施方式】

本实用新型提供的存储芯片，包括控制电路，以及与所述控制电路正确电连接的存储电路；所述控制电路为支持标准SD协议的SD控制电路；所述存储芯片还包括包覆所述SD控制电路、存储电路的封装胶体，以及与SD控制电路、存储电路正确电连接的芯片管脚；所述芯片管脚均匀分布在所述存储芯片两侧，部分包覆在所述封装胶体内，部分露于所述封装胶体外；且所述芯片管脚根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。由于该存储芯片集成了控制电路和存储电路，且支持标准SD协议，芯片管脚均匀分布所述存储芯片的两侧，当作为嵌入式存储芯片应用在DTV、IPTV、MP4等设备上时，能够缩短这些新产品的上市周期和研发成本，加速产品的推陈出新速度，且能够杜绝硬件原因造成的产品不良问题。

如图1所示，存储芯片包括支持标准SD协议的SD控制电路121、存储电路122；所述SD控制电路121、存储电路122之间正确的电连接。

本实施例中，所述存储芯片还包括至少一个被动元件123，所述至少一个被动元件123与所述SD控制电路121、存储电路122之间正确的电连接。所述至少一个被动元件123用于提高各电路的稳定性，当SD控制电路121、存储电路122足够稳定时，所述至少一个被动元件123可以不需要。

本实施例中，所述存储芯片还包括包覆SD控制电路121、存储电路122和至少一被动元件123的封装胶体10；与SD控制电路121、存储电路122和至少一被动元件123正确电连接的芯片管脚111；所述芯片管脚111均匀分布在存储芯片的两侧，且部分包覆在封装胶体10内，部分露于封装胶体10外；所述芯片管脚111的功能根据标准SD信号协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。

本实施例中，为了降低存储芯片的生产难度，所述控制电路和存储电路均采用未经封装的集成电路晶粒，即，本实施例中所述SD控制电路121为SD控制集成电路晶粒，存储电路122为存储集成电路晶粒。

本实施例中，为了提高存储芯片的生产良率，存储芯片还包括包覆在封装胶体10内的印刷电路板12，SD控制电路121、存储电路122和至少一被动元件123固定在印刷电路板12上。

本实施例中，为了进一步提高存储芯片的生产良率，存储芯片还包括包覆在封装胶体10内的芯片承座112，印刷电路板12固定在芯片承座112上。所述芯片管脚111和芯片承座112组成所述存储芯片的导线架11。

本实施例中，存储芯片的封装结构采用TSOP（Thin Small Outline Package，薄型小尺寸封装）封装；由于采用TSOP封装，因此本实施例提供的存储芯片因为封装成本、测试成本等因素相对于eMMC这种嵌入式存储芯片来说，更具有价格优势。在其他实施例中，存储芯片的封装结构也可以采用SOP（SmallOut-Line Package，小尺寸封装）、SOJ（Small Out-Line J-lead，J型引脚小外形封装）、PLCC（Plastic leaded Chip Carrier，表面贴装型封装）等其他封装形式。如图2所示，芯片管脚111的数目为48，均匀排列在存储芯片的两侧。在其他实施例中，芯片管脚111的数目也可以根据需要上下调整，在此并不用以限制本实用新型。

本实施例中，存储芯片有定义的芯片管脚111的所在位置与TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚位置错开。

表1

管脚序号	管脚定义	管脚序号	管脚定义
				1	NC	25	NC
2	NC	26	NC
				3	NC	27	NC
4	NC	28	NC
				5	NC	29	I/O0
6	NC	30	I/O1
				7	R/B	31	I/O2
8	RE	32	I/O3
				9	CE	33	NC
10	NC	34	NC
				11	NC	35	NC
12	VCC	36	VSS
				13	VSS	37	VCC
14	NC	38	NC
				15	NC	39	NC
16	CLE	40	NC
				17	ALE	41	I/O4
18	WE	42	I/O5
				19	WP	43	I/O6
20	NC	44	I/O7
				21	NC	45	NC
22	NC	46	NC
				23	NC	47	NC
24	NC	48	NC

表1所示为Nand Flash芯片的各芯片管脚的定义，其中NC（No Connection，无连接）表示没有定义的芯片管脚，其他表示有定义的芯片管脚。如表1所示，第7、8、9、12、13、16、17、18、19、29、30、31、32、41、42、43、44芯片管脚为Nand Flash芯片有定义的芯片管脚，因此，本实施例中存储芯片有定义的芯片管脚为除第7、8、9、12、13、16、17、18、19、29、30、31、32、41、42、43、44芯片管脚之外的芯片管脚。当然在其他实施例中，所述存储芯片和Nand Flash芯片的电源管脚和地线管脚也可以复用，如将第12芯片管脚和/或第37芯片管脚定义为存储芯片的电源线管脚，将第13芯片管脚和/或第36芯片管脚定义为存储芯片的地线管脚。

通过将存储芯片有定义的芯片管脚111的位置与TSOP封装48管脚的NandFlash芯片有定义的芯片管脚的所在位置错开，能够实现Nand Flash芯片和本实施例提供的存储芯片在同一块PCB电路板上同时布线，因此生产DTV、IPTV、MP4等需要嵌入式存储的产品厂商可以根据市场情况灵活选择使用其中一种芯片，即，当Nand Flash芯片的价格波动到较高位置时，则采用本实施例提供的存储芯片；当本实施例提供的存储芯片的价格超过Nand Flash芯片时，仍可以采用Nand Flash芯片。

本实施例中，所述有定义的芯片管脚的位置全部位于所述存储芯片的相同一侧。结合图2来说明，图2中第1芯片管脚至第24芯片管脚位于所述存储芯片的同一侧，第25芯片管脚至第28芯片管脚位于所述存储芯片的另一侧，即，本实施例中，所述有定义的芯片管脚只选用第1芯片管脚至第24芯片管脚中的若干个，其他未选用的芯片管脚以及第25芯片管脚至第48芯片管脚空接，无定义；或者所述有定义的芯片管脚只选用第25芯片管脚至第48芯片管脚中的若干个，其他未选用的芯片管脚以及第1芯片管脚至第24芯片管脚空接，无定义。所述有定义的芯片管脚采用这种单边排列的方式，由于在生产所述存储芯片时只需要单边打线，因此能够降低所述存储芯片的生产成本。

本实施例中，如表2所示，提供存储芯片各芯片管脚111的一种具体定义方式，当然所述存储芯片各芯片管脚111也可以采用其他方式定义。但不管采用什么方式定义，都需包含以下定义的芯片管脚，即：SDV33（电源线）、GND（地线）、SDCMD（命令线）、SDCLK（时钟线）、SDD0（数据线0）、SDD1（数据线1）、SDD2（数据线2）、SDD3（数据线3）。

在对存储芯片进行封装时，往往在第26芯片管脚附近设注塑口（注塑口用于注入封装胶体对存储芯片进行封装），我们发现在第26芯片管脚附近位于印刷电路板12上的电容容易与空气接触从而损坏电容，因此将第26芯片管脚定义为SDIP（SD Internal Power，内部电源线），该芯片管脚用于将内部电源引出，并外接电容到地，以提高系统的稳定性。

表2

管脚序号	管脚定义	管脚序号	管脚定义
				1	NC	25	NC
2	NC	26	SDIP
				3	NC	27	SDD3
4	NC	28	SDV33
				5	NC	29	NC
6	NC	30	NC
				7	NC	31	NC
8	NC	32	NC
				9	NC	33	SDCMD
10	NC	34	NC
				11	NC	35	NC
12	NC	36	GND
				13	NC	37	NC
14	NC	38	NC
				15	NC	39	NC
16	NC	40	SDCLK
				17	NC	41	NC
18	NC	42	NC
				19	NC	43	NC
20	NC	44	NC
				21	NC	45	SDD2
22	NC	46	SDD1
				23	NC	47	SDD0
24	NC	48	NC

当然，也可以将26管脚定义为SDCE，作为串口信息输出管脚，可以用于输出一些调试信息，不过这也存在同样问题，即第26芯片管脚附近处的电容容易损坏。

本实施例中，如表3所示，还提供另一种存储芯片各芯片管脚111的定义方式。

如表3所示，第26芯片管脚为双电压电源输入管脚（本实施例中用SDVCC表示），可以接收1.8V或者3.3V两种电压的电源输入。当然也可以将双电压输入管脚设置在其他芯片管脚的位置，在此不用于以限制本实用新型。

如图3所示，应用本实施例提供的支持双电压电源输入的存储芯片时，可以在电路板上设置1.8V的电源输入支路V18和3.3V电源输入支路V33电连接所述双电压电源输入管脚，1.8V的电源输入支路V18和3.3V电源输入支路V33上都设置有一个0Ω电阻的焊接点，图3中为R3和R2，当需要使用1.8V的电源输入时，则在电源输入支路V18上连接一个0Ω电阻R3，电源输入支路V33上的电阻R2不连接（相当于电源输入支路V33断开）；相反，如需使用3.3V的电源输入支路，则在电源输入支路V33上连接一个0Ω电阻R2，电源输入支路V33上的电阻R3不连接。

表3

管脚序号	管脚定义	管脚序号	管脚定义
				1	NC	25	NC
2	NC	26	SDVCC
				3	NC	27	SDD3
4	NC	28	SDV33
				5	NC	29	NC
6	NC	30	NC
				7	NC	31	NC
8	NC	32	NC
				9	NC	33	SDCMD
10	NC	34	NC
				11	NC	35	NC
12	NC	36	GND
				13	NC	37	NC
14	NC	38	NC
				15	NC	39	NC
16	NC	40	SDCLK
				17	NC	41	NC
18	NC	42	NC
				19	NC	43	NC
20	NC	44	NC
				21	NC	45	SDD2
22	NC	46	SDD1
				23	NC	47	SDD0
24	NC	48	NC

上述存储芯片集成了控制电路和存储电路，且支持标准SD信号协议，芯片管脚均匀分布所述存储芯片的两侧，当作为嵌入式存储芯片应用在DTV、IPTV、MP4等设备上时，能够缩短新产品的上市周期和研发成本，加速产品的推陈出新速度，且能够杜绝硬件原因造成的产品不良问题。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims

1.一种存储芯片，包括控制电路，以及与所述控制电路正确电连接的存储电路；其特征在于，所述控制电路为支持标准SD协议的SD控制电路；所述存储芯片还包括包覆所述SD控制电路、存储电路的封装胶体，以及与SD控制电路、存储电路正确电连接的芯片管脚；所述芯片管脚均匀分布在所述存储芯片两侧，部分包覆在所述封装胶体内，部分露于所述封装胶体外；且所述芯片管脚的功能根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。

2.根据权利要求1所述的存储芯片，其特征在于，所述存储芯片的封装结构采用TSOP封装。

3.根据权利要求2所述的存储芯片，其特征在于，所述芯片管脚的数目为48。

4.根据权利要求3所述的存储芯片，其特征在于，所述存储芯片有定义的芯片管脚的所在位置和TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚的所在位置错开。

5.根据权利要求3所述的存储芯片，其特征在于，所述存储芯片的第12芯片管脚和/或第37芯片管脚为电源线管脚，第13芯片管脚和/或第36芯片管脚为地线管脚。

6.根据权利要求3所述的存储芯片，其特征在于，所述存储芯片的第26芯片管脚为内部电源线管脚，第27芯片管脚为数据线3管脚、第28芯片管脚为电源线管脚，第33芯片管脚为命令线管脚，第36芯片管脚为地线管脚，第40管脚为时钟线管脚，第45芯片管脚为数据线2管脚，第46芯片管脚为数据线1管脚，第47芯片管脚为数据线0管脚，其它芯片管脚空接。

7.根据权利要求3所述的存储芯片，其特征在于，所述芯片管脚包括双电压电源输入管脚。

8.根据权利要求3所述的存储芯片，其特征在于，所述存储芯片的第26芯片管脚为双电压电源输入线管脚，第27芯片管脚为数据线3管脚、第28芯片管脚为电源线管脚，第33芯片管脚为命令线管脚，第36芯片管脚为地线管脚，第40芯片管脚为时钟线管脚，第45芯片管脚为数据线2管脚，第46芯片管脚为数据线1管脚，第47芯片管脚为数据线0管脚，其它芯片管脚空接。

9.根据权利要求3所述的存储芯片，其特征在于，所述有定义的芯片管脚全部位于所述存储芯片的同一侧。

10.根据权利要求1至9任一项所述的存储芯片，其特征在于，所述存储芯片还包括包覆在所述封装胶体内的至少一个被动元件，所述至少一个被动元件与所述控制电路、存储电路以及所述芯片管脚正确的电连接。

11.根据权利要求10所述的存储芯片，其特征在于，所述SD控制电路为SD控制集成电路晶粒，所述存储电路为存储集成电路晶粒，所述存储芯片还包括包覆在所述封装胶体内的印刷电路板，所述SD控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件固定在所述印刷电路板上。

12.根据权利要求11所述的存储芯片，其特征在于，所述存储芯片还包括包覆于所述封装胶体内的芯片承座，所述印刷电路板固定在所述芯片承座上。

13.一种存储设备，其特征在于，包括根据权利要求1至12中任意一项所述的存储芯片。