TWI783842B

TWI783842B - 記憶體壞塊掃描方法及其電路系統

Info

Publication number: TWI783842B
Application number: TW110149250A
Authority: TW
Inventors: 徐輔擎
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2021-12-29
Filing date: 2021-12-29
Publication date: 2022-11-11
Also published as: US20230205623A1; TW202326739A

Abstract

一種記憶體壞塊掃描方法及其電路系統，在執行掃描記憶體壞塊的程序中，電路系統使用一快取讀取指令，快取讀取指令適用在連續讀取記憶體記憶頁的程序中，能夠預先將記憶體的記憶頁資料載入到一快取中，在下一個指令週期再將資料讀出，接著載入下一筆記憶頁資料至快取，如此循環執行直到完成掃描記憶體壞塊的程序為止，過程中可以有效減少記憶體準備下一筆資料的時間，降低記憶體讀取忙碌時間對時效的影響。

Description

記憶體壞塊掃描方法及其電路系統

說明書提出一種掃描記憶體中壞塊的方法，特別是一種通過改變記憶體讀取指令以有效縮短壞塊掃描時間的記憶體壞塊掃描方法及其電路系統。

在非揮發性記憶體（non-volatile memory）的類別中的快閃記憶體包括反及閘快閃記憶體（NAND flash memory）與或閘快閃記憶體（NOR flash memory）兩型。

在一電子裝置中，使用其中反及閘快閃記憶體的控制器晶片（controller IC）在第一次開機時，需要為此反及閘快閃記憶體先做過一次掃描壞塊（bad block）的動作，在建立壞塊查表（bad block table）後才能繼續後面的開機流程，而這個流程需要花費一段不算太短的時間，因為需要把整顆快閃記憶體的資料都讀出來，而習知技術提出的改善方法可從兩個方向進行，如以下描述。

其中之一改善方法是資料從快閃記憶體讀進來後，迅速判斷其中好塊與壞塊，而當發生位元錯誤（bit error）時，會使錯誤更正碼（error-correcting code，ECC）電路計算很久才能得到結果，因此硬體內部如有管線（pipeline）機制，可讓快閃記憶體中的資料不致於塞車而浪費時間在錯誤更正的過程中。

另一種改善方法是加速將資料從快閃記憶體讀出來，而讀取速度取決於快閃記憶體控制器（flash memory controller）能多快將快閃記憶體指令（flash command）送出來，而加速從快閃記憶體讀出資料的方式一般是減少處理器處理時間，例如可讓硬體自動處理來達而加速的效果，或者減少快閃記憶體的讀取忙碌時間（read busy time）的影響。在此一提的是，因為在送出讀頁指令（read page command）後，都需要等待一段時間後才能從快閃記憶體中讀出資料，這段時間就是讀取忙碌時間。

根據現行在電子裝置中面對快閃記憶體中壞塊處理的方式，針對掃描壞塊的功能，除了硬體上加速外，並無其他有效方式可進一步縮短掃描時間。

有鑑於習知技術在快閃記憶體掃描壞塊的過程中，除了硬體加速外，並無有效縮短掃描時間的解決方案，本發明說明書提出一種記憶體壞塊掃描方法及其電路，其中採用不同的快閃記憶體讀取指令（flash read command），可以有效降低讀取忙碌時間的影響，其中並搭配沒有處理器（如CPU）的硬體設計，可以明顯改善掃描壞塊的時間。

根據實施例，記憶體壞塊掃描方法運行於一記憶體的控制電路中，在方法的主要步驟中，控制電路向記憶體發出一快取讀取指令，使記憶體進入一記憶體忙碌時間，同時將一記憶頁資料預先載入至記憶體的快取中，接著，於執行上述快取讀取指令以讀取快取中的記憶頁資料時，控制電路再向記憶體發出下一筆快取讀取指令，能在另一記憶體忙碌時間中預先載入下一個記憶頁資料至該快取。如此，經反覆以上步驟，直到完成掃描記憶體壞塊的程序為止。

進一步地，於執行此記憶體壞塊掃描方法之前，控制電路設定記憶體的記憶頁的起始位址、每個記憶頁的大小，以及記憶體的記憶區塊的大小。在方法步驟中，於控制電路向記憶體發出快取讀取指令之前，控制電路先向記憶體發出一記憶頁讀取指令，以讀取第1記憶頁的資料。

優選地，控制電路通過一錯誤更正碼電路取得記憶頁資料，即根據寫入記憶體中各記憶頁中的錯誤更正碼判斷有無壞塊，當掃描得出記憶體的壞塊時，控制電路將根據壞塊的位址建立一壞塊查表。

根據記憶體壞塊掃描方法再一實施方式，所提出的電路系統包括控制電路，其中包括錯誤更正碼電路與暫存區，控制電路連接一記憶體以運行記憶體壞塊掃描方法。

在控制電路所運行的方法中，根據第1記憶頁位址與大小發出記憶頁讀取指令，進入對應記憶頁讀取指令的記憶體忙碌時間，讓記憶體預備資料，接著發送第N（N為等於大於1之整數）快取讀取指令，進入第N記憶體忙碌時間，並預先載入第N記憶頁資料至記憶體的快取中。之後，執行記憶頁讀取指令，根據第1記憶頁的起始位址讀取第1記憶頁資料，再發送第N+1快取讀取指令，進入第N+1記憶體忙碌時間，並預先載入第N+1記憶頁資料至記憶體的快取中，接著即執行第N快取讀取指令，以讀取快取中的第N記憶頁資料，完成後，使N=N+1，反覆上述步驟直到完成記憶體的壞塊掃描程序為止。

為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。

以下是通過特定的具體實施例來說明本發明的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。

應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者訊號，但這些元件或者訊號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一訊號與另一訊號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

在電子裝置（如電腦系統或各種使用快閃記憶體的裝置）開機後，系統將會針對記憶體（如一種反及閘快閃記憶體（NAND flash memory））執行一掃描壞塊（bad block）的程序，藉此找出記憶體在生產過程中形成的壞塊，或是隨著讀寫（read/write）與抹除（erase）動作次數增加而形成的壞塊，並據此建立一塊壞查表（bad block table），做為電子裝置運作存取記憶體時可以經查表而排除壞塊的依據，而掃描壞塊需要時間，除了硬體加速外，本發明說明書提出一種採用修改的快閃記憶體讀取指令（flash read command）的記憶體壞塊掃描方法及其電路，所述方法可以有效降低在掃描記憶體時讀取忙碌時間（read busy time）的影響，可改善掃描壞塊的時間，特別地，過程中並沒有處理器（如CPU）的硬體介入。

圖1顯示揭露書提出的電路系統的架構實施例圖，電路系統可應用於一電子裝置內，電路系統主要元件包括記憶體12與其控制電路10，記憶體12可為一反及閘快閃記憶體（NAND flash memory）。

記憶體12可由多個快閃記憶體單元形成，以反及閘快閃記憶體為例，一個快閃記憶單元由多個記憶區塊（block）組成（如4096 blocks），一個記憶區塊由多個記憶頁（page）組成（如1 block = 128 pages），記憶頁為基本儲存資料的單元，也就是每次讀寫快閃記憶體就以一個記憶頁為單位進行讀寫，一個記憶頁則再細分為數個區段（sector）。進一步地，記憶體12設有一快取（cache）121的空間，用以暫存預備被控制電路10發出的快取讀取指令（cache read command）讀取的資料。

控制電路10包括有硬體實現的幾個電路單元，其中暫存器介面107連接控制電路10中暫存器，也就是記錄壞塊查表101的暫存器，暫存器還用於記載控制電路10所連接記憶體12的各記憶頁位址、記憶頁數量與區塊數量等記憶體12的存取資訊。

控制電路10通過記憶體介面105連接記憶體12，也就是通過記憶體介面105傳送記憶體控制指令給記憶體12。錯誤更正碼電路103取得記憶體12的資料後，可將掃描得出的壞塊資訊回傳至壞塊查表101，更新壞塊查表101，相應地，壞塊查表101記錄壞塊的區塊與記憶頁大小，記錄錯誤更正碼電路103處理的結果。

電路系統執行壞塊掃描程序可同時參考圖2顯示的流程圖。當電子裝置開機時（步驟S201），電子裝置中的中央處理器15經由連線控制電路10中的暫存器介面107控制其中暫存器電路來啟動記憶體的控制電路10（步驟S203），先讀取控制電路10中暫存器中的壞塊查表101，並預備讀取記憶體12中的資。

特別是第一次啟動後需要執行一次壞塊掃描程序（步驟S205），方式是通過控制電路10中的韌體程式對所連接的記憶體12中各記憶區塊依序進行寫入與讀出的動作，通過錯誤更正碼電路103根據依序讀出的資料判斷各區塊是好塊或是壞塊（bad block）（步驟S207）。其中錯誤更正碼電路103是根據寫入記憶體12中各記憶頁中的錯誤更正碼（error-correcting code，ECC）判斷有無壞塊。更者，在此一提的是，當電路系統一般運作時，因為反及閘快閃記憶體在使用一段時間後可能會導致資料有位元錯誤（bit error），控制電路10中的錯誤更正碼電路103會執行一定能力的位元錯誤修復，使得控制電路10有一定的容錯能力。

舉例來說，控制電路10使用一個6位元錯誤更正碼電路103，記憶體12中的一個區段（sector）大小為512位元組（byte），如此，一個區段就需要10位元組的錯誤更正碼（ECC）資料來保護。當從記憶體12讀出來512+10位元組的資料量時，如果沒有超過6個錯誤位元的情況，就會被判斷成一個好的區間。其中512位元組為自記憶體12讀出的資料量，額外的10位元組為錯誤更正運作過程中會產生的資料量。

在壞塊掃描程序中，當判斷出有壞塊時，控制電路10通過一個暫存區（register）標記壞塊的位址，建立如圖所示的壞塊查表101（步驟S209），壞塊查表101用來記錄壞塊的記憶體位址範圍，標記哪些記憶區塊是不可以使用，使得以後中央處理器15存取記憶體12時，控制電路10將依照壞塊查表101防止資料寫入壞塊。

特別的是，上述壞塊掃描程序中掃描記憶體時會去讀取每個記憶頁內資料，因此產生讀取忙碌時間（read busy time），而為了要降低此讀取忙碌時間的影響，說明書所提出的記憶體壞塊掃描方法修改了快閃記憶體讀取指令（flash read command），其中主要概念是以一快取讀取指令（cache read command）在逐記憶頁（page by page）讀取記憶體12內資料的程序中，可以在讀取當下記憶頁資料時，自動地預讀下一個記憶頁的資料，藉此降低讀取忙碌時間的影響。

在一實施方式中，可參考圖3所示在記憶體的控制電路中運行記憶體壞塊掃描方法的流程實施例圖，在流程的主要技術手段中，除了利用記憶頁讀取指令（page read command）讀取第1記憶頁資料外，控制電路10通過快取讀取指令接續運行掃描記憶體12壞塊的工作，即接著向記憶體12發出快取讀取指令（於以下所述實施例中為第N快取讀取指令），使記憶體進入一記憶體忙碌時間（於以下所述實施例中為第N記憶體忙碌時間），能將一記憶頁資料（於以下所述實施例中為第N記憶頁資料）預先載入至記憶體12的快取中，再於執行快取讀取指令以讀取快取中的記憶頁資料時，控制電路就向記憶體發出下一筆快取讀取指令（於以下所述實施例中為第N+1快取讀取指令），在另一記憶體忙碌時間（於以下所述實施例中為第N+1記憶體忙碌時間）中預先載入下一個記憶頁資料（於以下所述實施例中為第N+1記憶頁資料）至記憶體12的快取。如此反覆上述步驟，直到完成掃描記憶體12壞塊的程序為止。

圖3描述記憶體壞塊掃描方法的流程實施例圖，同時參考圖4顯示方法運作在記憶體中的時序示意圖。在此一提的是，電路系統通過記憶體壞塊掃描方法的流程後在控制電路中建立一壞塊查表，或者在執行所述流程之前，控制電路先行載入已經建立的壞塊查表，之後可根據掃描得到的新的壞塊位址更新此壞塊查表。

在圖3流程中，開始如步驟S301，在電子裝置開機後，裝置中的中央處理器啟動記憶體的控制電路，控制電路執行記憶體壞塊掃描程序，先通過韌體手段設定記憶體中的記憶區塊（block）與記憶頁（memory page）大小，更包括記憶頁的起始位址，使得流程可以根據這些資訊自動執行，直到完成記憶體壞塊掃描工作完成為止。

再如步驟S303，運用此電路系統的電子裝置的中央處理器觸發此自動執行快取讀取程序。在此記憶體壞塊掃描程序中，先如步驟S305，判斷目前是否為讀取第1記憶頁，若是，表示為記憶體壞塊掃描程序的開始，如步驟S307，控制電路將通過記憶體介面向記憶體根據第1記憶頁位址與大小發出一記憶頁讀取指令，此如圖4所示時序圖中標示的記憶頁讀取指令401，其中包括第1記憶頁的一起始位址。接著如步驟S309，驅使記憶體進入忙碌時間，如圖4顯示的記憶體忙碌時間402，此時間為記憶體預備讀取資料的時間。

在此一提的是，流程會繼續步驟S311以執行記憶頁讀取指令以讀取第1記憶頁資料，如圖4顯示的資料405，即示意表示讀取第1記憶頁資料的路線（41），但在讀取第1記憶頁資料的之前，根據發明實施例，控制電路通過記憶體介面向所連接的記憶體發出一快取讀取指令，用以將下一個記憶頁的資料預先載入記憶體的快取（cache）中，可減少記憶體接獲下一個讀取指令時才預備下一筆資料的時間。

回到流程的步驟S305的判斷中，若目前並非讀取第1記憶頁（否），執行步驟S313，控制電路發送第N快取讀取指令（若在上述記憶頁讀取指令之後，即為N=1），如圖4顯示的快取讀取指令403、406與409等。再如步驟S315，記憶體將進入第N記憶體忙碌時間，如圖4顯示的記憶體忙碌時間404、407與410等讓記憶體預備讀取資料的時間，此時，先將對應的第N記憶頁資料預先載入至快取，以利在步驟S317讓控制電路自快取中讀取第N記憶頁資料，如圖4顯示的資料408與411，即示意表示讀取第N記憶頁資料的路線（42）以及讀取第N+1記憶頁資料的路線（43）。以上數值N為等於大於1的整數。

接著，控制電路中執行的韌體程序設N等於N+1（步驟S319），進入在下一指令週期，流程將回到步驟S313，繼續由控制電路發送第N+1快取讀取指令，以使得記憶體進入第N+1記憶體忙碌時間，同時快取第N+1記憶頁資料，將第N+1記憶頁資料預先載入快取（步驟S315），以利在步驟S317讀取第N+1記憶頁資料，在步驟S319中，控制電路接續讀取後續記憶頁的流程。流程將反覆執行步驟S313至S319，直到完成掃描所有記憶體區塊為止。

根據以上流程可知，根據記憶體壞塊掃描方法的實施例，為了減少讀取記憶體資料時忙碌時間的影響，除一開始以記憶頁讀取指令讀取記憶體中第1記憶頁資料外，通過新增的快取讀取指令讀取後續記憶頁，其中通過預先將下一個記憶頁資料載入到記憶體的快取以減少記憶體接收到讀取指令才準備下一筆資料的時間，即上述步驟描述的，當發送第N快取讀取指令時，記憶體進入第N記憶體忙碌時間，同時將快取記憶體中第N記憶頁資料，並在執行第N快取讀取指令以讀取第N記憶頁資料之前，先發送下一筆快取讀取指令（第N+1快取讀取指令），以使得記憶體進入第N+1記憶體忙碌時間並快取記憶體中第N+1記憶頁資料，之後，才執行前一筆第N快取讀取指令以讀取第N記憶頁資料。整個流程適用在連續記憶頁讀取的運用上，經反覆執行步驟S313至S319，可以加速掃描記憶體壞塊的流程。特別的是，過程中僅需設定記憶頁的起始位址以及各記憶區塊與記憶頁的大小，即可把整個記憶體資料讀出來，過程中並無須電子裝置的中央處理器介入操作，實現硬體加速的目的。

當如以上實施例流程所述通過引入的快取讀取指令預先將下一個記憶頁載入至記憶體的快取以減少記憶體準備下一筆記憶頁資料的時間，也就降低記憶體預備資料的忙碌時間對於整體時間效能的影響。

在圖5顯示建立壞塊查表的實施例流程圖中，顯示當控制電路掃描記憶體壞塊時，如步驟S501，由其中錯誤更正碼電路通過記憶頁讀取指令或快取讀取指令讀取記憶頁資料，如第N記憶頁資料，N為1或以上的整數。這時，如步驟S503，錯誤更正碼電路根據寫入記憶體中各記憶頁中的錯誤更正碼（ECC）判斷有無壞塊。如步驟S505，判斷是否有錯誤位元，若錯誤更正碼電路判斷第N記憶頁沒有錯誤位元（否），如步驟S507，控制電路將不記錄相關資料；反之，若讀到的資料與儲存的錯誤更正碼不相符（是），即如步驟S509，錯誤更正碼電路可執行位元更正，判斷有不可修復的記憶頁，標記為壞塊，即設定第N記憶頁所關聯的區塊位元（block bit），建立壞塊查表。之後，控制電路使N=N+1（步驟S511），即進行下一筆記憶頁的壞塊判斷，直到完成所有記憶頁的壞塊掃描。

綜上所述，根據以上描述記憶體壞塊掃描方法及其電路系統的實施例，其中發明概念是在掃描記憶體壞塊的程序中，在記憶頁讀取指令之外，新增快取讀取指令，在掃描記憶體中壞塊的程序中可以預先將下一個記憶頁（page）資料載入到記憶體快取（cache）中，快取讀取指令適用在連續記憶頁讀取的應用上，可有效減少記憶體準備下一筆資料的時間，減少記憶體忙碌時間所產生的影響，如此將改善掃描壞塊的時間，特別地，過程中並沒有處理器的硬體介入。

以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

10:控制電路 101:壞塊查表 103:錯誤更正碼電路 105:記憶體介面 107:暫存器介面 12:記憶體 121:快取 15:中央處理器 401:記憶頁讀取指令 402:記憶體忙碌時間 403:快取讀取指令 404:記憶體忙碌時間 405:資料 406:快取讀取指令 407:記憶體忙碌時間 408:資料 409:快取讀取指令 410:記憶體忙碌時間 411:資料 41:讀取第1記憶頁資料 42:讀取第N記憶頁資料 43:讀取第N+1記憶頁資料步驟S201～S209:電路系統執行壞塊掃描程序的流程步驟S301～S319:記憶體壞塊掃描流程步驟S501～S511:建立壞塊查表的流程

圖1顯示揭露書提出的電路系統的架構實施例圖；

圖2顯示電路系統執行壞塊掃描程序的流程圖；

圖3顯示記憶體壞塊掃描方法的流程實施例圖；

圖4顯示記憶體壞塊掃描方法運作在記憶體中的時序示意圖；以及

圖5顯示建立壞塊查表的實施例流程圖。

401:記憶頁讀取指令

402:記憶體忙碌時間

403:快取讀取指令

404:記憶體忙碌時間

405:資料

406:快取讀取指令

407:記憶體忙碌時間

408:資料

409:快取讀取指令

410:記憶體忙碌時間

411:資料

41:讀取第1記憶頁資料

42:讀取第N記憶頁資料

43:讀取第N+1記憶頁資料

Claims

一種記憶體壞塊掃描方法，運行於一記憶體的一控制電路中，包括： a.該控制電路向該記憶體發出一快取讀取指令，使該記憶體進入一記憶體忙碌時間，同時將一記憶頁資料預先載入至該記憶體之一快取； b.於執行該快取讀取指令以讀取該快取中的該記憶頁資料時，該控制電路向該記憶體發出下一筆快取讀取指令，在另一記憶體忙碌時間中預先載入下一個記憶頁資料至該快取；以及 c.反覆步驟a與步驟b，直到完成掃描該記憶體壞塊的程序為止。
如請求項1所述的記憶體壞塊掃描方法，其中，於該控制電路向該記憶體發出該快取讀取指令之前，該控制電路先向該記憶體發出一記憶頁讀取指令，以讀取一第1記憶頁的資料。
如請求項2所述的記憶體壞塊掃描方法，其中該控制電路通過其中的一記憶體介面向該記憶體發出該記憶頁讀取指令與該快取讀取指令。
如請求項2所述的記憶體壞塊掃描方法，其中，於執行該記憶體壞塊掃描方法之前，該控制電路設定該記憶體的一記憶頁的起始位址、每個記憶頁的大小，以及該記憶體的記憶區塊的大小。
如請求項1至4中任一項所述的記憶體壞塊掃描方法，其中，於掃描得出該記憶體的壞塊時，該控制電路根據該壞塊的位址建立一壞塊查表。
如請求項5所述的記憶體壞塊掃描方法，其中由該控制電路中的一錯誤更正碼電路於取得該記憶頁資料後，根據寫入該記憶體中各記憶頁中的錯誤更正碼判斷有無壞塊。
一種記憶體壞塊掃描方法，運行於一記憶體的一控制電路中，包括： a.根據第1記憶頁位址與大小發出一記憶頁讀取指令，進入對應該記憶頁讀取指令的一記憶體忙碌時間，讓該記憶體預備資料，其中該記憶頁讀取指令記載該第1記憶頁的一起始位址； b.發送第N快取讀取指令，進入第N記憶體忙碌時間，並預先載入第N記憶頁資料至該記憶體的一快取中，其中N為等於大於1之整數； c.執行該記憶頁讀取指令，根據該第1記憶頁的該起始位址讀取該第1記憶頁資料； d.發送第N+1快取讀取指令，進入第N+1記憶體忙碌時間，並預先載入第N+1記憶頁資料至該記憶體的該快取中； e.執行該第N快取讀取指令，以讀取該快取中的該第N記憶頁資料；以及 f.使N=N+1，反覆步驟d至步驟f，直到完成該記憶體的壞塊掃描程序為止。
如請求項7所述的記憶體壞塊掃描方法，其中該控制電路通過其中的一記憶體介面向該記憶體發出該記憶頁讀取指令與該快取讀取指令。
如請求項8所述的記憶體壞塊掃描方法，其中由該控制電路中的一錯誤更正碼電路於取得該記憶頁資料後，根據寫入該記憶體中各記憶頁中的錯誤更正碼判斷有無壞塊。
一種電路系統，包括：一控制電路，包括一錯誤更正碼電路與一暫存區，連接一記憶體以運行一記憶體壞塊掃描方法，該方法包括： a.該控制電路向該記憶體發出一快取讀取指令，使該記憶體進入一記憶體忙碌時間，同時將一記憶頁資料預先載入至該記憶體之一快取； b.於執行該快取讀取指令以讀取該快取中的該記憶頁資料時，該控制電路向該記憶體發出下一筆快取讀取指令，在另一記憶體忙碌時間中預先載入下一個記憶頁資料至該快取；以及 c.反覆步驟a與步驟b，直到完成掃描該記憶體壞塊的程序為止。