TW202011411A - 快閃記憶體控制器及相關的存取方法及電子裝置 - Google Patents

快閃記憶體控制器及相關的存取方法及電子裝置 Download PDF

Info

Publication number
TW202011411A
TW202011411A TW107130625A TW107130625A TW202011411A TW 202011411 A TW202011411 A TW 202011411A TW 107130625 A TW107130625 A TW 107130625A TW 107130625 A TW107130625 A TW 107130625A TW 202011411 A TW202011411 A TW 202011411A
Authority
TW
Taiwan
Prior art keywords
flash memory
mapping table
read command
logical address
read
Prior art date
Application number
TW107130625A
Other languages
English (en)
Other versions
TWI698874B (zh
Inventor
陳彥仲
潘俊忠
許維仁
魏翊庭
Original Assignee
大陸商合肥沛睿微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥沛睿微電子股份有限公司 filed Critical 大陸商合肥沛睿微電子股份有限公司
Priority to TW107130625A priority Critical patent/TWI698874B/zh
Priority to US16/433,145 priority patent/US11055214B2/en
Publication of TW202011411A publication Critical patent/TW202011411A/zh
Application granted granted Critical
Publication of TWI698874B publication Critical patent/TWI698874B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

本發明揭露一種快閃記憶體控制器，其包含有一人工智慧模組以及一微處理器。在該快閃記憶體控制器的操作中，該人工智慧模組用以自一主裝置接收一讀取命令，並根據該讀取命令以產生一輔助命令；以及該微處理器用以根據該讀取命令所包含的一邏輯位址來參考一第一邏輯位址至實體位址映射表，以自一快閃記憶體模組中讀取一資料；以及該微處理器另根據該輔助命令以自該快閃記憶體模組中讀取一第二邏輯位址至實體位址映射表，其中該第二邏輯位址至實體位址映射表並未包含該讀取命令所包含的該邏輯位址。

Description

快閃記憶體控制器及相關的存取方法及電子裝置
本發明係有關於快閃記憶體控制器。
在目前的快閃記憶體控制器中，當接收到來自主裝置的一讀取命令時，會需要根據內部的一邏輯位址至實體位址映射表(以下稱L2P映射表)以將該讀取命令中的一邏輯位址轉換為一實體位址，才能根據該實體位址以自一快閃記憶體模組中讀取所需要的資料，並回傳給主裝置。然而，由於快閃記憶體模組的容量的越來越大，故實作上會需要多個L2P映射表，且由於快閃記憶體控制器內部的緩衝記憶體的容量可能不足以暫存所有的L2P映射表，因此暫時不需要使用的L2P映射表會被儲存至快閃記憶體模組中以避免佔用緩衝記憶體的空間。
然而，由於大部分的L2P映射表都儲存在快閃記憶體模組中，並等待需要使用的時候才會自快閃記憶體模組中讀取並暫存在快閃記憶體控制器內部的緩衝記憶體，上述將所需的L2P映射表自快閃記憶體模組中讀取的過程會拖慢讀取速度，進而影響了整體系統的效能。
因此，本發明的目的之一在於提供一種快閃記憶體控制器，其可以根據目前的讀取命令來預測接下來會需要使用到哪個L2P映射表，並預先自快閃記憶體模組中讀取該L2P映射表後暫存在快閃記憶體控制器內部的緩衝記憶體中，以在後續接收到相關的讀取命令時能夠快速地進行處理，以改善整體系統的效能。
在本發明的一個實施例中，揭露一種快閃記憶體控制器，其包含有一人工智慧模組以及一微處理器。在該快閃記憶體控制器的操作中，該人工智慧模組用以自一主裝置接收一讀取命令，並根據該讀取命令以產生一輔助命令；以及該微處理器用以根據該讀取命令所包含的一邏輯位址來參考一第一邏輯位址至實體位址映射表，以自一快閃記憶體模組中讀取一資料；以及該微處理器另根據該輔助命令以自該快閃記憶體模組中讀取一第二邏輯位址至實體位址映射表，其中該第二邏輯位址至實體位址映射表並未包含該讀取命令所包含的該邏輯位址。
在本發明的另一個實施例中，揭露了一種存取一快閃記憶體模組的方法，其包含有以下步驟：自一主裝置接收一讀取命令；根據該讀取命令以產生一輔助命令；根據該讀取命令所包含的一邏輯位址以及參考一第一邏輯位址至實體位址映射表，以自一快閃記憶體模組中讀取一資料；以及根據該輔助命令以自該快閃記憶體模組中讀取一第二邏輯位址至實體位址映射表，其中該第二邏輯位址至實體位址映射表並未包含該讀取命令所包含的該邏輯位址。
在本發明的另一個實施例中，揭露了一種電子裝置，其包含有一快閃記憶體模組以及一快閃記憶體控制器，且該快閃記憶體控制器包含有一人工智慧模組以及一微處理器。在該快閃記憶體控制器的操作中，該人工智慧模組用以自一主裝置接收一讀取命令，並根據該讀取命令以產生一輔助命令；以及該微處理器用以根據該讀取命令所包含的一邏輯位址來參考一第一邏輯位址至實體位址映射表，以自一快閃記憶體模組中讀取一資料；以及該微處理器另根據該輔助命令以自該快閃記憶體模組中讀取一第二邏輯位址至實體位址映射表，其中該第二邏輯位址至實體位址映射表並未包含該讀取命令所包含的該邏輯位址。
第1圖為根據本發明一實施例之電子裝置100的示意圖。如第1圖所示，電子裝置100包含了一主裝置110、一快閃記憶體控制器120以及一快閃記憶體模組130，其中快閃記憶體控制器120包含了一介面電路121、一人工智慧模組122、一微處理器124、一緩衝記憶體126、一唯讀記憶體128以及一控制邏輯129。唯讀記憶體213係用來儲存多個程式碼，而微處理器122則用來執行該些程式碼以控制對快閃記憶體模組130之存取，且快閃記憶體控制器120內的元件可透過圖式的匯流排來進行資料的傳遞。在本實施例中，快閃記憶體控制器120以及快閃記憶體模組130可視為一固態硬碟(Solid-state drive，SSD)，電子裝置100可以是任何具有固態硬碟的電腦或伺服器，而主裝置110可以是用來透過快閃記憶體控制器120來存取快閃記憶體模組130的一處理器。
快閃記憶體模組130包含了至少一個快閃記憶體晶片，而每一個快閃記憶體晶片包含了多個區塊(block)，且每一個區塊包含了多個資料頁(page)。在快閃記憶體的相關設計中，每一個區塊是一個最小的抹除單位，亦即區塊內的所有資料係一併被抹除而無法僅抹除一部分，且每一個資料頁係為一最小的寫入單位。
快閃記憶體模組130中的一部分區域可用來儲存多個邏輯位址至實體位址映射表(以下簡稱L2P映射表)，其中每一個L2P映射表包含了多個連續的邏輯位址及/或其對應的實體位址，且每一個實體位址可以快閃記憶體模組130中一區塊的序號以及該區塊內的一資料頁序號。第2圖繪示了根據本發明一實施例之儲存在快閃記憶體模組130內之多個L2P映射表210_1~210_3的示意圖，其中 L2P映射表210_1包含了邏輯位址LBA_0~LBA_1023及對應的實體位址、L2P映射表210_2包含了邏輯位址LBA_1024~LBA_2047及對應的實體位址、且L2P映射表210_3包含了邏輯位址LBA_2048~LBA_3071及對應的實體位址。需注意的是，的2圖所示的L2P映射表210_1~210_3僅為一範例說明，而並非是本發明的限制，例如每一個L2P映射表所包含之連續邏輯位址的數量可能不同，且並非是每一個邏輯位址都具有實體位址(亦即，部分邏輯位址不具有對應的實體位址，或是其對應的實體位址是無效內容)。
人工智慧模組122具有獨立的電路架構，其可以透過不斷地接收連續的讀取命令並進行分析，以建立/更新出多個判斷邏輯來供後續使用。在本實施例中，人工智慧模組122中的該多個判斷邏輯係用來判斷或預測來自主裝置110之讀取命令之間的順序關係，特別是多個讀取命令中所包含之邏輯位址的順序關係，以及多個讀取命令中所包含之邏輯位址所對應到之L2P映射表的順序關係，以在接收到來自主裝置110的一個讀取命令之後能夠判斷/預測主裝置110將要發出哪一個讀取命令，以提前在快閃記憶體控制器120進行優先處理以預先自快閃記憶體模組130中讀取所需的L2P映射表。具體來說，人工智慧模組122在電子裝置100進行運作時會不斷地接收來自主裝置110的讀取命令，並透過記錄以及學習訓練的方式來產生可以用來判斷讀取命令順序關係的多個判斷邏輯，舉例來說，假設人工智慧模組122多次在從主裝置110接收到要求讀取具有邏輯位址LBA_123之資料的讀取命令之後緊接著又收到要求讀取具有邏輯位址LBA_2500之資料的讀取命令，則人工智慧模組122便可以判斷具有邏輯位址LBA_123以及LBA_2500的資料有很高的機率會被主裝置110連續地要求讀取，因此人工智慧模組122可以建立出邏輯位址LBA_2500係緊接著邏輯位址LBA_123之後的判斷邏輯。在本實施例中，由於邏輯位址LBA_123被包含在L2P映射表210_1，而邏輯位址LBA_2500被包含在L2P映射表210_3，因此，人工智慧模組122可以建立出L2P映射表210_3的需求係緊接在L2P映射表210_1之後的判斷邏輯。因此，當人工智慧模組122之後從主裝置110接收到要求讀取具有邏輯位址LBA_123的讀取命令之後，人工智慧模組122便可以判斷出主裝置110之後很有可能會立即發出具有邏輯位址LBA_2500的讀取命令而需要使用到L2P映射表210_3，因此可以先通知微處理器124作一些預先處理。
在一實施例中，人工智慧模組122所訓練的判斷邏輯係用來描述快閃記憶體控制器120需要自快閃記憶體模組130中讀取之L2P映射表順序。舉例來說，參考第3圖，假設人工智慧模組122依序收到具有邏輯位址LBA_123、LBA_2500、LBA_300、LBA_301、LBA_130、LBA_302的多個讀取命令，而由於上述邏輯位址所對應到的L2P映射表分別為210_1、210_3、210_1、210_1、210_2、210_1，則人工智慧模組122可以判斷快閃記憶體控制器120需要自快閃記憶體模組130中讀取之L2P映射表的順序為210_1、210_3、210_2，因此可以使用上述L2P映射表的順序來建立/更新內部的判斷邏輯。
在本發明的一個實施例中，考慮到人工智慧模組122的能力及效率問題，人工智慧模組122可以被設定以在電子裝置100執行至少一特定操作時的至少一特定時段才會自該主裝置接收與多個特定讀取命令，以產生/更新該多個判斷邏輯。舉例來說，由於使用者最在意的通常是電子裝置100開機時間以及開啟某些特定軟體/應用程式的啟動時間，因此，使用者可以透過電子裝置100的使用者介面來設定人工智慧模組122只有在電子裝置100開機的時候或是執行某些特定軟體/應用程式時才會進行訓練以產生/更新該多個判斷邏輯，而其他的時間人工智慧模組122則不會進行訓練來產生/更新該多個判斷邏輯。具體來說，透過使用者設定，人工智慧模組122可以在電子裝置100每次開機後7秒內進行訓練以產生/更新該多個判斷邏輯，而由於電子裝置100在每次開機所需要讀取的檔案有很大的相似性，因此透過多次在電子裝置100開機時進行訓練，可以讓人工智慧模組122準確且有效率地完成該多個判斷邏輯的訓練；此外，由於在電子裝置100開機的7秒後人工智慧模組122內的該多個判斷邏輯便不再更新，因此可以避免後續電子裝置100操作時雜亂的讀取命令干擾到該多個判斷邏輯而影響到其正確性。在另一個範例中，透過使用者設定，人工智慧模組122可以在電子裝置100每次開始執行一特定應用程式時的4秒內進行訓練以產生/更新該多個判斷邏輯，以讓人工智慧模組122準確且有效率地完成該多個判斷邏輯的訓練；此外，由於在開始執行該特定應用程式時的4秒後人工智慧模組122內的該多個判斷邏輯便不再更新，因此可以避免後續電子裝置100操作時雜亂的讀取命令干擾到該多個判斷邏輯而影響到其正確性。
在本實施例中，使用者可以透過電子裝置100的使用者介面來隨時停止人工智慧模組122的訓練，亦即停止更新該多個判斷邏輯。舉例來說，假設人工智慧模組122已經經歷過電子裝置100的十次開機程序來更新該多個判斷邏輯，則由於該多個判斷邏輯應足以反映出電子裝置100開機時主裝置110的讀取命令的順序或是L2P映射表的需求順序，因此人工智慧模組122可以停止繼續訓練以降低系統負擔。
在電子裝置100整體的操作中，當快閃記憶體控制器120自主裝置110接收到一讀取命令時，人工智慧模組122會分析該讀取命令中所包含的邏輯位址(亦即，該讀取命令所要求讀取之資料所對應到的邏輯位址)及/或所對應到的一L2P映射表，並透過內部的該多個判斷邏輯來決定出一輔助命令，其中該輔助命令包含了關聯於人工智慧模組122在先前訓練時接續在該L2P映射表之後所需要的另一L2P映射表。舉例來說，假設先前人工智慧模組122建立出邏輯位址LBA_2500係緊接著邏輯位址LBA_123之後的判斷邏輯，或是L2P映射表210_3的需求係緊接著L2P映射表210_1的判斷邏輯，則當快閃記憶體控制器120所接收到之該讀取命令包含了邏輯位址LBA_123，該輔助命令會包含了L2P映射表210_3。
接著，微處理器124根據該讀取命令所包含的邏輯位址，以決定出所對應到的L2P映射表。此時若是緩衝記憶體126中已經存在著對應的L2P映射表，則微處理器124便可直接參考此L2P映射表來決定出快閃記憶體模組130的一實體位址；而若是緩衝記憶體126中並未存在著對應的L2P映射表，則微處理器124自快閃記憶體模組130中讀取對應的L2P映射表，且微處理器124參考所讀取的L2P映射表來決定出快閃記憶體模組130的一實體位址。接著，快閃記憶體控制器120自該實體位址讀取一資料，並立即將該資料回傳給主裝置。此外，若是接下來快閃記憶體控制器120以及快閃記憶體模組有空閒的時間，則微處理器124會另外根據該輔助命令所包含的L2P映射表，以自快閃記憶體模組130中讀取該輔助命令所包含的L2P映射表(若是緩衝記憶體126已存在此L2P映射表則不必讀取)。需注意的是，此時快閃記憶體控制器120尚未接收到該讀取命令的下一個命令，且快閃記憶體控制器120目前也不需要使用到該輔助命令所包含的L2P映射表，且該輔助命令所包含的L2P映射表並未包含目前接收到之讀取命令所包含的邏輯位址。換句話說，在微處理器124接收到該讀取命令以及微處理器124自快閃記憶體模組130中讀取該輔助命令所包含的L2P映射表的時間範圍內，微處理器124並未接收到任何需要使用到該輔助命令所包含的L2P映射表的讀取命令。
舉例來說，假設該讀取命令包含了邏輯位址LBA_123，且該輔助命令包含了L2P映射表210_3，則快閃記憶體控制器120會立即自快閃記憶體模組130中讀取對應到邏輯位址LBA_123的L2P映射表210_1(在緩衝記憶體126未包含L2P映射表210_1的情形下)，並參考L2P映射表210_1以決定出對應到邏輯位址LBA_123的一實體位址，再根據該實體位址以自快閃記憶體模組130中讀取資料並回傳給主裝置。接著，快閃記憶體控制器120會預先自快閃記憶體模組130中讀取L2P映射表210_3，並暫存在緩衝記憶體126中。
接著，若是快閃記憶體控制器120後續收到包含邏輯位址LBA_2500的另一讀取命令時，由於所需的L2P映射表210_3已經預先儲存在緩衝記憶體126中，故快閃記憶體控制器120便不需要自快閃記憶體模組130中讀取L2P映射表210_3，而可以直接參考儲存在緩衝記憶體126的L2P映射表210_3來決定出對應到邏輯位址LBA_2500的一實體位址，再根據該實體位址以自快閃記憶體模組130中讀取資料並回傳給主裝置。如上所述，由於省去了讀取L2P映射表210_3的時間，故可以加速處理該另一讀取命令的速度，提升電子裝置100的效能。
另一方面，若是快閃記憶體控制器120在一段時間內沒有收到需要使用到L2P映射表210_3的讀取命令時，快閃記憶體控制器120便可以在適當的時機點將L2P映射表210_3自緩衝記憶體126回存至快閃記憶體模組130，以釋放出記憶體空間。
第4圖為根據本發明一實施例之存取快閃記憶體模組130的方法的流程圖。參考第1~3圖及其揭露內容，流程如下所述。
步驟400：流程開始。
步驟402：自一主裝置接收一讀取命令。
步驟404：根據該讀取命令以產生一輔助命令。
步驟406：根據該讀取命令所包含的一邏輯位址以及參考一第一邏輯位址至實體位址映射表，以自一快閃記憶體模組中讀取一資料。
步驟408：根據該輔助命令以自該快閃記憶體模組中讀取一第二邏輯位址至實體位址映射表，其中該第二邏輯位址至實體位址映射表並未包含該讀取命令所包含的該邏輯位址。
簡要歸納本發明，在本發明之快閃記憶體控制器中，係包含了人工智慧模組以預測之後需要使用到的L2P映射表，並預先自快閃記憶體模組中讀取所預測之L2P映射表後儲存在存取速度較快的緩衝記憶體中，以在後續接收到相關的讀取命令時能夠快速地回傳給主裝置。透過本發明，可以加速資料讀取速度並提升系統效能。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:電子裝置110:主裝置120:快閃記憶體控制器121:介面電路122:人工智慧模組124:微處理器126:緩衝記憶體128:唯讀記憶體129:控制邏輯130:快閃記憶體模組210_1~210_3:邏輯位址至實體位址映射表400~408:步驟LBA_0~LBA_3071:邏輯位址
第1圖為根據本發明一實施例之電子裝置的示意圖。 第2圖繪示了根據本發明一實施例之儲存在快閃記憶體模組內之多個L2P映射表的示意圖。 第3圖為多個讀取命令以及L2P映射表之讀取順序的示意圖。 第4圖為根據本發明一實施例之存取快閃記憶體模組的方法的流程圖。
100:電子裝置
110:主裝置
120:快閃記憶體控制器
121:介面電路
122:人工智慧模組
124:微處理器
126:緩衝記憶體
128:唯讀記憶體
129:控制邏輯
130:快閃記憶體模組

Claims (10)

  1. 一種快閃記憶體控制器，包含有： 一人工智慧模組，用以自一主裝置接收一讀取命令，並根據該讀取命令以產生一輔助命令；以及 一微處理器，耦接於該人工智慧模組，用以根據該讀取命令所包含的一邏輯位址以及參考一第一邏輯位址至實體位址映射表(logical address to physical address mapping table)，以自一快閃記憶體模組中讀取一資料；以及該微處理器另根據該輔助命令以自該快閃記憶體模組中讀取一第二邏輯位址至實體位址映射表，其中該第二邏輯位址至實體位址映射表並未包含該讀取命令所包含的該邏輯位址。
  2. 如申請專利範圍第1項所述之快閃記憶體控制器，其中在該微處理器自該快閃記憶體模組中讀取該第二邏輯位址至實體位址映射表的時間點，該微處理器並未接收到任何需要使用到該第二邏輯位址至實體位址映射表的讀取命令。
  3. 如申請專利範圍第1項所述之快閃記憶體控制器，其中在該微處理器接收到該讀取命令以及該微處理器自該快閃記憶體模組中讀取該第二邏輯位址至實體位址映射表的時間範圍內，該微處理器並未接收到任何需要使用到該第二邏輯位址至實體位址映射表的讀取命令。
  4. 如申請專利範圍第1項所述之快閃記憶體控制器，其中該微處理器自根據該讀取命令所包含的該邏輯位址以自該快閃記憶體模組中讀取該第一邏輯位址至實體位址映射表，並參考該第一邏輯位址至實體位址映射表以自該快閃記憶體模組中讀取該資料。
  5. 如申請專利範圍第1項所述之快閃記憶體控制器，其中在自該主裝置接收該讀取命令之前，該人工智慧模組係多次地自該主裝置接收與該讀取命令相關的多個特定讀取命令，以產生/更新一判斷邏輯；以及該人工智慧模組根據該判斷邏輯以及該讀取命令來產生該輔助命令。
  6. 如申請專利範圍第5項所述之快閃記憶體控制器，其中該多個特定讀取命令包含了至少一第一讀取命令以及至少一第二讀取命令，該至少一第一讀取命令與該讀取命令包含相同的邏輯位址，且該至少一第二讀取命令在接收的時間點上係在該至少一第一讀取命令之後。
  7. 如申請專利範圍第1項所述之快閃記憶體控制器，其中該人工智慧模組係根據一使用者設定，以多次地自該主裝置接收與該讀取命令相關的多個特定讀取命令，以產生/更新該判斷邏輯。
  8. 如申請專利範圍第7項所述之快閃記憶體控制器，其中該快閃記憶體控制器係應用在一電子裝置中，該使用者設定係為該電子裝置執行至少一特定操作時的至少一特定時段，且該人工智慧模組只有在該至少一特定時段才會自該主裝置接收與該讀取命令相關的多個特定讀取命令，以產生/更新該判斷邏輯。
  9. 一種存取一快閃記憶體模組的方法，包含有： 自一主裝置接收一讀取命令； 根據該讀取命令以產生一輔助命令； 根據該讀取命令所包含的一邏輯位址以及參考一第一邏輯位址至實體位址映射表(logical address to physical address mapping table)，以自一快閃記憶體模組中讀取一資料；以及 根據該輔助命令以自該快閃記憶體模組中讀取一第二邏輯位址至實體位址映射表，其中該第二邏輯位址至實體位址映射表並未包含該讀取命令所包含的該邏輯位址。
  10. 一種電子裝置，包含有： 一快閃記憶體模組；以及 一快閃記憶體控制器，用以存取該快閃記憶體模組，且包含有： 一人工智慧模組，用以自一主裝置接收一讀取命令，並根據該讀取命令以產生一輔助命令；以及 一微處理器，耦接於該人工智慧模組，用以根據該讀取命令所包含的一邏輯位址以及參考一第一邏輯位址至實體位址映射表(logical address to physical address mapping table)，以自一快閃記憶體模組中讀取一資料；以及該微處理器另根據該輔助命令以自該快閃記憶體模組中讀取一第二邏輯位址至實體位址映射表，其中該第二邏輯位址至實體位址映射表並未包含該讀取命令所包含的該邏輯位址。
TW107130625A 2018-08-31 2018-08-31 快閃記憶體控制器及相關的存取方法及電子裝置 TWI698874B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107130625A TWI698874B (zh) 2018-08-31 2018-08-31 快閃記憶體控制器及相關的存取方法及電子裝置
US16/433,145 US11055214B2 (en) 2018-08-31 2019-06-06 Memory controller and method having predictive buffering of address mapping table

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107130625A TWI698874B (zh) 2018-08-31 2018-08-31 快閃記憶體控制器及相關的存取方法及電子裝置

Publications (2)

Publication Number Publication Date
TW202011411A true TW202011411A (zh) 2020-03-16
TWI698874B TWI698874B (zh) 2020-07-11

Family

ID=69639379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130625A TWI698874B (zh) 2018-08-31 2018-08-31 快閃記憶體控制器及相關的存取方法及電子裝置

Country Status (2)

Country Link
US (1) US11055214B2 (zh)
TW (1) TWI698874B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10997080B1 (en) * 2020-02-11 2021-05-04 Western Digital Technologies, Inc. Method and system for address table cache management based on correlation metric of first logical address and second logical address, wherein the correlation metric is incremented and decremented based on receive order of the first logical address and the second logical address
CN113127378B (zh) * 2020-07-16 2024-04-26 长江存储科技有限责任公司 数据读取方法、装置及数据存储设备
CN113946278A (zh) * 2020-07-16 2022-01-18 慧荣科技股份有限公司 主机效能加速模式的数据读取方法及装置
US11429545B2 (en) 2020-07-16 2022-08-30 Silicon Motion, Inc. Method and apparatus for data reads in host performance acceleration mode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485590A (en) 1990-01-08 1996-01-16 Allen-Bradley Company, Inc. Programmable controller communication interface module which is configurable by a removable memory cartridge
US6895474B2 (en) * 2002-04-29 2005-05-17 Micron Technology, Inc. Synchronous DRAM with selectable internal prefetch size
TWI444825B (zh) * 2011-03-29 2014-07-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與資料寫入方法
US9529722B1 (en) * 2014-07-31 2016-12-27 Sk Hynix Memory Solutions Inc. Prefetch with localities and performance monitoring
CN106547480B (zh) * 2015-09-17 2019-04-12 慧荣科技股份有限公司 数据储存装置及其数据读取方法
US11507064B2 (en) * 2016-05-09 2022-11-22 Strong Force Iot Portfolio 2016, Llc Methods and systems for industrial internet of things data collection in downstream oil and gas environment
US10866897B2 (en) * 2016-09-26 2020-12-15 Samsung Electronics Co., Ltd. Byte-addressable flash-based memory module with prefetch mode that is adjusted based on feedback from prefetch accuracy that is calculated by comparing first decoded address and second decoded address, where the first decoded address is sent to memory controller, and the second decoded address is sent to prefetch buffer
TWI629591B (zh) * 2017-08-30 2018-07-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US10466917B2 (en) * 2017-09-29 2019-11-05 Intel Corporation Indirection structure prefetch based on prior state information

Also Published As

Publication number Publication date
TWI698874B (zh) 2020-07-11
US11055214B2 (en) 2021-07-06
US20200073794A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
TWI703566B (zh) 快閃記憶體控制器及相關的存取方法及電子裝置
TWI698874B (zh) 快閃記憶體控制器及相關的存取方法及電子裝置
US20200192584A1 (en) Computing systems including storage devices controlled by hosts
CN107621959B (zh) 电子装置及其软件训练方法、计算系统
CN109426619B (zh) 访问快闪存储器模块的方法及相关闪存控制器与电子装置
JP5043302B2 (ja) 不揮発性メモリを制御するためのコントローラ
KR100706246B1 (ko) 읽기 성능을 향상시킬 수 있는 메모리 카드
US9141549B2 (en) Memory system with read and write caches and method of controlling memory system with read and write caches
US8140741B2 (en) Semiconductor storage device and control method thereof
US9530499B2 (en) Semiconductor memory device and information processing device
CN108132890B (zh) 存储芯片的垃圾回收方法、装置、设备及存储介质
JP2017503266A (ja) フラッシュメモリ内に記憶されたデータの推測的プリフェッチ
CN109783411B (zh) 一种基于fpga的flash阵列控制方法及控制器
JP2015035010A (ja) メモリシステムおよび情報処理装置
KR20140094278A (ko) 반도체 장치 및 이의 동작 방법
US20090049232A1 (en) Execute-in-place implementation for a nand device
US10817624B2 (en) Memory system and storage device capable of permanently deleting data stored in a non-volatile memory
TW201917578A (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
CN111897743A (zh) 数据储存装置及逻辑至物理地址映射表的载入方法
CN111026325B (zh) 闪存控制器、闪存控制器的控制方法及相关的电子装置
US9934100B2 (en) Method of controlling memory swap operation and data processing system using same
TWI749279B (zh) 資料儲存裝置與資料處理方法
CN110888588B (zh) 快闪记忆体控制器及相关的访问方法及电子装置
TWI699771B (zh) 電子裝置、記憶體控制器及相關存取方法
CN110941571B (zh) 闪存控制器及相关的存取方法及电子装置