CN110941571B - 闪存控制器及相关的存取方法及电子装置 - Google Patents

闪存控制器及相关的存取方法及电子装置 Download PDF

Info

Publication number
CN110941571B
CN110941571B CN201811031964.7A CN201811031964A CN110941571B CN 110941571 B CN110941571 B CN 110941571B CN 201811031964 A CN201811031964 A CN 201811031964A CN 110941571 B CN110941571 B CN 110941571B
Authority
CN
China
Prior art keywords
read command
flash memory
data
host device
artificial intelligence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811031964.7A
Other languages
English (en)
Other versions
CN110941571A (zh
Inventor
陈彦仲
蔡函庭
林锡宏
赵梓佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Peirui Microelectronics Co ltd
Original Assignee
Hefei Peirui Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Peirui Microelectronics Co ltd filed Critical Hefei Peirui Microelectronics Co ltd
Priority to CN201811031964.7A priority Critical patent/CN110941571B/zh
Publication of CN110941571A publication Critical patent/CN110941571A/zh
Application granted granted Critical
Publication of CN110941571B publication Critical patent/CN110941571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

本发明揭露了一种闪存控制器，其包含有一人工智能模块以及一微处理器。在该闪存控制器的操作中，该人工智能模块自一主装置接收一读取命令，并根据该读取命令以产生一辅助读取命令；以及该微处理器根据该读取命令以自一闪存模块读取一第一资料，并根据该辅助读取命令以自该闪存模块读取一第二资料，其中该第二资料所对应到的逻辑地址并未记录在该读取命令之中。

Description

闪存控制器及相关的存取方法及电子装置
技术领域
本发明是有关于闪存控制器。
背景技术
在目前的闪存控制器中，其操作模式都是忠实地执行来自主装置的存取命令，举例来说，闪存控制器只有在接收到来自主装置的读取命令时才会去闪存模块中读取资料，并将所读取的资料回传给主装置。然而，由于闪存模块的存取速度较慢，因此若是闪存控制器每次都只在接收到读取命令时才开始读取闪存模块内的资料，则会使得闪存的读取速度无法进一步提升，拖累了整体系统的效能。
发明内容
因此，本发明的目的之一在于提供一种闪存控制器，其可以根据目前的读取命令来预测接下来主装置会需要读取那些资料，并预先自闪存模块中读取该些资料后储存在存取速度较快的静态随机存取记忆体或是动态随机存取记忆体中，以在后续接收到相关的读取命令时能够快速地回传给主装置，以改善整体系统的效能。
在本发明的一个实施例中，揭露了一种闪存控制器，其包含有一人工智能模块以及一微处理器。在该闪存控制器的操作中，该人工智能模块自一主装置接收一读取命令，并根据该读取命令以产生一辅助读取命令；以及该微处理器根据该读取命令以自一闪存模块读取一第一资料，并根据该辅助读取命令以自该闪存模块读取一第二资料，其中该第二资料所对应到的逻辑地址并未记录在该读取命令之中。
在本发明的另一个实施例中，揭露了一种存取一闪存模块的方法，其包含有以下步骤：自一主装置接收一读取命令；根据该读取命令以产生一辅助读取命令；根据该读取命令以自一闪存模块读取一第一资料；以及根据该辅助读取命令以自该闪存模块读取一第二资料，其中该第二资料所对应到的逻辑地址并未记录在该读取命令之中。
在本发明的另一个实施例中，揭露了一种电子装置，其包含有一闪存模块以及一闪存控制器，且该闪存控制器包含有一人工智能模块以及一微处理器。在该闪存控制器的操作中，该人工智能模块自一主装置接收一读取命令，并根据该读取命令以产生一辅助读取命令；以及该微处理器根据该读取命令以自一闪存模块读取一第一资料，并根据该辅助读取命令以自该闪存模块读取一第二资料，其中该第二资料所对应到的逻辑地址并未记录在该读取命令之中。
附图说明
图1为根据本发明一实施例的电子装置的示意图。
图2为根据本发明一实施例的存取闪存模块的方法的流程图。
【符号说明】
100 电子装置
110 主装置
120 闪存控制器
121 界面电路
122 人工智能模块
124 微处理器
126 缓冲记忆体
128 只读记忆体
129 控制逻辑
130 闪存模块
142 动态随机存取记忆体
200至210 步骤
具体实施方式
图1为根据本发明一实施例的电子装置100的示意图。如图1所示，电子装置100包含了一主装置110、一闪存控制器120、一闪存模块130以及一动态随机存取记忆体(DynamicRandom Access Memory，DRAM)142，其中闪存控制器120包含了一界面电路121、一人工智能模块122、一微处理器124、一缓冲记忆体126、一只读记忆体128以及一控制逻辑129。只读记忆体213是用来储存多个程序代码，而微处理器122则用来执行该些程序代码以控制对闪存模块130的存取，且闪存控制器120内的组件可透过图式的总线来进行资料的传递。在本实施例中，闪存控制器120以及闪存模块130可视为一固态硬盘(Solid-state drive，SSD)，电子装置100可以是任何具有固态硬盘的计算机或伺服器，而主装置110可以是用来透过闪存控制器120来存取闪存模块130的一处理器。
闪存模块130包含了至少一个闪存晶片，而每一个闪存晶片包含了多个区块(block)，且每一个区块包含了多个资料页(page)。在闪存的相关设计中，每一个区块是一个最小的抹除单位，亦即区块内的所有资料是一并被抹除而无法仅抹除一部分，且每一个资料页是为一最小的写入单位。
人工智能模块122具有独立的电路架构，其可以透过不断地接收连续的读取命令并进行分析，以建立/更新出多个判断逻辑来供后续使用。在本实施例中，人工智能模块122中的该多个判断逻辑是用来判断或预测来自主装置110的读取命令之间的顺序关系，以在接收到来自主装置110的一个读取命令之后能够判断/预测主装置110将要发出哪一个读取命令，以提前在闪存控制器120进行优先处理。具体来说，人工智能模块122在电子装置100进行运作时会不断地接收来自主装置110的读取命令，并透过记录以及学习训练的方式来产生可以用来判断读取命令顺序关系的多个判断逻辑，举例来说，假设人工智能模块122多次在从主装置110接收到要求读取具有逻辑地址LBA_5的资料的读取命令之后紧接着又收到要求读取具有逻辑地址LBA_100的资料的读取命令，则人工智能模块122便可以判断具有逻辑地址LBA_5以及LBA_100的资料有很高的机率会被主装置110连续地要求读取，因此人工智能模块122可以建立出逻辑地址LBA_100是紧接着逻辑地址LBA_5之后的判断逻辑。因此，当人工智能模块122之后从主装置110接收到要求读取具有逻辑地址LBA_5的读取命令之后，人工智能模块122便可以判断出主装置110之后很有可能会立即发出具有逻辑地址LBA_100的读取命令，因此可以先通知微处理器124作一些预先处理。需注意的是，在以上的说明中，逻辑地址LBA_5、LBA_100所表示的可以是对应到单一笔资料(例如，4千字节)的逻辑地址，或是对应到多笔资料的一逻辑地址范围。
需注意的是，由于人工智能模块122是透过电子装置100在实际操作中所接到的读取命令来进行训练，以产生多个判断逻辑，因此人工智能模块122可以准确地判断主装置110所依序要求读取的资料的逻辑地址关系，特别是这些逻辑地址可以并非是连续的逻辑地址。亦即，上述的逻辑地址LBA_5、LBA_100是两个不连续、或是不完全连续的逻辑地址或是逻辑地址范围。
在本发明的一个实施例中，考虑到人工智能模块122的能力及效率问题，人工智能模块122可以被设定以在电子装置100执行至少一特定操作时的至少一特定时段才会自该主装置接收与多个特定读取命令，以产生/更新该多个判断逻辑。举例来说，由于使用者最在意的通常是电子装置100开机时间以及开启某些特定软件/应用程序的启动时间，因此，用户可以透过电子装置100的用户界面来设定人工智能模块122只有在电子装置100开机的时候或是执行某些特定软件/应用程序时才会进行训练以产生/更新该多个判断逻辑，而其他的时间人工智能模块122则不会进行训练来产生/更新该多个判断逻辑。具体来说，透过用户设定，人工智能模块122可以在电子装置100每次开机后7秒内进行训练以产生/更新该多个判断逻辑，而由于电子装置100在每次开机所需要读取的档案有很大的相似性，因此透过多次在电子装置100开机时进行训练，可以让人工智能模块122准确且有效率地完成该多个判断逻辑的训练；此外，由于在电子装置100开机的7秒后人工智能模块122内的该多个判断逻辑便不再更新，因此可以避免后续电子装置100操作时杂乱的读取命令干扰到该多个判断逻辑而影响到其正确性。在另一个范例中，透过用户设定，人工智能模块122可以在电子装置100每次开始执行一特定应用程序时的4秒内进行训练以产生/更新该多个判断逻辑，以让人工智能模块122准确且有效率地完成该多个判断逻辑的训练；此外，由于在开始执行该特定应用程序时的4秒后人工智能模块122内的该多个判断逻辑便不再更新，因此可以避免后续电子装置100操作时杂乱的读取命令干扰到该多个判断逻辑而影响到其正确性。
在本实施例中，用户可以透过电子装置100的用户界面来随时停止人工智能模块122的训练，亦即停止更新该多个判断逻辑。举例来说，假设人工智能模块122已经经历过电子装置100的十次开机程序来更新该多个判断逻辑，则由于该多个判断逻辑应足以反映出电子装置100开机时主装置110的读取命令的顺序，因此人工智能模块122可以停止继续训练以降低系统负担。
在电子装置100整体的操作中，当闪存控制器120自主装置110接收到一读取命令时，人工智能模块122会分析该读取命令中所包含的逻辑地址(亦即，该读取命令所要求读取的资料所对应到的逻辑地址)，并透过内部的该多个判断逻辑来决定出一辅助读取命令，其中该辅助读取命令所包含的逻辑地址是关联于人工智能模块122在先前训练时接续在该读取命令之后的另一读取命令。举例来说，假设先前人工智能模块122建立出逻辑地址LBA_100是紧接着逻辑地址LBA_5之后的判断逻辑，则当闪存控制器120所接收到的该读取命令包含了逻辑地址LBA_5，该辅助读取命令会包含了逻辑地址LBA_100。
接着，微处理器124根据该读取命令所包含的逻辑地址，并参考缓冲记忆体126所储存的一逻辑地址至实体地址映像表(logical address to physical address mappingtable)，以决定出闪存模块130的一实体地址，以及自该实体地址读取一第一资料，并立即将该第一资料回传给主装置。此外，若是接下来闪存控制器120以及闪存模块有空闲的时间，则微处理器124会另外根据该辅助读取命令所包含的逻辑地址，并参考缓冲记忆体126所储存的该逻辑地址至实体地址映像表以决定出闪存模块130的另一实体地址，并自该实体地址读取一第二资料后暂存在缓冲记忆体126或是动态随机存取记忆体142中。需注意的是，此时闪存控制器120尚未接收到该读取命令的下一个命令，且闪存控制器120目前也不会将该第二资料传送给主装置110。
举例来说，假设该读取命令包含了逻辑地址LBA_5，且该辅助读取命令包含了LBA_100，则闪存控制器120会立即自闪存模块130中读取对应到逻辑地址LBA_5的该第一资料，并将该第一资料回传给主装置110；以及闪存控制器120会预先自闪存模块120中读取对应到逻辑地址LBA_100的该第二资料，并暂存在缓冲记忆体126或是动态随机存取记忆体142中，而不立即回传给主装置110。
接着，若是闪存控制器120后续收到包含逻辑地址LBA_100的另一读取命令时，闪存控制器120便可以立即把储存在缓冲记忆体126或是动态随机存取记忆体142中的该第二资料回传给主装置110。由于缓冲记忆体126或是动态随机存取记忆体142的存取速度远快于闪存模块130，因此本实施例的预先读取该第二资料的方法可以加速资料的读取速度，提升电子装置100的效能。
另一方面，若是闪存控制器120在一段时间内没有收到包含逻辑地址LBA_100的另一读取命令时，闪存控制器120便可以在适当的时机点将该第二资料自缓冲记忆体126或是动态随机存取记忆体142中删除，以释放出记忆体空间。
需注意的是，以上实施例仅是以两个读取命令以及两个逻辑地址来作为说明，但本发明并不以此为限。在本发明的其他实施例中，人工智能模块122所包含的该多个判断逻辑可以用来判断主装置110所依序要求读取的两笔以上的资料的多个逻辑地址关系，而人工智能模块122可以在接收到第一个读取命令时预测第二、三、四、…笔读取命令所要求读取的资料的逻辑地址，并据此发出多笔辅助读取命令至微处理器124以预先读取资料并暂存至缓冲记忆体126或是动态随机存取记忆体142。
图2为根据本发明一实施例的存取闪存模块130的方法的流程图。参考图1及其揭露内容，流程如下所述。
步骤200：流程开始。
步骤202：自一主装置接收一读取命令。
步骤204：根据该读取命令以产生一辅助读取命令。
步骤206：根据该读取命令以自一闪存模块读取一第一资料，并将该第一资料回传给该主装置。
步骤208：根据该辅助读取命令以自该闪存模块读取一第二资料，并将该第二资料暂存至一缓冲记忆体或是一动态随机存取记忆体。
步骤210：当接收来自该主装置的要求读取该第二资料的另一读取命令时，才将该第二资料回传给该主装置。
简要归纳本发明，在本发明的闪存控制器中，是包含了人工智能模块以预测目前读取命令的下一笔读取命令，并预先自闪存模块中读取所预测的下一笔读取命令的资料后储存在存取速度较快的静态随机存取记忆体或是动态随机存取记忆体中，以在后续接收到相关的读取命令时能够快速地回传给主装置。透过本发明，可以加速资料读取速度并提升系统效能。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (9)

1.一种闪存控制器，包含有：
一人工智能模块，用以自一主装置接收一读取命令，并根据该读取命令以产生一辅助读取命令；以及
一微处理器，耦接于该人工智能模块，用以根据该读取命令以自一闪存模块读取一第一资料，并根据该辅助读取命令以自该闪存模块读取一第二资料，其中该第二资料所对应到的逻辑地址并未记录在该读取命令之中，
其中在自该主装置接收该读取命令之前，该人工智能模块是多次地自该主装置接收与该读取命令相关的多个特定读取命令，以产生/更新一判断逻辑；以及该人工智能模块根据该判断逻辑以及该读取命令来产生该辅助读取命令。
2.根据权利要求1所述的闪存控制器，其中该第二资料所对应到的逻辑地址与该第一资料所对应到的逻辑地址不完全连续。
3.根据权利要求1所述的闪存控制器，其中该微处理器立即将该第一资料回传给该主装置，并将该第二资料暂存至一记忆体中而不立即回传给该主装置。
4.根据权利要求3所述的闪存控制器，其中该微处理器只有在接收到包含该第二资料所对应到的逻辑地址的另一读取命令之后，才会将该第二资料回传给该主装置。
5.根据权利要求1所述的闪存控制器，其中该多个特定读取命令包含了至少一第一读取命令以及至少一第二读取命令，该至少一第一读取命令与该读取命令包含相同的逻辑地址，且该至少一第二读取命令在接收的时间点上是分别紧接在该至少一第一读取命令之后。
6.根据权利要求1所述的闪存控制器，其中该人工智能模块是根据一用户设定，以多次地自该主装置接收与该读取命令相关的多个特定读取命令，以产生/更新该判断逻辑。
7.根据权利要求6所述的闪存控制器，其中该闪存控制器是应用在一电子装置中，该用户设定是为该电子装置执行至少一特定操作时的至少一特定时段，且该人工智能模块只有在该至少一特定时段才会自该主装置接收与该读取命令相关的多个特定读取命令，以产生/更新该判断逻辑。
8.一种存取一闪存模块的方法，包含有：
自一主装置接收一读取命令；
根据该读取命令以产生一辅助读取命令；
根据该读取命令以自一闪存模块读取一第一资料；以及
根据该辅助读取命令以自该闪存模块读取一第二资料，其中该第二资料所对应到的逻辑地址并未记录在该读取命令之中，
其中在自该主装置接收该读取命令之前，多次地自该主装置接收与该读取命令相关的多个特定读取命令，以产生/更新一判断逻辑；以及根据该判断逻辑以及该读取命令来产生该辅助读取命令。
9.一种电子装置，包含有：
一闪存模块；以及
一闪存控制器，用以存取该闪存模块，且包含有：
一人工智能模块，用以自一主装置接收一读取命令，并根据该读取命令以产生一辅助读取命令；以及
一微处理器，耦接于该人工智能模块，用以根据该读取命令以自一闪存模块读取一第一资料，并根据该辅助读取命令以自该闪存模块读取一第二资料，其中该第二资料所对应到的逻辑地址并未记录在该读取命令之中，
其中在自该主装置接收该读取命令之前，该人工智能模块是多次地自该主装置接收与该读取命令相关的多个特定读取命令，以产生/更新一判断逻辑；以及该人工智能模块根据该判断逻辑以及该读取命令来产生该辅助读取命令。
CN201811031964.7A 2018-09-05 2018-09-05 闪存控制器及相关的存取方法及电子装置 Active CN110941571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811031964.7A CN110941571B (zh) 2018-09-05 2018-09-05 闪存控制器及相关的存取方法及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811031964.7A CN110941571B (zh) 2018-09-05 2018-09-05 闪存控制器及相关的存取方法及电子装置

Publications (2)

Publication Number Publication Date
CN110941571A CN110941571A (zh) 2020-03-31
CN110941571B true CN110941571B (zh) 2022-03-01

Family

ID=69904248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811031964.7A Active CN110941571B (zh) 2018-09-05 2018-09-05 闪存控制器及相关的存取方法及电子装置

Country Status (1)

Country Link
CN (1) CN110941571B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984640A (zh) * 2014-05-14 2014-08-13 华为技术有限公司 实现数据预取方法及装置
CN107329908A (zh) * 2017-07-07 2017-11-07 联想(北京)有限公司 一种数据处理方法和电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930404B (zh) * 2010-08-27 2012-11-21 威盛电子股份有限公司 存储装置及其操作方法
TWI601141B (zh) * 2015-08-21 2017-10-01 晨星半導體股份有限公司 快閃記憶體的存取方法及相關的記憶體控制器與電子裝置
KR20170057902A (ko) * 2015-11-17 2017-05-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN107797759B (zh) * 2016-09-05 2021-05-18 北京忆恒创源科技有限公司 访问缓存信息的方法、装置与驱动器
TWI629591B (zh) * 2017-08-30 2018-07-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984640A (zh) * 2014-05-14 2014-08-13 华为技术有限公司 实现数据预取方法及装置
CN107329908A (zh) * 2017-07-07 2017-11-07 联想(北京)有限公司 一种数据处理方法和电子设备

Also Published As

Publication number Publication date
CN110941571A (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
TWI703566B (zh) 快閃記憶體控制器及相關的存取方法及電子裝置
CN109426619B (zh) 访问快闪存储器模块的方法及相关闪存控制器与电子装置
US20150378888A1 (en) Controller, flash memory apparatus, and method for writing data into flash memory apparatus
US11055214B2 (en) Memory controller and method having predictive buffering of address mapping table
CN107621959B (zh) 电子装置及其软件训练方法、计算系统
US20100174853A1 (en) User device including flash and random write cache and method writing data
US11630767B2 (en) Garbage collection—automatic data placement
CN112905111A (zh) 数据缓存的方法和数据缓存的装置
US8433871B2 (en) Data copy management for faster reads
CN110908927A (zh) 数据储存装置及其删除命名空间的方法
US20190034343A1 (en) Dynamic trim processing with disk caching
US20090049232A1 (en) Execute-in-place implementation for a nand device
CN115756312A (zh) 数据访问系统、数据访问方法和存储介质
CN111897743A (zh) 数据储存装置及逻辑至物理地址映射表的载入方法
CN116225334A (zh) 一种冷热数据存储方法、装置以及介质
US20200110543A1 (en) Flash memory controller, control method of flash memory controller and associated electronic device
CN110941571B (zh) 闪存控制器及相关的存取方法及电子装置
CN113641597A (zh) 管理数据存储的方法及装置以及计算机可读取存储介质
CN110888588B (zh) 快闪记忆体控制器及相关的访问方法及电子装置
US11977485B2 (en) Method of cache management based on file attributes, and cache management device operating based on file attributes
TWI699771B (zh) 電子裝置、記憶體控制器及相關存取方法
CN110908595A (zh) 存储装置及信息处理系统
CN114168495A (zh) 存储设备的增强的预读能力
EP3819771B1 (en) Data processing method and device, apparatus, and system
CN109445686B (zh) 一种存储磁盘以及存取数据的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant