CN107329908A - 一种数据处理方法和电子设备 - Google Patents

一种数据处理方法和电子设备 Download PDF

Info

Publication number
CN107329908A
CN107329908A CN201710551614.2A CN201710551614A CN107329908A CN 107329908 A CN107329908 A CN 107329908A CN 201710551614 A CN201710551614 A CN 201710551614A CN 107329908 A CN107329908 A CN 107329908A
Authority
CN
China
Prior art keywords
data
address information
access request
address
disc apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710551614.2A
Other languages
English (en)
Inventor
何海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201710551614.2A priority Critical patent/CN107329908A/zh
Publication of CN107329908A publication Critical patent/CN107329908A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了一种数据处理方法和电子设备，所述方法包括：接收第一数据访问请求；从所述第一数据访问请求中获取所请求的第一数据的地址信息以及与第一数据关联的第二数据的地址信息；基于所述第一数据的地址信息和第二数据的地址信息缓存第一数据和第二数据；返回所述第一数据。本发明有效的提高了缓存命中率，加快了数据传输效率。

Description

一种数据处理方法和电子设备
技术领域
本发明涉及电子设备领域，特别涉及一种数据处理方法和电子设备。
背景技术
现有技术中，在硬盘的某个扇区被访问时，缓存设备会将该扇区的数据以及与该扇区相邻的数据都进行缓存，从而提高数据访问的效率。但是，相关联的文件或数据并不一定就保存在连续的扇区中，而对请求数据的相邻的扇区的数据一起进行缓存方式，不能有效的提高数据访问的速率。
发明内容
本发明实施例提供了一种能够有效提高数据访问的速率的数据处理方法和电子设备。
为了解决上述技术问题，本发明实施例提供了如下的技术方案：
一种数据处理方法，其包括：
接收第一数据访问请求；
从所述第一数据访问请求中获取所请求的第一数据的地址信息以及与第一数据关联的第二数据的地址信息；
基于所述第一数据的地址信息和第二数据的地址信息缓存第一数据和第二数据；
返回所述第一数据。
在一优选实施例中，还包括生成第一数据访问请求，其包括：
接收访问内存文件的访问信息；
基于所述访问信息判断是否需要向硬盘设备请求数据，
如需要，则基于所述内存文件的地址信息查询需要向硬盘设备请求的第一数据的地址信息，以及该第一数据关联的第二数据的地址信息；
基于所述第一数据的地址信息和第二数据的地址信息生成所述第一数据访问请求。
在一优选实施例中，所述基于所述第一数据的地址信息和第二数据的地址信息缓存第一数据和第二数据包括：
基于所述第一数据的地址信息和第二数据的地址信息生成关于第一数据和第二数据的第二数据访问请求，并将该第二数据访问请求发送至硬盘设备；
从所述硬盘设备中接收所述第一数据和第二数据；
缓存所述第一数据和第二数据。
在一优选实施例中，利用封装BIO数据结构的形式生成所述第一数据访问请求和第二数据访问请求。
在一优选实施例中，所述第一数据的地址信息和第二数据的地址信息包括所述第一数据和第二数据在硬盘设备中的扇区编号。
另外，本发明实施例还提供了一种电子设备，其包括：
内存处理器，其配置为生成关于第一数据的访问请求；
缓存处理器，其配置为接收第一数据访问请求；从所述第一数据访问请求中获取所请求的第一数据的地址信息以及与第一数据关联的第二数据的地址信息；基于所述第一数据的地址信息和第二数据的地址信息缓存第一数据和第二数据，并返回所述第一数据。
在一优选实施例中，所述内存处理器进一步配置为接收访问内存文件的访问信息；
基于所述访问信息判断是否需要向硬盘设备请求数据，
如需要，则基于所述内存文件的地址信息查询需要向硬盘设备请求的第一数据的地址信息，以及该第一数据关联的第二数据的地址信息；
基于所述第一数据的地址信息和第二数据的地址信息生成所述第一数据访问请求。
在一优选实施例中，所述缓存处理器进一步配置为基于所述第一数据的地址信息和第二数据的地址信息生成关于第一数据和第二数据的第二数据访问请求，并将该第二数据访问请求发送至硬盘设备；
从所述硬盘设备中接收所述第一数据和第二数据；
缓存所述第一数据和第二数据。
在一优选实施例中，所述第一数据的地址信息和第二数据的地址信息包括所述第一数据和第二数据在硬盘设备中的扇区编号。
在一优选实施例中，所述缓存处理器配置为利用封装BIO数据结构的形式生成所述第一数据访问请求和第二数据访问请求。
基于上述公开可以获知本发明实施例的有益效果：
本发明实施例，在向缓存处理器发送访问数据的请求时，可以将访问的数据的地址信息以及与该数据相关联的数据的地址信息一起发送给缓存处理器，从而方便地帮助处理器缓存更有可能被访问请求的第二数据，从而提高了数据访问的效率。
附图说明
图1为本发明实施例中的一种数据处理方法的原理流程图；
图2为本发明实施例中的生成第一数据访问请求的原理流程图；
图3为本发明实施例中缓存第一数据和第二数据的原理流程图；
图4为本发明实施例中的电子设备的原理结构图。
具体实施方式
下面，结合附图对本发明的具体实施例进行详细的描述，但不作为本发明的限定。
应理解的是，可以对此处公开的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本公开的范围和精神内的其他修改。
包含在说明书中并构成说明书的一部分的附图示出了本公开的实施例，并且与上面给出的对本公开的大致描述以及下面给出的对实施例的详细描述一起用于解释本公开的原理。
通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本发明的这些和其它特性将会变得显而易见。
还应当理解，尽管已经参照一些具体实例对本发明进行了描述，但本领域技术人员能够确定地实现本发明的很多其它等效形式，它们具有如权利要求所述的特征并因此都位于借此所限定的保护范围内。
当结合附图时，鉴于以下详细说明，本公开的上述和其他方面、特征和优势将变得更为显而易见。
此后参照附图描述本公开的具体实施例；然而，应当理解，所公开的实施例仅仅是本公开的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本公开模糊不清。因此，本文所公开的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本公开。
本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”，其均可指代根据本公开的相同或不同实施例中的一个或多个。
下面，结合附图详细的说明本发明实施例，本发明实施例提供了一种数据处理方法，该方法可以应用于缓存管理方面，在运行操作系统并且存在内存访问的过程，如果需要向硬盘或者其他存储器请求数据，可以实现对硬盘或者其他存储器的数据的更加精确的缓存管理。
如图1所示，为本发明实施例中的一种数据处理方法的原理流程图，其中，可以包括：
接收第一数据访问请求；
从所述第一数据访问请求中获取所请求的第一数据的地址信息以及与第一数据关联的第二数据的地址信息；
基于所述第一数据的地址信息和第二数据的地址信息缓存第一数据和第二数据；
返回所述第一数据。
本发明实施例可以应用在例如手机、计算机设备等涉及数据信息的缓存的电子设备中，该电子设备中的缓存处理器可以接收来自内存处理器的第一数据访问请求，该第一数据访问请求为关于第一数据的请求信息，并且，第一数据访问请求中可以包括所请求的第一数据在存储设备中的第一地址，同时还可以包括与第一数据相关联的第二数据的第二地址。缓存处理器在接收到第一数据访问请求后可以从该访问请求中获取第一地址和第二地址信息，并基于该第一地址和第二地址信息生成向存储设备请求缓存第一数据和第二数据的第二数据请求，在从存储设备中获取上述第一数据和第二数据后，缓存第二数据同时将第一数据返回至内存处理器。基于上述配置，可以方便且准确的获取与所请求的第一数据相关联的第二数据，并对第二数据进行缓存，从而保证了在内存处理器可能请求第二数据时，可以快速的将第二数据返回给内存处理器，从而既可以提高电子设备的缓存命中率，同时还能提升数据处理速度。
另外，如图2所示为本发明实施例中的生成第一数据访问请求的原理流程图，其中可以包括：
接收访问内存文件的访问信息；
基于所述访问信息判断是否需要向硬盘设备请求数据，
如需要，则基于所述内存文件的地址信息查询需要向硬盘设备请求的第一数据的地址信息，以及该第一数据关联的第二数据的地址信息；
基于所述第一数据的地址信息和第二数据的地址信息生成所述第一数据访问请求。
本实施例中的内存处理器可以实时的监控利用内存执行的各个程序或者该程序所产生的数据访问，同时可以实时的对内存中的文件对象的访问情况进行监控。也就是说，内存处理器可以实时的接收对内存或者内存文件的访问信息，并在判断出该访问信息需要向硬盘设备或者其他的存储设备请求数据时，可以生成第一数据访问请求。具体的，内存处理器在判断出对内存文件的访问需要调用硬件设备内的第一数据时，则可以在内存文件中获取该第一数据在硬盘设备中的第一地址，以及与该第一数据相关的第二数据，同时还可以获取该第二数据在硬盘设备中的第二地址。其中，第二数据可以包括被访问的内存文件在内存页中与第一数据相关联的数据，或者与第一数据相邻的数据。即可以基于第一数据的地址信息和第二数据的地址信息生成第一数据访问请求，并将该第一数据访问请求发送至缓存设备。其中，为了方便缓存处理器识别所请求的数据为第一数据，缓存数据为第二数据，可以为第一数据请求中的第一地址和第二地址分配不同的标识，缓存处理器根据该标识识别内存处理器所请求的第一数据，以及需要缓存的第二数据。因此，在生成第一数据访问请求时即可以直接准确的将第一数据和第二数据在硬盘设备中的地址信息一起发送至缓存设备，以便于缓存设备能够更加准确的缓存与第一数据相关的第二数据，提高缓存命中率。
另外，本发明实施例中的第一地址和第二地址可以包括所述第一数据和第二数据在硬盘设备中的扇区编号，内存文件的内存页中可以对应的存储有各相关的数据在硬盘设备中的地址信息，该地址信息可以以硬盘设备中的扇区编号的方式表示，具有更加方便的效果。
另外，缓存处理器在接收到第一数据访问请求后，即可以解析其中对于第一数据的第一地址和第二数据的第二地址，并基于该第一地址和第二地址向硬件设备请求第一数据和第二数据。
如图3所示为本发明实施例中缓存第一数据和第二数据的原理流程图。其中可以包括：
基于所述第一数据的地址信息和第二数据的地址信息生成关于第一数据和第二数据的第二数据访问请求，并将该第二数据访问请求发送至硬盘设备；
从所述硬盘设备中接收所述第一数据和第二数据；
缓存所述第一数据和第二数据。
本发明实施例中，缓存处理器在接收到内存处理器的第一数据访问请求后，可以从第一数据访问请求中获取第一地址信息和第二地址信息，并基于该第一地址和第二地址生成第二数据访问请求，从而向硬盘设备请求缓存第一地址中的第一数据和第二地址中的第二数据。硬盘设备在接收该第二数据访问请求后可以从第一地址和第二地址中分别读取第一数据和第二数据，并基于该第一数据和第二数据生成返回信息。缓存处理器从硬盘设备中接收该返回信息，并从中解析第一数据和第二数据，并基于第一数据访问请求中第一地址和第二地址的标识信息，确定内存处理器所请求的第一数据，并返回该第一数据。
另外，在缓存处理器接收到内存处理器的关于第二数据的第三访问请求时，可以将第二数据发送至内存处理器，从而实现数据的快速传输，提高了数据传输效率。
另外，在本发明的优选实施例中，内存处理器生成第一数据访问请求是利用封装BIO数据结构的形式来生成所述第一数据访问请求，同样缓存处理器也可以利用封装BIO数据结构的形式来生成第二数据访问请求。
本发明实施例的上述配置可以方便且准确的使缓存设备(缓存处理器)缓存到真实与第一数据相关的第二数据，大大的提高了数据缓存的命中率，而且也提高了数据传输效率。
另外，本发明实施例还提供了一种电子设备，该电子设备应用上述实施例所述的数据处理方法，从而实现在运行电子设备的操作系统并且存在内存访问时，如果需要向硬盘或者其他存储器请求数据，可以实现对硬盘或者其他存储器的数据的更加精确的缓存管理。
如图4所示，为本发明实施例中的电子设备的原理结构图，其中该电子设别可以包括内存处理器100、缓存处理器200和硬盘设备300。
其中，内存处理器100可以生成关于第一数据的访问请求；缓存处理器200可以接收第一数据访问请求；并从所述第一数据访问请求中获取所请求的第一数据的地址信息以及与第一数据关联的第二数据的地址信息；基于所述第一数据的地址信息和第二数据的地址信息从硬盘设备300缓存第一数据和第二数据，并返回所述第一数据给内存处理器100。
本发明实施例中的电子设备可以包括例如手机、计算机设备等涉及数据信息的缓存的电子设备，该电子设备中的缓存处理器200可以接收来自内存处理器100所生成和发送的第一数据访问请求，该第一数据访问请求为关于第一数据的请求信息，并且，第一数据访问请求中可以包括所请求的第一数据在硬盘设备300中的第一地址，同时还可以包括与第一数据相关联的第二数据的第二地址。缓存处理器200在接收到第一数据访问请求后可以从该访问请求中获取第一地址和第二地址信息，并基于该第一地址和第二地址信息生成向硬盘设备300请求缓存第一数据和第二数据的第二数据请求，在从硬盘设备300中获取上述第一数据和第二数据后，缓存第二数据同时将第一数据返回至内存处理器100。基于上述配置，可以方便且准确的获取与所请求的第一数据相关联的第二数据，并对第二数据进行缓存，从而保证了在内存处理器可能请求第二数据时，可以快速的将第二数据返回给内存处理器，从而既可以提高电子设备的缓存命中率，同时还能提升数据处理速度。
另外，本发明实施例中的内存处理器100可以接收访问内存文件的访问信息，基于所述访问信息判断是否需要向硬盘设备请求数据，如判断为需要，则基于所述内存文件的地址信息查询需要向硬盘设备请求的第一数据的地址信息，以及该第一数据关联的第二数据的地址信息；基于所述第一数据的地址信息和第二数据的地址信息生成所述第一数据访问请求。如果不需要向硬盘设备300请求数据，则直接运行该内存文件，或者从内存文件中获取访问的数据保证程序的正常运行。
本实施例中的内存处理器100可以实时的监控利用内存执行的各个程序或者该程序所产生的数据访问，同时可以实时的对内存中的文件对象的访问情况进行监控。也就是说，内存处理器100可以实时的接收对内存或者内存文件的访问信息，并在判断出该访问信息需要向硬盘设备或者其他的存储设备请求数据时，可以生成第一数据访问请求。具体的，内存处理器100在判断出对内存文件的访问需要调用硬件设备300内的第一数据时，则可以在内存文件中获取该第一数据在硬盘设备300中的第一地址，以及与该第一数据相关的第二数据，同时还可以获取该第二数据在硬盘设备中的第二地址。其中，第二数据可以包括被访问的内存文件在内存页中与第一数据相关联的数据，或者与第一数据相邻的数据。即内存处理器100可以基于第一数据的地址信息和第二数据的地址信息生成第一数据访问请求，并将该第一数据访问请求发送至缓存处理器200。其中，为了方便缓存处理器200识别所请求的数据为第一数据，缓存数据为第二数据，可以为第一数据请求中的第一地址和第二地址分配不同的标识，缓存处理器200可以根据该标识识别内存处理器所请求的第一数据，以及需要在缓存设备中缓存的第二数据。因此，在生成第一数据访问请求时即可以直接准确的将第一数据和第二数据在硬盘设备中的地址信息一起发送至缓存设备，以便于缓存设备能够更加准确的缓存与第一数据相关的第二数据，提高缓存命中率。
另外，本发明实施例中的第一地址和第二地址可以包括所述第一数据和第二数据在硬盘设备中的扇区编号，内存文件的内存页中可以对应的存储有各相关的数据在硬盘设备中的地址信息，该地址信息可以以硬盘设备中的扇区编号的方式表示，具有更加方便的效果。
另外，缓存处理器在接收到第一数据访问请求后，即可以解析其中对于第一数据的第一地址和第二数据的第二地址，并基于该第一地址和第二地址向硬件设备请求第一数据和第二数据。
进一步地，本发明实施例中的缓存处理器可以基于第一数据访问请求中的第一数据的地址信息和第二数据的地址信息生成关于第一数据和第二数据的第二数据访问请求，并将该第二数据访问请求发送至硬盘设备300；以及从所述硬盘设备中接收所述第一数据和第二数据，并缓存所述第一数据和第二数据。
本发明实施例中，缓存处理器200在接收到内存处理器的第一数据访问请求后，可以从第一数据访问请求中获取第一地址信息和第二地址信息，并基于该第一地址和第二地址生成第二数据访问请求，从而向硬盘设备300请求缓存第一地址中的第一数据和第二地址中的第二数据。硬盘设备300在接收该第二数据访问请求后可以从第一地址和第二地址中分别读取第一数据和第二数据，并基于该第一数据和第二数据生成返回信息。缓存处理器从硬盘设备中接收该返回信息，并从中解析第一数据和第二数据，并基于第一数据访问请求中第一地址和第二地址的标识信息，确定内存处理器所请求的第一数据，并返回该第一数据。
另外，在缓存处理器接收到内存处理器的关于第二数据的第三访问请求时，可以将第二数据发送至内存处理器，从而实现数据的快速传输，提高了数据传输效率。
另外，在本发明的优选实施例中，内存处理器生成第一数据访问请求是利用封装BIO数据结构的形式来生成所述第一数据访问请求，同样缓存处理器也可以利用封装BIO数据结构的形式来生成第二数据访问请求。
本发明实施例的上述配置可以方便且准确的使缓存设备(缓存处理器)缓存到真实与第一数据相关的第二数据，大大的提高了数据缓存的命中率，而且也提高了数据传输效率。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的数据处理方法所应用于的电子设备，可以参考前述产品实施例中的对应描述，在此不再赘述。
以上实施例仅为本发明的示例性实施例，不用于限制本发明，本发明的保护范围由权利要求书限定。本领域技术人员可以在本发明的实质和保护范围内，对本发明做出各种修改或等同替换，这种修改或等同替换也应视为落在本发明的保护范围内。

Claims (10)

1.一种数据处理方法，其包括：
接收第一数据访问请求；
从所述第一数据访问请求中获取所请求的第一数据的地址信息以及与第一数据关联的第二数据的地址信息；
基于所述第一数据的地址信息和第二数据的地址信息缓存第一数据和第二数据；
返回所述第一数据。
2.根据权利要求1所述的方法，其中，还包括生成第一数据访问请求，其包括：
接收访问内存文件的访问信息；
基于所述访问信息判断是否需要向硬盘设备请求数据，
如需要，则基于所述内存文件的地址信息查询需要向硬盘设备请求的第一数据的地址信息，以及该第一数据关联的第二数据的地址信息；
基于所述第一数据的地址信息和第二数据的地址信息生成所述第一数据访问请求。
3.根据权利要求1所述的方法，其中，所述基于所述第一数据的地址信息和第二数据的地址信息缓存第一数据和第二数据包括：
基于所述第一数据的地址信息和第二数据的地址信息生成关于第一数据和第二数据的第二数据访问请求，并将该第二数据访问请求发送至硬盘设备；
从所述硬盘设备中接收所述第一数据和第二数据；
缓存所述第一数据和第二数据。
4.根据权利要求3所述的方法，其中，利用封装BIO数据结构的形式生成所述第一数据访问请求和第二数据访问请求。
5.根据权利要求1所述的方法，其中，所述第一数据的地址信息和第二数据的地址信息包括所述第一数据和第二数据在硬盘设备中的扇区编号。
6.一种电子设备，其包括：
内存处理器，其配置为生成关于第一数据的访问请求；
缓存处理器，其配置为接收第一数据访问请求；从所述第一数据访问请求中获取所请求的第一数据的地址信息以及与第一数据关联的第二数据的地址信息；基于所述第一数据的地址信息和第二数据的地址信息缓存第一数据和第二数据，并返回所述第一数据。
7.根据权利要求6所述的电子设备，其中所述内存处理器进一步配置为接收访问内存文件的访问信息；
基于所述访问信息判断是否需要向硬盘设备请求数据，
如需要，则基于所述内存文件的地址信息查询需要向硬盘设备请求的第一数据的地址信息，以及该第一数据关联的第二数据的地址信息；
基于所述第一数据的地址信息和第二数据的地址信息生成所述第一数据访问请求。
8.根据权利要求6所述的电子设备，其中，所述缓存处理器进一步配置为基于所述第一数据的地址信息和第二数据的地址信息生成关于第一数据和第二数据的第二数据访问请求，并将该第二数据访问请求发送至硬盘设备；
从所述硬盘设备中接收所述第一数据和第二数据；
缓存所述第一数据和第二数据。
9.根据权利要求6所述的电子设备，其中，所述第一数据的地址信息和第二数据的地址信息包括所述第一数据和第二数据在硬盘设备中的扇区编号。
10.根据权利要求8所述的电子设备，其中所述缓存处理器配置为利用封装BIO数据结构的形式生成所述第一数据访问请求和第二数据访问请求。
CN201710551614.2A 2017-07-07 2017-07-07 一种数据处理方法和电子设备 Pending CN107329908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710551614.2A CN107329908A (zh) 2017-07-07 2017-07-07 一种数据处理方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710551614.2A CN107329908A (zh) 2017-07-07 2017-07-07 一种数据处理方法和电子设备

Publications (1)

Publication Number Publication Date
CN107329908A true CN107329908A (zh) 2017-11-07

Family

ID=60196565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710551614.2A Pending CN107329908A (zh) 2017-07-07 2017-07-07 一种数据处理方法和电子设备

Country Status (1)

Country Link
CN (1) CN107329908A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110941571A (zh) * 2018-09-05 2020-03-31 合肥沛睿微电子股份有限公司 闪存控制器及相关的存取方法及电子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655130A (zh) * 2004-02-13 2005-08-17 联想(北京)有限公司 一种获取硬盘中数据的方法
CN1795438A (zh) * 2003-05-27 2006-06-28 英特尔公司 用于跨距剖析软件应用的方法和设备
CN103077099A (zh) * 2013-01-08 2013-05-01 中国科学院计算技术研究所 一种块级快照系统及基于该系统的用户读写方法
CN103902473A (zh) * 2012-12-31 2014-07-02 华为技术有限公司 一种数据处理方法及数据缓存系统
CN103984640A (zh) * 2014-05-14 2014-08-13 华为技术有限公司 实现数据预取方法及装置
CN105900069A (zh) * 2014-01-07 2016-08-24 苹果公司 对被存储在闪存存储器中的数据的推测性预取
US20170103024A1 (en) * 2015-10-07 2017-04-13 Fujitsu Limited Information processing apparatus and cache control method
CN106844740A (zh) * 2017-02-14 2017-06-13 华南师范大学 基于内存对象缓存系统的数据预读方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1795438A (zh) * 2003-05-27 2006-06-28 英特尔公司 用于跨距剖析软件应用的方法和设备
CN1655130A (zh) * 2004-02-13 2005-08-17 联想(北京)有限公司 一种获取硬盘中数据的方法
CN103902473A (zh) * 2012-12-31 2014-07-02 华为技术有限公司 一种数据处理方法及数据缓存系统
CN103077099A (zh) * 2013-01-08 2013-05-01 中国科学院计算技术研究所 一种块级快照系统及基于该系统的用户读写方法
CN105900069A (zh) * 2014-01-07 2016-08-24 苹果公司 对被存储在闪存存储器中的数据的推测性预取
CN103984640A (zh) * 2014-05-14 2014-08-13 华为技术有限公司 实现数据预取方法及装置
US20170103024A1 (en) * 2015-10-07 2017-04-13 Fujitsu Limited Information processing apparatus and cache control method
CN106844740A (zh) * 2017-02-14 2017-06-13 华南师范大学 基于内存对象缓存系统的数据预读方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110941571A (zh) * 2018-09-05 2020-03-31 合肥沛睿微电子股份有限公司 闪存控制器及相关的存取方法及电子装置
CN110941571B (zh) * 2018-09-05 2022-03-01 合肥沛睿微电子股份有限公司 闪存控制器及相关的存取方法及电子装置

Similar Documents

Publication Publication Date Title
US9386117B2 (en) Server side data cache system
CN103593419B (zh) 数据查询方法、装置、服务器及系统
US20170255706A1 (en) Methods and apparatus to track web browsing sessions
CN106303099B (zh) 一种验证用户通信号码有效性的方法、装置及系统
CN103607312B (zh) 用于服务器系统的数据请求处理方法及系统
CN104468592B (zh) 登录方法和登录系统
JP2021506033A5 (zh)
CN106713495B (zh) Ip地理位置的上传方法及访问方法、装置及访问系统
CN106936582A (zh) 电子签章系统及方法
US11290565B2 (en) Distributing requests for data among servers based on indicators of intent to access the data
CN107707593A (zh) 一种提高缓存命中率的动态资源访问加速方法及装置
CN107911456A (zh) 图片加载的流量优化方法、装置、终端设备及存储介质
CN105915621A (zh) 访问数据的方法及预处理服务器
CN107040606B (zh) 用于处理http请求的方法与设备
CN106446640B (zh) 用户识别的方法及服务器
CN104714898B (zh) 一种Cache的分配方法和装置
CN107329908A (zh) 一种数据处理方法和电子设备
CN103327036A (zh) 互联网浏览设备的标识方法以及Cookie服务器
CN106921648A (zh) 数据存储方法、应用服务器及远程存储服务器
CN106598881A (zh) 页面处理方法及装置
CN106411978A (zh) 一种资源缓存方法及装置
CN109788050A (zh) 一种获取源站ip地址方法、系统、电子设备和介质
CN105991568A (zh) 一种代理实现装置
CN108055299A (zh) Portal页面推送方法、网络接入服务器及Portal认证系统
CN110099428A (zh) 无线保真WiFi网络访问方法、装置及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination