TWI695264B - 資料儲存裝置與資料處理方法 - Google Patents

資料儲存裝置與資料處理方法 Download PDF

Info

Publication number
TWI695264B
TWI695264B TW108117321A TW108117321A TWI695264B TW I695264 B TWI695264 B TW I695264B TW 108117321 A TW108117321 A TW 108117321A TW 108117321 A TW108117321 A TW 108117321A TW I695264 B TWI695264 B TW I695264B
Authority
TW
Taiwan
Prior art keywords
mapping table
memory controller
memory
data
stored
Prior art date
Application number
TW108117321A
Other languages
English (en)
Other versions
TW202044038A (zh
Inventor
柯冠宇
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW108117321A priority Critical patent/TWI695264B/zh
Priority to US16/849,214 priority patent/US11055231B2/en
Priority to CN202010310394.6A priority patent/CN111966606B/zh
Application granted granted Critical
Publication of TWI695264B publication Critical patent/TWI695264B/zh
Publication of TW202044038A publication Critical patent/TW202044038A/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1009Address translation using page tables, e.g. page table structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873Mapping of cache memory to specific storage devices or parts thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1016Performance improvement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1016Performance improvement
    • G06F2212/1024Latency reduction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7201Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

一種資料儲存裝置,包括一記憶體裝置以及一記憶體控制器。記憶體裝置包括複數記憶體區塊,各記憶體區塊包括複數物理資料頁。記憶體控制器耦接記憶體裝置,用以存取記憶體裝置。記憶體控制器選擇一既定記憶體區塊用以接收資料,並且對應地於一第一映射表格中紀錄複數邏輯位址,其中記憶體控制器包括一緩衝記憶體,第一映射表格係儲存於緩衝記憶體,用以紀錄寫入既定記憶體區塊之各物理資料頁之資料係指向哪個邏輯資料頁。於既定記憶體區塊被寫滿時,記憶體控制器根據第一映射表格編輯一第二映射表格,其中第二映射表格對應於複數邏輯資料頁,用以紀錄邏輯資料頁之資料被儲存於哪個記憶體區塊的哪個物理資料頁,其中於記憶體控制器編輯第二映射表格時,記憶體控制器更判斷第一映射表格是否紀錄了一既定數量(M)筆連續的邏輯位址,當第一映射表格紀錄了既定數量筆連續的邏輯位址時,記憶體控制器根據一資料壓縮率(R)編輯第二映射表格,使得第二映射表格中對應於第一映射表格所記錄的一或多個邏輯位址的部分欄位被略過而未被記憶體控制器編輯,其中既定數量(M)與資料壓縮率(R)為大於1之正整數。

Description

資料儲存裝置與資料處理方法
本發明係有關於適用於一資料儲存裝置之一種資料處理方法,可有效加速記憶體裝置的寫入操作。
隨著資料儲存裝置的科技在近幾年快速地成長,許多資料儲存裝置,如符合SD/MMC規格、CF規格、MS規格與XD規格的記憶卡、固態硬碟、嵌入式多媒體記憶卡(embedded Multi Media Card,縮寫為eMMC)以及通用快閃記憶體儲存(Universal Flash Storage,縮寫為UFS)已經廣泛地被應用在多種用途上。因此,在這些資料儲存裝置上,有效率的存取控制也變成一個重要的議題。
為了提高資料儲存裝置的存取效能,本發明提出一種新的資料處理方法,可有效率地處理記憶體裝置所儲存之資料,以提升記憶體裝置之效能。
本發明揭露一種資料儲存裝置,包括一記憶體裝置以及一記憶體控制器。記憶體裝置包括複數記憶體區塊,各記憶體區塊包括複數物理資料頁。記憶體控制器耦接記憶體裝置,用以存取記憶體裝置。記憶體控制器選擇一既定記憶體區塊用以接收資料,並且對應地於一第一映射表格中紀錄複數邏輯位址,其中記憶體控制器包括一緩衝記憶體,第一映射表格係儲存於緩衝記憶體,用以紀錄寫入既定記憶體區塊之各物理資料頁之資料係指向哪個邏輯資料頁。於既定記憶體區塊被寫滿時,記憶體控制器根據第一映射表格編輯一第二映射表格,其中第二映射表格對應於複數邏輯資料頁,用以紀錄邏輯資料頁之資料被儲存於哪個記憶體區塊的哪個物理資料頁,其中於記憶體控制器編輯第二映射表格時,記憶體控制器更判斷第一映射表格是否紀錄了一既定數量(M)筆連續的邏輯位址,當第一映射表格紀錄了既定數量筆連續的邏輯位址時,記憶體控制器根據一資料壓縮率(R)編輯第二映射表格,使得第二映射表格中對應於第一映射表格所記錄的一或多個邏輯位址的部分欄位被略過而未被記憶體控制器編輯,其中既定數量(M)與資料壓縮率(R)為大於1之正整數。
本發明揭露一種資料處理方法,適用於一資料儲存裝置,資料儲存裝置包括一記憶體裝置以及一記憶體控制器,記憶體裝置包括複數記憶體區塊,各記憶體區塊包括複數物理資料頁,記憶體控制器耦接記憶體裝置,用以存取記憶體裝置,該方法包括:由記憶體控制器選擇一既定記憶體區塊用以接收資料,並且對應地於一第一映射表格中紀錄複數邏輯位址,其中第一映射表格係儲存於記憶體控制器之一緩衝記憶體,用以紀錄寫入既定記憶體區塊之各物理資料頁之資料係指向哪個邏輯資料頁;以及於既定記憶體區塊被寫滿時, 由記憶體控制器根據第一映射表格編輯一第二映射表格,其中第二映射表格對應於複數邏輯資料頁,用以紀錄邏輯資料頁之資料被儲存於哪個記憶體區塊的哪個物理資料頁。其中由記憶體控制器根據第一映射表格編輯第二映射表格之步驟更包括:由記憶體控制器判斷第一映射表格是否紀錄了一既定數量(M)筆連續的邏輯位址;當第一映射表格紀錄了既定數量筆連續的邏輯位址時,由記憶體控制器根據一資料壓縮率(R)編輯第二映射表格,使得第二映射表格中對應於第一映射表格所記錄的一或多個邏輯位址的部分欄位被略過而未被編輯,其中既定數量(M)與資料壓縮率(R)為大於1之正整數;以及當第一映射表格並未紀錄既定數量筆連續的邏輯位址時,由記憶體控制器依序根據第一映射表格所記錄邏輯位址編輯第二映射表格所對應的欄位。
100:資料儲存裝置
110:記憶體控制器
112:微處理器
112M:唯讀記憶體
112C:程式碼
114:控制邏輯
116:緩衝記憶體
118:介面邏輯
120:記憶體裝置
130:主機裝置
132:編碼器
134:解碼器
Table_1、Table_2:映射表格
第1圖係顯示根據本發明之一實施例所述之資料儲存裝置的示意圖。
第2圖係顯示根據本發明之一實施例所述之資料處理方法之一範例流程圖。
第3圖係顯示根據本發明之一實施例所述之映射表格範例。
第4圖係顯示根據本發明之一實施例所述之映射表格範例。
為讓本發明之目的、特徵和優點能更明顯易懂,下文特舉出本發明之具體實施例,並配合所附圖式,作詳細說明如下。目的在於說明本發明之 精神而非用以限定本發明之保護範圍,應理解下列實施例可經由軟體、硬體、韌體、或上述任意組合來實現。
第1圖係顯示根據本發明之一實施例所述之資料儲存裝置100的示意圖。資料儲存裝置100包括一記憶體裝置120,例如,一快閃記憶體(Flash Memory)模組,以及一記憶體控制器110,且記憶體控制器110用來存取(Access)記憶體裝置120。根據本發明一實施例,記憶體控制器110包含一微處理器112、一唯讀記憶體(Read Only Memory,ROM)112M、一控制邏輯114、一緩衝記憶體116、與一介面邏輯118。唯讀記憶體112M係用來儲存一程式碼112C,而微處理器112則用來執行程式碼112C以控制對記憶體裝置120之存取。控制邏輯114包含了一編碼器132以及一解碼器134,其中編碼器132用來對寫入到記憶體裝置120中的資料進行編碼以產生對應的校驗碼(或稱,錯誤更正碼(Error Correction Code),ECC),而解碼器134用來將從記憶體裝置120所讀出的資料進行解碼。
於典型狀況下,記憶體裝置120包含了多個快閃記憶體晶片,而每一個快閃記憶體晶片包含複數個記憶體區塊(Block),而該控制器(例如,透過微處理器112執行程式碼112C之記憶體控制器110)對記憶體裝置120進行抹除資料運作係以區塊為單位來進行。另外,一記憶體區塊可記錄(包含)特定數量的資料頁(Page),即,物理資料頁,其中該控制器(例如,透過微處理器112執行程式碼112C之記憶體控制器110)對記憶體裝置120進行寫入資料之運作係以資料頁為單位來進行寫入。
實作上,透過微處理器112執行程式碼112C之記憶體控制器110可利用其本身內部之元件來進行諸多控制運作,例如:利用控制邏輯114來控制記 憶體裝置120之存取運作(尤其是對至少一區塊或至少一資料頁之存取運作)、利用緩衝記憶體116進行所需之緩衝處理、以及利用介面邏輯118來與一主機裝置(Host Device)130溝通。在一實施例中,記憶體控制器110透過介面邏輯118並使用一標準通訊協定與主機裝置130溝通。舉例而言,上述之標準通訊協定包含(但不限於):通用序列匯流排(Universal Serial Bus,縮寫為USB)標準、安全數位(Secure Digital,縮寫為SD)介面標準、超高速一代(Ultra High Speed-I,縮寫為UHS-I)介面標準、超高速二代(Ultra High Speed-II,縮寫為UHS-II)介面標準、複合式快閃記憶體(Compact flash,縮寫為CF)介面標準、多媒體卡(Multimedia Card,縮寫為MMC)介面標準、嵌入式多媒體卡(Embedded Multimedia Card,縮寫為eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,縮寫為UFS)介面標準、高技術組態(Advanced Technology Attachment,縮寫為ATA)標準、序列高技術組態(Serial ATA,縮寫為SATA)標準、快捷外設互聯標準(Peripheral Component Interconnect Express,縮寫為PCI-E)標準、並列先進附件(Parallel Advanced Technology Attachment,縮寫為PATA)標準。
在一實施例中,緩衝記憶體116係以隨機存取記憶體(Random Access Memory,RAM)來實施。例如,緩衝記憶體116可以是靜態隨機存取記憶體(Static RAM,SRAM),但本發明不限於此。
在一實施例中,資料儲存裝置100可以是可攜式記憶體裝置(例如:符合SD/MMC、CF、MS、XD標準之記憶卡),且主機裝置130為一可與資料儲存裝置連接的電子裝置,例如手機、筆記型電腦、桌上型電腦...等等。而在另一實施例中,資料儲存裝置100可以是固態硬碟或符合通用快閃記憶體儲存 (Universal Flash Storage,UFS)或嵌入式多媒體記憶卡(Embedded Multi Media Card,EMMC)規格之嵌入式儲存裝置,以設置在一電子裝置中,例如設置在手機、筆記型電腦、桌上型電腦之中,而此時主機裝置130可以是該電子裝置的一處理器。
主機裝置130可對資料儲存裝置100發出指令,例如,讀取指令或寫入指令,用以存取記憶體裝置120所儲存之資料,或者進一步控制、管理資料儲存裝置100。
根據本發明之一實施例,記憶體裝置120所包含之複數個記憶體區塊中可單層式儲存(Single-Level Cell,SLC)記憶體區塊、多層式儲存(Multiple-Level Cell,MLC)記憶體區塊以及/或是三層式儲存(Triple-Level Cell,TLC)記憶體區塊。SLC記憶體區塊的每個記憶體單元中儲存一個位元資料,MLC記憶體區塊的每個記憶體單元中儲存兩個位元資料,TLC記憶體區塊的每個記憶體單元中儲存三個位元資料。
一般而言,記憶體裝置120可大體被區分為三個區域,包含系統區域、資料區域以及備用區域。記憶體控制器110可自備用區域選擇一既定記憶體區塊作為快取記憶體,或稱緩存器(buffer),用以接收並暫存資料。待緩存器被寫滿時,記憶體控制器110再將作為緩存器之既定記憶體區塊更新成資料區域的資料區塊。舉例而言,若用以接收並暫存資料的緩存器為MLC或TLC記憶體區塊,待緩存器被寫滿時,可直接被更新為資料區域的資料區塊。若用以接收並暫存資料的緩存器為SLC記憶體區塊,待一定數量之緩存器被寫滿時,可透過垃圾回收程序,將多個緩存器記憶體區塊所儲存之資料搬移至MLC或TLC記憶體 區塊(目標記憶體區塊),並藉此操作將目標記憶體區塊更新為資料區域的資料區塊。
根據本發明之一實施例,記憶體控制器110會於緩衝記憶體116維護一第一映射表格。於利用既定記憶體區塊接收資料時,記憶體控制器110會對應地於第一映射表格中紀錄複數邏輯位址。根據本發明之一實施例,第一映射表格為一快閃記憶體對主機映射(Flash to Host mapping,縮寫為F2H)表格。第一映射表格可包含複數欄位,各欄位用以紀錄寫入既定記憶體區塊之各物理資料頁之資料係指向(對應於)哪個邏輯資料頁,例如,第一映射表格中可紀錄對應之邏輯頁面之邏輯區塊位址(Logical Block Address,縮寫為LBA),或是以其他形式記錄邏輯資料頁之邏輯位址。
根據本發明之一實施例,第一映射表格可以一陣列形式記錄邏輯位址,其中第一映射表格之各欄位對應於既定記憶體區塊之一物理資料頁。即,第一映射表格之陣列索引值與既定記憶體區塊之物理資料頁有著一對一的對應關係。舉例而言,假設第一映射表格Table_1所使用的起始陣列索引值為0,則第一映射表格的第一個欄位Table_1[0](即,第一映射表格Table_1所儲存之第1筆記錄)所紀錄的邏輯位址為既定記憶體區塊的第1個物理資料頁之資料所指向的邏輯資料頁,第二個欄位Table_1[1](即,第一映射表格Table_1所儲存之第2筆記錄)所紀錄的邏輯位址為既定記憶體區塊的第2個物理資料頁之資料所指向的邏輯資料頁,並依此類推。
根據本發明之一實施例,記憶體控制器110會依物理資料頁編號少至多的順序將資料寫入既定記憶體區塊,因此也會依陣列索引值少至多的順序 將各物理資料頁所對應之邏輯資料頁之邏輯位址紀錄於第一映射表格Table_1之各欄位中。但必須注意的是,本發明並不限於依物理資料頁編號少至多的順序將資料寫入既定記憶體區塊。
根據本發明之一實施例,於既定記憶體區塊被寫滿時,第一映射表格Table_1之各欄位的編輯也對應地完成。理論上,第一映射表格Table_1所紀錄之資訊為最新的快閃記憶體對主機映射資訊。於記憶體控制器110完成第一映射表格Table_1的編輯時,記憶體控制器110會進一步根據第一映射表格Table_1所儲存的內容編輯一第二映射表格Table_2,用以將此最新的映射資訊更新至第二映射表格Table_2。
根據本發明之一實施例,第二映射表格Table_2被儲存於記憶體裝置120之系統區域。第二映射表格Table_2為一主機對快閃記憶體映射(Host to Flash mapping,縮寫為H2F)表格,第二映射表格Table_2所記錄的複數筆資料係對應於複數邏輯資料頁。一般而言,第二映射表格Table_2所包含的欄位數量與主機系統中所包含的邏輯資料頁數量相關,其中第二映射表格Table_2的一個欄位對應於主機系統的一個邏輯資料頁,用以紀錄此邏輯資料頁之資料係指向(實際上被儲存於)記憶體裝置120的哪個記憶體區塊以及哪個物理資料頁。根據本發明之一實施例,所述之主機系統可以是包含主機裝置130與資料儲存裝置100之一系統,亦可為進一步包含耦接至主機裝置130之一或多個周邊裝置之一系統。
根據本發明之一實施例,第二映射表格Table_2可以一陣列形式記錄各邏輯資料頁所對應之一記憶體區塊編號以及一資料頁編號,用以紀錄各邏輯資料頁之資料係指向(被儲存於)哪個記憶體區塊的哪個物理資料頁。如上述, 第二映射表格Table_2之各欄位係對應於複數邏輯資料頁之一者。因此,第二映射表格之陣列索引值與邏輯資料頁有著一對一的對應關係。舉例而言,假設第二映射表格Table_2所使用的起始陣列索引值為0,則第二映射表格之第一個欄位Table_2[0](即,第二映射表格Table_2所儲存之第1筆記錄)所紀錄的記憶體區塊編號以及資料頁編號指示出主機系統中第1個邏輯資料頁之資料被存放的實體記憶體區塊及資料頁位置,第二映射表格之第二個欄位Table_2[1](即,第二映射表格Table_2所儲存之第2筆記錄)所紀錄的記憶體區塊編號以及資料頁編號指示出主機系統中第2個邏輯資料頁之資料被存放的實體記憶體區塊及資料頁位置,並依此類推。
根據本發明之一實施例,於需要編輯第二映射表格Table_2時,記憶體控制器110可自第一映射表格Table_1之起始陣列索引值開始依序根據第一映射表格Table_1所記錄之邏輯位址查找第二映射表格Table_2,並且根據既定記憶體區塊之一記憶體區塊編號以及第一映射表格Table_1所對應之陣列索引值更新第二映射表格Table_2所記錄的內容。
舉例而言,第一映射表格Table_1之第1個欄位Table_1[0]所紀錄的內容為0,用以表示既定記憶體區塊的第1個物理資料頁之資料係指向的邏輯位址為0的邏輯資料頁。記憶體控制器110根據此邏輯位址查找第二映射表格Table_2,將包含此邏輯位址的一或多筆紀錄載入緩衝記憶體116中,用以進行內容的編輯或更新。舉例而言,記憶體控制器110可存取第二映射表格Table_2之第1~1024筆紀錄並將之載入緩衝記憶體116中。接著,記憶體控制器110可根據既定記憶體區塊之一記憶體區塊編號以及第一映射表格Table_1所對應之陣列索引 值更新第二映射表格Table_2所記錄的內容。值得注意的是,載入緩衝記憶體116中用以進行內容的編輯或更新的第二映射表格Table_2的部分,因實際上為記憶體裝置120所儲存之第二映射表格Table_2之複本,因此於本發明之實施例中,同樣被稱為第二映射表格Table_2。
根據本發明之一實施例,為了加速第二映射表格Table_2之編輯操作,記憶體控制器110可動態地壓縮第二映射表格Table_2所儲存之資料,使得第二映射表格Table_2之部分欄位於上述之編輯操作中會被略過而未被記憶體控制器110編輯。舉例而言,記憶體控制器110可於上述根據第一映射表格Table_1所儲存的內容編輯/更新第二映射表格Table_2的操作中對第二映射表格Table_2的內容進行壓縮,再於閒置時或需要時將其內容展開(還原)。如此一來,可有效加速記憶體控制器110之寫入操作的執行(包含映射表格內容的編輯與更新)。
第2圖係顯示根據本發明之一實施例所述之資料處理方法之一範例流程圖。如上述,記憶體控制器110可選擇一既定記憶體區塊用以接收資料,並且對應地於第一映射表格Table_1中紀錄複數邏輯位址。於既定記憶體區塊被寫滿時,記憶體控制器110進一步根據第一映射表格Table_1編輯第二映射表格Table_2。根據本發明之一實施例,當記憶體控制器110根據第一映射表格Table_1編輯第二映射表格Table_2時,記憶體控制器110可先判斷第一映射表格Table_1是否紀錄了一既定數量(M)筆連續的邏輯位址(步驟S202)。舉例而言,記憶體控制器110可檢視第一映射表格Table_1所儲存的內容,以判斷第一映射表格Table_1是否紀錄了M筆連續的邏輯位址。當第一映射表格Table_1的連續M個欄位所記錄的邏輯位址為連續的邏輯位址,則可判斷第一映射表格Table_1紀錄了 M筆連續的邏輯位址。
舉另一例而言,資料儲存裝置100內部可更配置一硬體裝置(圖未示),用以檢查映射表格內是否紀錄了一或多個連續的邏輯位址,並可將映射表格內紀錄之連續的邏輯位址(若有)的起始欄位(例如,陣列索引值)及結束欄位、連續的邏輯位址的的起始位址及結束位址、邏輯位址的連續範圍等的資訊傳送給記憶體控制器110,使得記憶體控制器110可根據此資訊判斷第一映射表格Table_1是否紀錄了M筆連續的邏輯位址。
若記憶體控制器110判斷第一映射表格Table_1紀錄了既定數量(M)筆連續的邏輯位址,記憶體控制器110根據一資料壓縮率(R)編輯該第二映射表格(步驟S204),如此一來,可有效加速第二映射表格Table_2之編輯操作。若記憶體控制器110判斷第一映射表格Table_1並未紀錄既定數量(M)筆連續的邏輯位址,記憶體控制器110依序根據第一映射表格Table_1所記錄複數邏輯位址編輯第二映射表格Table_2所對應的欄位(步驟S206),所述之編輯操作包含了將既定記憶體區塊之一記憶體區塊編號以及第一映射表格Table_1所對應之陣列索引值紀錄於第二映射表格Table_2所對應的欄位,用以根據第一映射表格Table_1將最新的(最近被更新的)邏輯位址-實體位址的映射關係更新至第二映射表格Table_2。於記憶體控制器110需要讀取第二映射表格Table_2之其他筆紀錄(例如,第1025~2048筆紀錄)前,或者待記憶體控制器110判斷第一映射表格Table_1的資訊均已更新至第二映射表格Table_2後,可將暫存於緩衝記憶體116內之第二映射表格Table_2的內容更新/寫回至記憶體裝置120之系統區域。
根據本發明之一實施例,既定數量M與資料壓縮率R皆為大於1之 正整數。於本發明之一實施例中,既定數量M為資料壓縮率R之一整數倍。於本發明之另一實施例中,既定數量與資料壓縮率R被設定為相同的正整數。
根據本發明之一實施例,當記憶體控制器110根據該資料壓縮率R編輯第二映射表格Table_2時,對於第一映射表格Table_1內R個連續欄位所記錄的資訊,記憶體控制器110僅於第二映射表格Table_2之一個欄位儲存對應之資訊做代表,並且略過第二映射表格Table_2中其餘的(R-1)個欄位的編輯操作,使得其餘的(R-1)個欄位未被寫入對應之資訊。其中必須注意的是,上述R個連續欄位所記錄的資訊是連續的邏輯位址。換言之,於本發明之實施例中,雖第一映射表格Table_1目前所紀錄之資訊為最新的快閃記憶體對主機映射資訊,但記憶體控制器110於根據第一映射表格Table_1編輯第二映射表格Table_2時,並不會將第二映射表格Table_2中所有對應於第一映射表格Table_1內紀錄的邏輯位址的欄位所儲存的內容都更新為最新的資訊,因此,第一映射表格Table_1所記錄的部分資訊未被對應地記錄於第二映射表格Table_2中。對於壓縮過的第二映射表格Table_2,由於其餘的(R-1)個欄位的內容並未被更新為最新資訊,因此其內容對於記憶體控制器110而言為無須在意的(don’t care)。
第3圖係顯示根據本發明之一實施例所述之映射表格範例,用以說明記憶體控制器110根據第一映射表格Table_1編輯第二映射表格Table_2的操作。於此範例中,假設M與R皆被設定為128,且第一映射表格Table_1包含了至少128筆連續的邏輯位址。如第3圖所示,第一映射表格Table_1之第1個欄位Table_1[0]紀錄的內容為0,用以表示既定記憶體區塊的第1個物理資料頁之資料係指向的邏輯位址為0的邏輯資料頁。記憶體控制器110根據此邏輯位址查找記 憶體裝置120內所儲存的第二映射表格Table_2,將包含此邏輯位址的一或多筆紀錄載入緩衝記憶體116中,用以進行內容的編輯或更新。舉例而言,記憶體控制器110可存取第二映射表格Table_2之第1~1024筆紀錄並將之載入緩衝記憶體116中。
於此範例中,由於第一映射表格Table_1包含了至少128筆連續的邏輯位址,因此記憶體控制器110可選擇第二映射表格Table_2中對應於這128筆連續的邏輯位址的其中一個欄位儲存對應之資訊做代表,並略過其餘的127個欄位的編輯操作,使得其餘的127個欄位未被寫入對應之資訊,用以加速編輯映射表格的操作。如圖所示,假設既定記憶體區塊之記憶體區塊編號為10,既定記憶體區塊之物理資料頁從編號0開始配置,則記憶體控制器110可如第3圖所示將(10,0)的內容寫入第二映射表格Table_2的第1個欄位中,用以作為第二映射表格Table_2的第1~128個欄位所應儲存內容的代表,其中的數字0即為既定記憶體區塊的第1個物理資料頁的資料頁編號。
接著,若第一映射表格Table_1自第129個欄位開始亦紀錄了至少128筆連續的邏輯位址,因第一映射表格Table_1之第129個欄位Table_1[128]紀錄的內容為128,記憶體控制器110可直接跳至第二映射表格Table_2的第129個欄位,將(10,128)的內容寫入第二映射表格Table_2的第129個欄位中作為第二映射表格Table_2的第129~256個欄位所應儲存內容的代表,其中的數字128即為既定記憶體區塊的第129個物理資料頁的資料頁編號。
根據本發明之一實施例,由於第二映射表格Table_2所包含的欄位數量與主機系統中所包含的邏輯資料頁數量相關,因此記憶體裝置120內所儲存 的第二映射表格Table_2實際上可跨越多個物理資料頁。舉例而言,假設一個主機資料頁(Host Page,簡稱為HP)或一個邏輯資料頁的大小可被設定為4K位元組(Byte),第二映射表格Table_2的每個欄位佔據的大小為4位元組,即,第二映射表格Table_2的每個欄位利用4位元組來記錄一筆資料,而一個物理資料頁大小為16K位元組,則一個物理資料頁可用以紀錄4K個欄位的資訊,即,一個物理資料頁可用以紀錄4K個邏輯資料頁(邏輯位址)的映射資訊,相當於4K*4KB=16MB的資料量。因此,以容量為256G位元組的記憶體裝置120為例,其所需要維護的第二映射表格Table_2大小可為256M位元組,相當於16384(16K)個物理資料頁。
因此,根據本發明之一實施例,既定數量M與資料壓縮率R可根據一個物理資料頁所能紀錄之第二映射表格Table_2的欄位數量做決定。如以上的範例所述,於本發明之一實施例中,既定數量M與資料壓縮率R可被設定為4K。如此一來,經壓縮後,對於第二映射表格Table_2的一個物理資料頁,記憶體控制器110可僅編輯其中的一個欄位作為代表。但必須注意的是,本發明並不限於僅能將既定數量M與資料壓縮率R設定為一個物理資料頁所能紀錄的第二映射表格Table_2的欄位數量,也不限於僅能將既定數量M與資料壓縮率R設定為相同的數值。舉例而言,既定數量M可以大於資料壓縮率R並且為資料壓縮率R的整數倍,例如,4倍。如此一來,經壓縮後,對於第二映射表格Table_2的一個物理資料頁,記憶體控制器110可編輯其中的四個欄位作為代表。
根據本發明之一實施例,記憶體控制器110可進一步於用以儲存第二映射表格Table_2之各物理資料頁的備用區域(spare region)紀錄壓縮資訊,所述 之壓縮資訊可包含該物理資料頁所儲存之內容是否已被壓縮、執行壓縮之資料壓縮率R、被壓縮的範圍(例如,欄位編號)、連續邏輯位址的單位(例如,既定數量M)等。
此外,根據本發明之一實施例,記憶體控制器110可進一步於一第三映射表格Table_3紀錄壓縮資訊。如上述,由於第二映射表格Table_2所記錄之邏輯位址數量很大,因此第二映射表格Table_2的內容實際上可跨越(被儲存於)多個物理資料頁。為了管理第二映射表格Table_2,記憶體控制器110可於記憶體裝置120內建立起一第三映射表格Table_3,用以紀錄第二映射表格Table_2的每個物理資料頁的實體位址。藉由查找第三映射表格Table_3,可得知第二映射表格Table_2所記錄的各邏輯位址的映射資訊實際被儲存於哪個記憶體區塊的哪個物理資料頁。因此,當記憶體控制器110欲存取第二映射表格Table_2的某一個特定欄位所儲存的內容(即,某一個特定邏輯資料頁的H2F映射資訊)時,可先查找第三映射表格Table_3,以得知此特定邏輯資料頁的H2F映射資訊實際被儲存於哪個記憶體區塊的哪個物理資料頁,再根據查找結果存取對應之記憶體區塊的對應物理資料頁,以取得第二映射表格Table_2內所儲存有關於此特定邏輯資料頁的內容。
根據本發明之一實施例,記憶體控制器110亦可進一步於第三映射表格Table_3紀錄壓縮資訊。所述之壓縮資訊可包含第二映射表格Table_2的哪些資料頁所儲存的內容已被壓縮、執行壓縮之資料壓縮率R、被壓縮的範圍(例如,欄位編號)、連續邏輯位址的單位(例如,既定數量M)等。舉例而言,記憶體控制器110可於第三映射表格Table_3內建立一個位元表格,此位元表格可包含多個位 元,各位元對應於第二映射表格Table_2的一個資料頁,用以指示對應之資料頁所儲存的內容是否已被壓縮。
此外,由於第二映射表格Table_2所儲存的內容可能已被壓縮,根據本發明之一實施例,當記憶體控制器110需因應一讀取指令存取第二映射表格Table_2之一特定欄位時,記憶體控制器110可如上述根據第三映射表格Table_3所紀錄壓縮資訊或者根據第二映射表格Table_2之對應物理資料頁的備用區域所紀錄的壓縮資訊判斷此特定欄位所在之物理資料頁所儲存的內容是否已被壓縮,或者此特定欄位是否因第二映射表格Table_2的內容被壓縮而未儲存對應之資訊。當記憶體控制器110判斷此特定欄位所在之物理資料頁所儲存的內容已被壓縮,或者此特定欄位因第二映射表格Table_2的內容被壓縮而未儲存對應之資訊時,記憶體控制器110可進一步根據第二映射表格Table_2已儲存之資訊與資料壓縮率R得到該特定欄位應被儲存之對應之資訊。
舉例而言,假設資料壓縮率R=128,記憶體控制器110以每128筆連續的邏輯位址作為一個群組進行壓縮,則於第二映射表格Table_2的內容被還原前,若記憶體控制器110要查詢某一特定邏輯位址的映射資訊,則可將此特定邏輯位址除以資料壓縮率R,計算出此特定邏輯位址隸屬於哪個壓縮群組,再查找第二映射表格Table_2中所儲存之作為代表此壓縮群組的映射資訊。接著,記憶體控制器110可再根據此映射資訊推導出特定邏輯位址的映射資訊。
進一步舉例而言,假設特定邏輯位址為65,則記憶體控制器110可先將65除以128(資料壓縮率R),所得的商可用以指示出此特定邏輯位址隸屬於哪個壓縮群組(例如,所得的商0可代表壓縮群組的編號,即,第一個壓縮群組, 其中於此範例中,邏輯位址0~127隸屬於第一個壓縮群組,邏輯位址128~255隸屬於第二個壓縮群組,並依此類推),所得的餘數用以指示出此特定邏輯位址於壓縮群組內的偏移量。接著,記憶體控制器110可查找第二映射表格Table_2中所儲存之作為代表此壓縮群組的映射資訊,例如,當記憶體控制器110所採用的壓縮機制為儲存此壓縮群組所包含的第一個邏輯位址的映射資訊做為代表此壓縮群組的映射資訊,則記憶體控制器110查找第二映射表格Table_2中的第1個欄位。以第3圖為例,記憶體控制器110可得到第1個欄位所記錄的映射資訊為(10,0)。如此一來,記憶體控制器110可得知此特定邏輯位址65之資料被儲存於編號為10的記憶體區塊。接著,記憶體控制器110再將得到映射資訊的物理資料頁編號0加上偏移量65,得知此特定邏輯位址65之資料被儲存於編號為65的物理資料頁(即,於編號為10的記憶體區塊的第66頁)。
值得注意的是,上述推導方式可依記憶體控制器110所採用的壓縮機制作對應的調整。舉例而言,當記憶體控制器110所採用的壓縮機制為儲存此壓縮群組所包含的最後一個邏輯位址的映射資訊做為代表此壓縮群組的映射資訊,則記憶體控制器110查找第二映射表格Table_2中的對應的壓縮群組所包含的最後一個欄位,再根據最後一個欄位所紀錄之映射資訊推導出特定邏輯位址的映射資訊。
此外,由於第二映射表格Table_2所儲存的內容可能已被壓縮,根據本發明之一實施例,當記憶體控制器110需因應一寫入操作更新第二映射表格Table_2之一特定欄位所儲存之內容時,記憶體控制器110可如上述根據第三映射表格Table_3所紀錄壓縮資訊或者根據第二映射表格Table_2之各物理資料頁的 備用區域所紀錄的壓縮資訊判斷此特定欄位所在之物理資料頁所儲存的內容是否已被壓縮,或者此特定欄位隸屬之壓縮群組所對應之映射資訊已被壓縮。若此特定欄位所在之物理資料頁所儲存的內容已被壓縮,或者此特定欄位所隸屬之壓縮群組所對應之映射資訊已被壓縮,則表示此特定欄位所對應之內容已被壓縮。當記憶體控制器110判斷第二映射表格Table_2中需被更新之特定欄位所對應之內容已被壓縮時,由記憶體控制器110根據第二映射表格Table_2已儲存之資訊還原第二映射表格中因先前被略過而未被編輯之部分欄位之資訊,用以解壓縮第二映射表格Table_2。
值得注意的是,於本發明之實施例中,即便於第二映射表格Table_2中,此特定欄位已儲存了對應之映射資訊,此特定欄位所儲存對應之映射資訊可能是其所隸屬之壓縮群組的代表資訊。一旦此特定欄位所儲存對應之映射資訊須被修改或更新,則此特定欄位所儲存對應之映射資訊無法再做為其所隸屬之壓縮群組的代表資訊。因此,記憶體控制器110應以此特定欄位隸屬之壓縮群組所對應之映射資訊是否已被壓縮來判斷是否應解壓縮(還原)第二映射表格Table_2的內容,而非僅根據第二映射表格Table_2中的此特定欄位是否已儲存了對應之映射資訊作為判斷。若此特定欄位所隸屬之壓縮群組所對應之映射資訊已被壓縮,即便特定欄位於第二映射表格Table_2中儲存了對應之映射資訊,記憶體控制器110仍需於此特定欄位所儲存對應之映射資訊須被修改或更新時藉由解壓縮的操作還原第二映射表格Table_2的內容。
第4圖係顯示根據本發明之一實施例所述之映射表格範例,用以說明記憶體控制器110藉由解壓縮的操作還原第二映射表格Table_2的內容的操 作。第4圖顯示了壓縮過的第二映射表格Table_2的內容(於左側)以及解壓縮過的第二映射表格Table_2的內容(於右側)。根據本發明之一實施例,記憶體控制器110根據第二映射表格Table_2已儲存之資訊還原第二映射表格中因先前被略過而未被編輯之部分欄位之資訊,用以解壓縮第二映射表格Table_2。舉例而言,記憶體控制器110可查找第二映射表格Table_2中所儲存之作為代表各壓縮群組的映射資訊,並根據作為代表各壓縮群組的映射資訊推導或計算出其餘因壓縮而未被編輯之部分欄位之映射資訊,用以解壓縮第二映射表格Table_2,使得第二映射表格Table_2中對應之壓縮群組或對應之資料頁的各欄位都被寫入正確的映射資訊。由於壓縮的操作起源於數個連續的邏輯資料頁(邏輯位址)的資料被儲存於某一既定記憶體區塊的數個連續的物理資料頁,因此,記憶體控制器110藉由將代表各壓縮群組的映射資訊做遞增或遞減的運算,便可推得先前因壓縮而未被編輯的其餘多個欄位之映射資訊,故於此不再詳述記憶體控制器110的相關推導操作。
除了上述情境,根據本發明之一實施例,記憶體控制器110亦可判斷資料儲存裝置100是否閒置,並且於資料儲存裝置100閒置時,於背景對第二映射表格Table_2執行解壓縮操作,用以如上述根據第二映射表格已儲存之資訊還原第二映射表格中因先前被略過而未被編輯之部分欄位之資訊。此外,記憶體控制器110亦可於資料儲存裝置100閒置時,利用背景操作,將緩衝記憶體116所儲存解壓縮過(已還原)的第二映射表格Table_2的內容更新至記憶體裝置120之系統區域。如此一來,使得記憶體裝置120之第二映射表格Table_2可儲存最新的映射資訊。
根據本發明之一實施例,記憶體控制器110可利用一計時器計數一既定時間。當主機裝置130於計時器屆期前都未對記憶體控制器110發出任何指令,代表資料儲存裝置100目前為閒置的。記憶體控制器110可於計時器計數屆期後,在背景執行對第二映射表格Table_2執行解壓縮操作。解壓縮操作可參考以上第4圖所示的範例及對應之段落,於此不再贅述。
此外,值得注意的是,當記憶體控制器110完成第二映射表格Table_2的一或多個壓縮群組或一或多個資料頁的解壓縮操作時,需對應地更新第二映射表格Table_2及/或第三映射表格Table_3所儲存的壓縮資訊,使其能正確地反映出第二映射表格Table_2的各資料頁或壓縮群組所對應之內容是否已被壓縮。
如上述,藉由以上實施例的應用,記憶體控制器110可依系統需求設定要執行壓縮處理的連續邏輯位址數量M與資料壓縮率R,並且於因應寫入操作而更新第二映射表格Table_2所儲存之資料時,藉由上述的壓縮操作,跳過大部分欄位的編輯操作,僅編輯第二映射表格Table_2的少部分欄位作為代表。如此一來,可有效加速記憶體控制器110之寫入操作的執行,其中寫入操作即包含了上述映射表格內容的編輯與更新。由於第二映射表格Table_2的大部分欄位的編輯操作於記憶體控制器110執行寫入操作的當下被省略,因此可達成顯著之加速效果,特別是於主機裝置130對記憶體裝置120寫入大量連續的資料時。此外,記憶體控制器110可閒置時或需要時將第二映射表格Table_2的內容展開(還原)並且更新至記憶體裝置120,以便於爾後存取第二映射表格Table_2的操作。
申請專利範圍中用以修飾元件之“第一”、“第二”、“第三” 等序數詞之使用本身未暗示任何優先權、優先次序、各元件之間之先後次序、或方法所執行之步驟之次序,而僅用作標識來區分具有相同名稱(具有不同序數詞)之不同元件。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:資料儲存裝置
110:記憶體控制器
112:微處理器
112M:唯讀記憶體
112C:程式碼
114:控制邏輯
116:緩衝記憶體
118:介面邏輯
120:記憶體裝置
130:主機裝置
132:編碼器
134:解碼器

Claims (16)

  1. 一種資料儲存裝置,包括: 一記憶體裝置,包括複數記憶體區塊,各記憶體區塊包括複數物理資料頁;以及 一記憶體控制器,耦接該記憶體裝置,用以存取該記憶體裝置,其中該記憶體控制器選擇一既定記憶體區塊用以接收資料,並且對應地於一第一映射表格中紀錄複數邏輯位址,其中該記憶體控制器包括一緩衝記憶體,該第一映射表格係儲存於該緩衝記憶體,用以紀錄寫入該既定記憶體區塊之各物理資料頁之資料係指向哪個邏輯資料頁, 於該既定記憶體區塊被寫滿時,該記憶體控制器根據該第一映射表格編輯一第二映射表格,其中該第二映射表格對應於複數邏輯資料頁,用以紀錄該等邏輯資料頁之資料被儲存於哪個記憶體區塊的哪個物理資料頁,其中於該記憶體控制器編輯該第二映射表格時,該記憶體控制器更判斷該第一映射表格是否紀錄了一既定數量(M)筆連續的邏輯位址,當該第一映射表格紀錄了該既定數量筆連續的邏輯位址時,該記憶體控制器根據一資料壓縮率(R)編輯該第二映射表格,使得該第二映射表格中對應於該第一映射表格所記錄的一或多個邏輯位址的部分欄位被略過而未被該記憶體控制器編輯,其中該既定數量(M)與資料壓縮率(R)為大於1之正整數。
  2. 如申請專利範圍第1項所述之資料儲存裝置,其中該既定數量為該資料壓縮率之一整數倍。
  3. 如申請專利範圍第1項所述之資料儲存裝置,其中當該記憶體控制器根據該資料壓縮率(R)編輯該第二映射表格時,對於該第一映射表格內R個欄位所記錄的資訊,該記憶體控制器僅於該第二映射表格之一個欄位儲存對應之資訊,並且略過該第二映射表格中其餘的(R-1)個欄位的編輯操作,使得其餘的(R-1)個欄位未被寫入對應之資訊。
  4. 如申請專利範圍第1項所述之資料儲存裝置,其中該記憶體控制器更判斷該資料儲存裝置是否閒置,並且於該資料儲存裝置閒置時,於背景對該第二映射表格執行解壓縮操作,用以根據該第二映射表格已儲存之資訊還原該第二映射表格中因先前被略過而未被編輯之部分欄位之資訊。
  5. 如申請專利範圍第1項所述之資料儲存裝置,其中當該記憶體控制器需因應一寫入操作更新該第二映射表格所儲存之內容時,該記憶體控制器更判斷該第二映射表格中需被更新之欄位所對應之內容是否已被壓縮,當該記憶體控制器判斷該第二映射表格中需被更新之欄位所對應之內容已被壓縮,該記憶體控制器對該第二映射表格執行解壓縮操作,用以根據該第二映射表格已儲存之資訊還原該第二映射表格中因先前被略過而未被編輯之部分欄位之資訊。
  6. 如申請專利範圍第1項所述之資料儲存裝置,其中當該記憶體控制器需因應一讀取指令存取該第二映射表格之一特定欄位,並且當該記憶體控制器判斷該特定欄位係因該第二映射表格被壓縮而未儲存對應之資訊時,該記憶體控制器根據第二映射表格已儲存之資訊與該資料壓縮率(R)得到該特定欄位應被儲存之對應之資訊。
  7. 如申請專利範圍第1項所述之資料儲存裝置,其中該第二映射表格係被儲存於該緩衝記憶體。
  8. 如申請專利範圍第1項所述之資料儲存裝置,其中該記憶體控制器更將該第二映射表格所儲存之內容寫入該記憶體裝置。
  9. 一種資料處理方法,適用於一資料儲存裝置,該資料儲存裝置包括一記憶體裝置以及一記憶體控制器,該記憶體裝置包括複數記憶體區塊,各記憶體區塊包括複數物理資料頁,該記憶體控制器耦接該記憶體裝置,用以存取該記憶體裝置,該方法包括: 由該記憶體控制器選擇一既定記憶體區塊用以接收資料,並且對應地於一第一映射表格中紀錄複數邏輯位址,其中該第一映射表格係儲存於該記憶體控制器之一緩衝記憶體,用以紀錄寫入該既定記憶體區塊之各物理資料頁之資料係指向哪個邏輯資料頁;以及 於該既定記憶體區塊被寫滿時,由該記憶體控制器根據該第一映射表格編輯一第二映射表格,其中該第二映射表格對應於複數邏輯資料頁,用以紀錄該等邏輯資料頁之資料被儲存於哪個記憶體區塊的哪個物理資料頁, 其中由該記憶體控制器根據該第一映射表格編輯該第二映射表格之步驟更包括: 由該記憶體控制器判斷該第一映射表格是否紀錄了一既定數量(M)筆連續的邏輯位址; 當該第一映射表格紀錄了該既定數量筆連續的邏輯位址時,由該記憶體控制器根據一資料壓縮率(R)編輯該第二映射表格,使得該第二映射表格中對應於該第一映射表格所記錄的一或多個邏輯位址的部分欄位被略過而未被編輯,其中該既定數量(M)與資料壓縮率(R)為大於1之正整數;以及 當該第一映射表格並未紀錄該既定數量筆連續的邏輯位址時,由該記憶體控制器依序根據該第一映射表格所記錄該等邏輯位址編輯該第二映射表格所對應的欄位。
  10. 如申請專利範圍第9項所述之方法,其中該既定數量為該資料壓縮率之一整數倍。
  11. 如申請專利範圍第9項所述之方法,其中由該記憶體控制器根據一資料壓縮率(R)編輯該第二映射表格之步驟更包括: 對於該第一映射表格內R個欄位所記錄的資訊,僅於該第二映射表格之一個欄位儲存對應之資訊,並且略過該第二映射表格中其餘的(R-1)個欄位的編輯操作,使得其餘的(R-1)個欄位未被寫入對應之資訊。
  12. 如申請專利範圍第9項所述之方法,更包括: 於該資料儲存裝置閒置時,由該記憶體控制器判斷該第二映射表格中所儲存之內容是否已被壓縮;以及 當判斷該第二映射表格中所儲存之內容已被壓縮時,由該記憶體控制器根據該第二映射表格已儲存之資訊還原該第二映射表格中因先前被略過而未被編輯之部分欄位之資訊,用以解壓縮該第二映射表格。
  13. 如申請專利範圍第9項所述之方法,其中當該記憶體控制器需因應一寫入操作更新該第二映射表格所儲存之內容,該方法更包括: 由該記憶體控制器判斷該第二映射表格中需被更新之欄位所對應之內容是否已被壓縮;以及 當該第二映射表格中需被更新之欄位所對應之內容已被壓縮時,由該記憶體控制器根據該第二映射表格已儲存之資訊還原該第二映射表格中因先前被略過而未被編輯之部分欄位之資訊,用以解壓縮該第二映射表格。
  14. 如申請專利範圍第9項所述之方法,其中當該記憶體控制器需因應一讀取指令存取該第二映射表格之一特定欄位時,該方法更包括: 由該記憶體控制器判斷該特定欄位是否因該第二映射表格被壓縮而未儲存對應之資訊;以及 當該記憶體控制器判斷該特定欄位係因該第二映射表格被壓縮而未儲存對應之資訊時,由該記憶體控制器根據第二映射表格已儲存之資訊與該資料壓縮率(R)得到該特定欄位應被儲存之對應之資訊。
  15. 如申請專利範圍第9項所述之方法,其中該第二映射表格係被儲存於該緩衝記憶體。
  16. 如申請專利範圍第9項所述之方法,更包括: 將該第二映射表格所儲存之內容寫入該記憶體裝置。
TW108117321A 2019-05-20 2019-05-20 資料儲存裝置與資料處理方法 TWI695264B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108117321A TWI695264B (zh) 2019-05-20 2019-05-20 資料儲存裝置與資料處理方法
US16/849,214 US11055231B2 (en) 2019-05-20 2020-04-15 Data storage devices and data processing methods of skipping editing of fields in H2F table when consecutive addresses are present in F2H table
CN202010310394.6A CN111966606B (zh) 2019-05-20 2020-04-20 数据储存装置与数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108117321A TWI695264B (zh) 2019-05-20 2019-05-20 資料儲存裝置與資料處理方法

Publications (2)

Publication Number Publication Date
TWI695264B true TWI695264B (zh) 2020-06-01
TW202044038A TW202044038A (zh) 2020-12-01

Family

ID=72176093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117321A TWI695264B (zh) 2019-05-20 2019-05-20 資料儲存裝置與資料處理方法

Country Status (3)

Country Link
US (1) US11055231B2 (zh)
CN (1) CN111966606B (zh)
TW (1) TWI695264B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060184696A1 (en) * 1999-03-11 2006-08-17 Fallon James J System and methods for accelerated data storage and retrieval
US20110276777A1 (en) * 2010-05-10 2011-11-10 Samsung Electronics Co., Ltd. Data storage device and related method of operation
CN103597443A (zh) * 2011-11-14 2014-02-19 Lsi公司 存储设备固件以及制造软件
TW201413726A (zh) * 2012-08-02 2014-04-01 Lsi Corp 用於非揮發性記憶體之混和粒度較高位準冗餘
CN104657362A (zh) * 2013-11-18 2015-05-27 深圳市腾讯计算机系统有限公司 数据存储、查询方法和装置
US20150378613A1 (en) * 2013-05-17 2015-12-31 Hitachi, Ltd. Storage device
TWI563510B (en) * 2015-07-24 2016-12-21 Phison Electronics Corp Mapping table accessing method, memory control circuit unit and memory storage device
TW201805815A (zh) * 2016-08-05 2018-02-16 阿里巴巴集團服務有限公司 固態儲存器容量管理系統與方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308836C (zh) * 2003-05-27 2007-04-04 智邦科技股份有限公司 数据储存的方法及系统
TWI417720B (zh) * 2009-05-06 2013-12-01 Via Telecom Co Ltd 快閃記憶體管理方法與計算機系統
CN101727402B (zh) * 2009-10-23 2012-07-04 深圳市江波龙电子有限公司 一种非易失性存储器数据的读写控制方法及系统
TWI492051B (zh) * 2012-09-05 2015-07-11 Silicon Motion Inc 資料儲存裝置與快閃記憶體控制方法
CN103268299B (zh) * 2013-05-10 2016-01-20 哈尔滨工业大学 一种应用于PXI Express总线测试系统的通用数据压缩IP核
US9632880B2 (en) * 2013-12-26 2017-04-25 Silicon Motion, Inc. Data storage device and flash memory control method
CN106406746B (zh) * 2015-07-31 2019-04-23 群联电子股份有限公司 映射表存取方法、存储器控制电路单元及存储器存储装置
TWI647566B (zh) * 2018-01-19 2019-01-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
JP7010740B2 (ja) * 2018-03-16 2022-01-26 キオクシア株式会社 メモリシステムおよび制御方法
KR20190143073A (ko) * 2018-06-20 2019-12-30 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060184696A1 (en) * 1999-03-11 2006-08-17 Fallon James J System and methods for accelerated data storage and retrieval
US20110276777A1 (en) * 2010-05-10 2011-11-10 Samsung Electronics Co., Ltd. Data storage device and related method of operation
CN103597443A (zh) * 2011-11-14 2014-02-19 Lsi公司 存储设备固件以及制造软件
TW201413726A (zh) * 2012-08-02 2014-04-01 Lsi Corp 用於非揮發性記憶體之混和粒度較高位準冗餘
US20150378613A1 (en) * 2013-05-17 2015-12-31 Hitachi, Ltd. Storage device
CN104657362A (zh) * 2013-11-18 2015-05-27 深圳市腾讯计算机系统有限公司 数据存储、查询方法和装置
TWI563510B (en) * 2015-07-24 2016-12-21 Phison Electronics Corp Mapping table accessing method, memory control circuit unit and memory storage device
TW201805815A (zh) * 2016-08-05 2018-02-16 阿里巴巴集團服務有限公司 固態儲存器容量管理系統與方法

Also Published As

Publication number Publication date
US11055231B2 (en) 2021-07-06
US20200371952A1 (en) 2020-11-26
CN111966606B (zh) 2024-03-12
TW202044038A (zh) 2020-12-01
CN111966606A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
TWI692690B (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI726314B (zh) 資料儲存裝置與資料處理方法
US10606744B2 (en) Method for accessing flash memory module and associated flash memory controller and electronic device
TW201712549A (zh) 緩衝記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI707234B (zh) 資料儲存裝置與資料處理方法
TWI523030B (zh) 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置
TW201403319A (zh) 記憶體儲存裝置、其記憶體控制器與資料寫入方法
TW202205095A (zh) 資料儲存裝置與資料處理方法
TW202318204A (zh) 映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置
TWI749279B (zh) 資料儲存裝置與資料處理方法
TWI695264B (zh) 資料儲存裝置與資料處理方法
TWI748835B (zh) 資料處理方法及對應之資料儲存裝置
CN112099731B (zh) 数据储存装置与数据处理方法
TWI697779B (zh) 資料儲存裝置與資料處理方法
TWI760262B (zh) 資料儲存裝置與資料處理方法