CN108628757B - 非易失性存储器设备和包括其的存储系统 - Google Patents

非易失性存储器设备和包括其的存储系统 Download PDF

Info

Publication number
CN108628757B
CN108628757B CN201810151093.6A CN201810151093A CN108628757B CN 108628757 B CN108628757 B CN 108628757B CN 201810151093 A CN201810151093 A CN 201810151093A CN 108628757 B CN108628757 B CN 108628757B
Authority
CN
China
Prior art keywords
address
memory
block
remapped
bad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810151093.6A
Other languages
English (en)
Other versions
CN108628757A (zh
Inventor
李浩俊
任琫淳
朴相元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108628757A publication Critical patent/CN108628757A/zh
Application granted granted Critical
Publication of CN108628757B publication Critical patent/CN108628757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

非易失性存储器设备包括存储单元阵列和坏块重映射电路。存储单元阵列包括彼此配对的第一片和第二片。第一片包括多个第一存储块。第二片包括多个第二存储块。多个第一存储块中的第一选择存储块和多个第二存储块中的第二选择存储块基于第一地址来访问。当确定第一选择存储块有缺陷时，坏块重映射电路基于第一地址产生第一重映射地址。多个第一存储块中的第一重映射存储块和第二选择存储块基于第一重映射地址来访问。

Description

非易失性存储器设备和包括其的存储系统
相关申请的交叉引用
本申请要求于2017年3月20日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2017-0034938的优先权，其全部内容通过引用合并于此。
技术领域
示例实施例一般涉及半导体存储器设备，并且更具体地涉及非易失性存储器设备和包括该非易失性存储器设备的存储系统。
背景技术
根据从电源断开时是否保留存储的数据，半导体存储器设备可以分成两种类别。这些类别包括易失性存储器设备和非易失性存储器设备，易失性存储器设备在断电时会丢失存储的数据，非易失性存储器设备在断电时保留存储的数据。
通常，非易失性存储器设备以页、块和/或片(mat)为单位执行某些操作。页表示数据读取操作的最小单位。块表示数据擦除操作的最小单位。片表示独立操作(例如数据编程/读取/擦除操作)的最小单元。通常，单个块包括多个页，并且单个片包括多个块。
发明内容
本公开的至少一个示例实施例提供了一种能够减少坏块或故障块数量的非易失性存储器设备。
本公开的至少一个示例实施例提供了包括非易失性存储器设备的存储系统。
根据示例实施例，非易失性存储器设备包括存储单元阵列和坏块重映射电路。存储单元阵列包括彼此配对的第一片和第二片。第一片包括多个第一存储块。第二片包括多个第二存储块。多个第一存储块中的第一选择存储块和多个第二存储块中的第二选择存储块基于第一地址来访问。当确定第一选择存储块有缺陷时，坏块重映射电路基于第一地址产生第一重映射地址。多个第一存储块中的第一重映射存储块和第二选择存储块基于第一重映射地址来访问。
根据示例实施例，存储系统包括存储器控制器和由存储器控制器控制的非易失性存储器设备。非易失性存储器设备包括存储单元阵列和坏块重映射电路。存储单元阵列包括彼此配对的第一片和第二片。第一片包括多个第一存储块。第二片包括多个第二存储块。多个第一存储块中的第一选择存储块和多个第二存储块中的第二选择存储块基于第一地址来访问。当确定第一选择存储块有缺陷时，坏块重映射电路基于第一地址产生第一重映射地址。多个第一存储块中的第一重映射存储块和第二选择存储块基于第一重映射地址来访问。
根据示例实施例，非易失性存储器设备包括存储单元阵列，存储单元阵列包括彼此配对的第一片和第二片。第一片包括多个第一存储块，并且第二片包括多个第二存储块。多个第一存储块中的一个初始存储块和多个第二存储块中的一个相应的初始存储块最初被指派为在非易失性存储器设备的正常操作期间彼此对应，作为可基于第一地址访问的合并块；坏块重映射电路被配置为响应于确定第一存储块中的一个初始存储块有缺陷，将第一存储块中的一个选择的存储块指派为第二存储块中相应的一个初始存储块相对应。第一存储块中相应的一个选择的存储块和所述第二存储块中的所述一个初始存储块可基于第一地址来访问。
根据示例实施例的非易失性存储器设备可以基于其中存储单元阵列中包括的两个或更多个片彼此配对的合并块配置来操作。当配对的存储块中的一个有缺陷时，配对存储块不会全部作为坏存储块处理；相反，可以执行地址重映射，仅将缺陷存储块替换为重映射存储块。另外，在非易失性存储器设备还包括优先级解码器的示例中，可以在没有重复选择的情况下将具有运行时错误的存储块替换为另一个重映射存储块。因此，可以更高效地保留和使用无缺陷存储块，从而提高了相应设备的可操作性。
附图说明
根据结合附图的以下详细描述，将更清楚地理解说明性的非限制性示例实施例。
图1是示出根据示例实施例的包括非易失性存储器设备的存储系统的框图。
图2是示出根据示例实施例的包括在非易失性存储器设备中的片的示例的框图。
图3是示出根据示例实施例的非易失性存储器设备的框图。
图4是示出根据示例实施例的非易失性存储器设备的示例的框图。
图5A、5B、6、7、8和9是用于描述根据示例实施例的图4的非易失性存储器设备的操作的图。
图10、11和12是示出根据示例实施例的非易失性存储器设备的其他示例的框图。
图13和图14是用于描述根据示例实施例的图12的非易失性存储器设备的操作的图。
图15和图16是示出根据示例实施例的非易失性存储器设备的其他示例的框图。
图17A和17B是示出根据示例实施例的包括在非易失性存储器设备中的存储单元阵列的示例的图。
图18是示出根据示例实施例的操作存储系统的方法的流程图。
图19是示出根据示例实施例的固态盘或固态驱动(SSD)的框图。
具体实施方式
将参考附图更全面地描述各种示例实施例，附图中示出了实施例。然而，本公开可以以许多不同的形式来体现，并且不应被解释为受限于本文所阐述的实施例。在本申请中，类似的附图标记表示类似的元件。
图1是示出根据示例实施例的包括非易失性存储器设备的存储系统的框图。
参考图1，存储系统10可以包括存储器控制器20和非易失性存储器设备(NVM)100。
存储器控制器20控制和/或访问非易失性存储器设备100。例如，响应于来自外部设备(例如，主机)的请求，存储器控制器20可以发起将数据存储(例如，写入或编程)到非易失性存储器设备100中，可以发起从非易失性存储器设备100取回(例如，读取或感测)数据，或者可以发起擦除存储在非易失性存储器设备100中的数据。由存储器控制器执行的这个服务列表不是穷尽的，并且可以执行除上面列举的以外的请求。
关于数据服务的性能，存储器控制器20经由控制信号线将命令CMD和地址ADDR发送给非易失性存储器设备100，并且经由数据输入/输出(I/O)线与非易失性存储器设备100交换数据DAT。通常，在工业上，控制信号线和数据I/O线中的至少一部分或全部可以被称为通道。
尽管在图1中未示出，存储器控制器20可以进一步经由控制信号线向非易失性存储器设备100发送控制信号，或者可以进一步经由电力线向非易失性存储器设备100发送电源电压。例如，控制信号可以包括数据选通信号(DQS)、芯片使能信号(/CE)、写使能信号(/WE)、读使能信号(/RE)、命令锁存使能信号(CLE)、地址锁存使能信号(ALE)等。虽然上述和本文中的控制信号在本领域中是常见的，但是在各种实施例中，可以根据应用来采用其他控制信号。
在一些实施例中，非易失性存储器设备100包括存储单元阵列110和坏块重映射电路170。存储单元阵列110可以包括多个片。例如，存储单元阵列110可以包括第一至第N片MAT1，MAT2，...，MATN，其中N是大于或等于2的自然数。
图2是示出根据示例实施例的包括在非易失性存储器设备中的片的示例的框图。
参考图2，多个片中的第一片MAT1可以包括多个存储块(例如，多个块)。例如，第一片MAT1可以包括第一至第M存储块BLK1，BLK2，...，BLKM，其中M是大于或等于2的自然数。
多个存储块中的第一存储块BLK1可以包括多个页。例如，第一片MAT1的第一存储块BLK1可以包括第一至第K页PG1，PG2，...，PGK，其中K是大于或等于2的自然数。
在一些实施例中，非易失性存储器设备可以以页、块和/或片为单位执行预定的操作。例如，非易失性存储器设备可以以页为单位执行数据读取操作，可以以块(例如，存储块)为单位执行数据擦除操作，并且可以以片为单位执行每个独立操作，例如数据编程/读取/擦除操作中的每一个。另外，当存储单元阵列的一些块被确定为有缺陷、有故障或者以其他方式不适合在操作期间使用时，非易失性存储器设备可以以块为单位禁用存储单元阵列的一部分。为了本公开的目的，这样的故障块在本文中被称为“坏”或“缺陷”块。
尽管在图2中未示出，与第一存储块BLK1一样，第二至第M存储块BLK2至BLKM中的每一个也可以包括多个页。与第一片MAT1一样，第二至第N片MAT2至MATN中的每一个可以包括多个存储块和多个页。在一些实施例中，单个片中的存储块的数量可以彼此基本相同，并且单个存储块中的页的数量可以彼此基本相同。然而，在其他实施例中，取决于应用，单个片中的存储块的数量和单个存储块中的页的数量可以是变化的。
返回参考图1，在一些实施例中，第一至第N片MAT1至MATN中的至少两个彼此配对。如本文所使用的，术语“成对”和/或“配对”表示两个或更多个片通过单个地址来访问。例如，如果第一片MAT1和第二片MAT2彼此配对，则包括在第一片MAT1中的一个存储块和包括在第二片MAT2中的一个存储块可以基于单个地址来基本同时或基本并发地访问。这种技术可以被称为合并块配置或合并页配置。
当确定与来自存储器控制器20的地址ADDR相对应的存储块有缺陷时，坏块重映射电路170基于地址ADDR产生重映射地址，使得缺陷存储块或坏存储块被替换为无缺陷存储块或正常存储块。在合并块配置中，根据示例实施例的非易失性存储器设备10中包括的坏块重映射电路170可以执行地址重映射操作，然后可以用无缺陷的单个存储块替换由单个地址基本同时访问的配对存储块中的单个缺陷存储块。因此，尽管配对存储块中的一个存储块被确定为有缺陷，但是配对存储块中的其他存储块可以被部署并允许在正常操作下做出贡献。
这里参考图4至16进一步详细描述根据本发明构思的实施例的坏块重映射电路170的配置和操作。
图3是示出根据示例实施例的非易失性存储器设备的框图。
参考图3，在一些实施例中，非易失性存储器设备100可以包括存储单元阵列110、行解码器120、页缓冲器130、I/O电路140、电压产生器150、控制电路160和坏块重映射电路170。
在一些实施例中，存储单元阵列110可以被分成多个片MAT1，MAT2，...，MATN。如以上参考图2所述，片可以代表用于每个独立操作(例如数据编程/读取/擦除操作)的可访问存储单元的最小单位。而且，如本文所述，多个片MAT1至MATN中的每一个可以包括多个存储块。
存储单元阵列110可以包括多个存储单元。多个存储单元中的每一个可以连接到多个字线中的相应一个和多个位线中的相应一个。例如，多个存储单元可以是非易失性存储单元。如这里参考图17A和17B所描述的，多个存储单元可以布置成二维(2-D)阵列结构或三维(3-D)竖直阵列结构。
行解码器120可以连接到多个字线。在存储器操作的时间，行解码器120可以将多个字线中的至少一个确定为选择的字线，并且可以基于行地址RADDR将多个字线中除选择的字线之外的其余字线确定为未选择的字线。
电压产生器150可以基于电源电压产生非易失性存储器设备100的操作所需的字线电压VWL。字线电压VWL可以经由行解码器120被施加到多个字线。
例如，在数据擦除操作期间，电压产生器150可以将擦除电压施加到存储块的阱，并且可以将地电压施加到存储块的全部字线。在擦除验证操作期间，电压产生器150可以将擦除验证电压施加到存储块的全部字线，或者可以按照字线将擦除验证电压顺序地施加到顺序字线。在另一个示例中，在数据编程操作期间，电压产生器150可以将编程电压施加到选择的字线，并且可以将编程通行电压施加到未选择的字线。另外，在编程验证操作期间，电压产生器150可以将编程验证电压施加到选择的字线，并且可以将验证通行电压施加到未选择的字线。另外，在数据读取操作期间，电压产生器150可以将读取电压施加到选择的字线，并且可以将读取通行电压施加到未选择的字线。
页缓冲器130可以连接到多个位线。页缓冲器130可以存储要被编程到存储单元阵列110中的写数据，或者可以基于列地址CADDR读取从存储单元阵列110感测到的数据。换句话说，取决于非易失性存储器设备100的操作模式，页缓冲器130可以作为写入驱动器或感测放大器来操作。
基于列地址CADDR，I/O电路140可以经由页缓冲器130将写数据提供给存储单元阵列110，或者可以将读数据提供给非易失性存储器设备100外部的请求系统(例如，提供给图1中的存储器控制器20)。
在一些示例实施例中，页缓冲器130和I/O电路140可以从存储单元阵列110的第一区域读取数据，并将读取的数据写入存储单元阵列110的第二区域。换句话说，在这样的实施例中，页缓冲器130和I/O电路140可以执行回拷(copy-back)操作。
控制电路160可以基于命令CMD和地址ADDR来控制行解码器120、页缓冲器130、I/O电路140和电压产生器150，以对存储单元阵列110执行数据编程/读取/擦除操作。例如，控制电路160可以基于命令CMD产生用于行解码器120、页缓冲器130、I/O电路140和电压产生器150的控制信号，并且可以基于地址ADDR产生行地址RADDR和列地址CADDR。
当确定在存储单元阵列110中存在缺陷存储块时，坏块重映射电路170基于地址ADDR产生重映射地址，使得缺陷存储块被替换为无缺陷存储块或正常存储块。例如，坏块重映射电路170可以对行地址RADDR执行地址重映射操作。换句话说，行地址RADDR可以是从存储器控制器20提供的输入地址和由地址重映射操作产生的重映射地址中的一个。
虽然图3示出了坏块重映射电路170位于控制电路160内的示例实施例，但是本发明构思的实施例不受限于此。例如，在其他实施例中，坏块重映射电路170可以位于控制电路160的外部。
在下文中，将基于两个片彼此配对的示例(例如，图4至图15)和三个片彼此配对的示例(例如，图16)来详细描述本发明构思的实施例。
图4是示出根据示例实施例的非易失性存储器设备的示例的框图。
参考图4，非易失性存储器设备包括存储单元阵列110a和坏块重映射电路170a。为了便于说明，图4中省略了非易失性存储器设备中除存储单元阵列110a和坏块重映射电路170a之外的一些元件。
在图4的存储单元阵列110a中，两个片彼此配对。例如，存储单元阵列110a包括彼此配对的第一片MAT1和第二片MAT2。第一片MAT1包括多个第一存储块BLK1-1，BLK1-2，...，BLK1-Y，BLK1-(Y+1)，...，BLK1-Z，RMBLK1-1，RMBLK1-2，...，RMBLK1-X，其中X和Y都是大于或等于2的自然数，Z是大于Y的自然数。类似地，第二片MAT2包括多个第二存储块BLK2-1，BLK2-2，...，BLK2-Y，BLK2-(Y+1)，...，BLK2-Z，RMBLK2-1，RMBLK2-2，...，RMBLK2-X。
在一些示例实施例中，第一片MAT1可以存储要被存储到存储单元阵列110a中的数据的最低有效位(LSB)，并且第二片MAT2可以存储要被存储到存储单元阵列110a中的数据的最高有效位(MSB)。
在一些示例实施例中，包括在第一片MAT1中的多个第一存储块可以全部具有相同的特性。如这里将要描述的，虽然存储块RMBLK1-1到RMBLK1-X被用作替换或修复缺陷存储块或坏存储块的重映射存储块，但是存储块RMBLK1-1到RMBLK1-X可以具有与存储块BLK1-1至BLK1-Z的特性基本相同的特性。换句话说，存储块RMBLK1-1至RMBLK1-X和存储块BLK1-1至BLK1-Z可以全部是相同的类型，并且因此可以基于任何地址来访问多个第一存储块中的一个。类似地，第二片MAT2中包括的多个第二存储块可以全部具有相同的特性。
在本示例实施例中，假设可以基于坏块重映射电路170a提供的输入地址IADDR和重映射地址RMADDR中的一个基本同时地访问多个第一存储块中的一个和多个第二存储块中的一个。
坏块重映射电路170a选择性地将从外部存储器控制器(例如，图1中的存储器控制器20)接收到的输入地址IADDR转换成重映射地址RMADDR。例如，当确定与输入地址IADDR对应的多个第一存储块中的一个或多个第二存储块中的一个有缺陷(例如，缺陷存储块或坏存储块)时，坏块重映射电路170a基于输入地址IADDR产生重映射地址RMADDR。当确定与输入地址IADDR对应的多个第一存储块中的一个和多个第二存储块中的一个没有缺陷时，坏块重映射电路170a输出输入地址IADDR而不进行重映射操作。
在一些实施例中，坏块重映射电路170a可以包括第一重映射电路200和第二重映射电路300。在一些实施例中，第一重映射电路200可以存储包括在第一片MAT1中的多个第一存储块的坏块信息和重映射信息。类似地，在一些实施例中，第二重映射电路300可以存储包括在第二片MAT2中的多个第二存储块的坏块信息和重映射信息。
图5A、5B、6、7、8和9是用于描述根据本发明构思的实施例的图4的非易失性存储器设备的操作的图。图5A和图5B示出了第一片MAT1和第二片MAT2都不包括缺陷存储块或坏存储块的示例。图6和图7示出了第一片MAT1包括一个缺陷存储块的示例。图8和图9示出了第一片MAT1和第二片MAT2中的每一个都包括一个缺陷存储块的示例。
参考图5A和图5B，当第一片MAT1和第二片MAT2都不包括缺陷存储块或坏存储块时，坏块重映射电路170a自身可以输出输入地址IADDR，而不需要重映射操作。
例如，如图5A所示，第一片MAT1中的第一选择存储块BLK1-1和第二片MAT2中的第二选择存储块BLK2-1可以对应于第一地址ADDR1，并且第一选择存储块BLK1-1和第二选择存储块BLK2-1都可以是无缺陷存储块或正常存储块。当第一地址ADDR1被提供作为输入地址IADDR时，坏块重映射电路170a可以输出第一地址ADDR1而不应用重映射操作。基于第一地址ADDR1，可以基本同时地访问第一选择存储块BLK1-1和第二选择存储块BLK2-1(例如，图5A中的阴影块)。
在另一个示例中，如图5B所示，第一片MAT1中的第三选择存储块BLK1-Y和第二片MAT2中的第四选择存储块BLK2-Y可以对应于不同于第一地址ADDR1的第二地址ADDR2，并且第三选择存储块BLK1-Y和第四选择存储块BLK2-Y可以是无缺陷存储块或正常存储块。当第二地址ADDR2被提供作为输入地址IADDR时，坏块重映射电路170a可以输出第二地址ADDR2而不应用重映射操作。基于第二地址ADDR2，可以基本同时地访问第三选择存储块BLK1-Y和第四选择存储块BLK2-Y(例如，图5B中的阴影块)。
参考图6和图7，当第一片MAT1包括一个缺陷存储块时，坏块重映射电路170a可以基于输入地址IADDR产生重映射地址以输出重映射地址。
例如，如图7所示，当确定第一片MAT1中的第一选择存储块BLK1-1(例如，图7中的黑色块)有缺陷时，坏块重映射电路170a可以存储与第一选择存储块BLK1-1相对应的第一地址ADDR1作为坏块信息。之后，当接收到第一地址ADDR1作为输入地址IADDR时，坏块重映射电路170a可以检查第一地址ADDR1被包括在坏块信息中，并且可以基于第一地址ADDR1产生重映射地址RMADDR11。因此，可以基于重映射地址RMADDR11基本同时地访问重映射存储块RMBLK1-1和第二选择存储块BLK2-1(例如，图7中的阴影块)。在一些示例实施例中，在重映射操作之后，将不再能够基于初始地址来访问重映射存储块RMBLK1-1，而是仅通过重映射过程来访问。以这种方式，重映射存储块RMBLK1-1被保留，以仅用于通过重映射过程的操作。
参考图7描述的这种重映射操作可以由包括在坏块重映射电路170a中的第一重映射电路200来执行。换句话说，当输入地址IADDR与第一地址ADDR1基本相同时，第一重映射电路200可以用重映射地址RMADDR11替换输入地址IADDR。
例如，如图6的实施例所示，第一重映射电路200可以包括第一存储单元210、第二存储单元220、比较单元230和输出单元240。第一片MAT1的坏块信息和重映射信息可以存储在第一重映射电路200中。
第一存储单元210可以存储第一片MAT1的坏块信息。例如，第一存储单元210可以存储坏地址BADDR11，BADDR12，...，BADDR1X，其表示与第一片MAT1中的缺陷存储块或坏存储块相对应的地址。第一存储单元210可以包括多个坏地址存储单元212、214和216。坏地址存储单元(BSTG1-1)212可以存储坏地址BADDR11，坏地址存储单元(BSTG1-2)214可以存储坏地址BADDR12，并且坏地址存储单元(BSTG1-X)216可以存储坏地址BADDR1X。
当第一片MAT1仅包括一个缺陷存储块(例如，存储块BLK1-1)时，坏地址存储单元212可以将与第一选择存储块BLK1-1对应的第一地址ADDR1存储为坏地址BADDR11，而除坏地址存储单元212之外的坏地址存储单元214和216可保持为空。
在一些示例实施例中，每个坏地址存储单元212、214和216可以包括存储单个坏地址的寄存器。
第二存储单元220可以存储第一片MAT1的重映射信息。例如，第二存储单元220可以存储重映射地址RMADDR11，RMADDR12，...，RMADDR1X，其表示与第一片MAT1中的重映射存储块对应的地址，以用于替换第一片MAT1中的缺陷存储块。第二存储单元220可以包括多个重映射地址存储单元222、224和226。重映射地址存储单元(RMSTG1-1)222可以存储重映射地址RMADDR11，重映射地址存储单元(RMSTG1-2)224可以存储重映射地址RMADDR12，并且重映射地址存储单元(RMSTG1-X)226可以存储重映射地址RMADDR1X。
重映射地址RMADDR11可以对应于第一片MAT1中的重映射存储块RMBLK1-1，重映射地址RMADDR12可以对应于第一片MAT1中的重映射存储块RMBLK1-2，并且重映射地址RMADDR1X可以对应于第一片MAT1中的重映射存储块RMBLK1-X。第二存储单元220中的所有重映射地址存储单元222、224和226可以分别存储重映射地址RMADDR11至RMADDR1X；相应地，在一些实施例中，重映射地址存储单元都不是空的。
在一些示例实施例中，每个重映射地址存储单元222、224和226可以包括多个熔丝，每个熔丝存储单个重映射地址的相应的一个比特。例如，在一些实施例中，每个熔丝可以是电熔丝或e-熔丝。
比较单元230可将输入地址IADDR与坏地址BADDR11至BADDR1X进行比较。在一些实施例中，比较单元230可以包括多个比较器232、234和236。比较器232可以将输入地址IADDR与坏地址BADDR11进行比较，并且可以产生表示比较结果的比较信号CS11。比较器234可以将输入地址IADDR与坏地址BADDR12进行比较，并且可以产生表示比较结果的比较信号CS12。比较器236可以将输入地址IADDR与坏地址BADDR1X进行比较，并且可以产生表示比较结果的比较信号CS1X。
在输入地址IADDR与坏地址BADDR11至BADDR1X中的相应一个基本相同的情况下(例如，如果输入地址IADDR导致“命中”)，则比较信号CS11至CS1X中的相应一个可以具有第一逻辑电平(例如，逻辑高电平)。在输入地址IADDR不同于坏地址BADDR11至BADDR1X中的相应一个的情况下，比较信号CS11至CS1X中的相应一个可以具有第二逻辑电平(例如，逻辑低电平)。例如，当接收到第一地址ADDR1作为输入地址IADDR，且因此输入地址IADDR与坏地址BADDR11基本相同时，比较信号CS11可具有第一逻辑电平，除了比较信号CS11之外的比较信号CS12至CS1X可以具有第二逻辑电平。
基于比较单元230的比较结果，输出单元240可以输出输入地址IADDR或者可以输出重映射地址RMADDR11至RMADDR1X中的一个。
例如，当接收到第一地址ADDR1作为输入地址IADDR，并且因此输入地址IADDR与坏地址BADDR11基本相同时，比较信号CS11可以具有第一逻辑电平，并且输出单元240可以基于比较信号CS11输出重映射地址RMADDR11(不是输入地址IADDR)。
在根据示例实施例的基于合并的块配置进行操作的非易失性存储器设备中，缺陷存储块BLK1-1中的任一个和与缺陷存储块BLK1-1配对的存储块BLK2-1中的任一个不作为一对坏存储块进行管理。相反，可以执行地址重映射操作，使得仅缺陷存储块BLK1-1被替换为重映射存储块RMBLK1-1。因此，可以基于单个重映射地址RMADDR11基本同时地访问重映射存储块RMBLK1-1和存储块BLK2-1。因此，可以有利地保留无缺陷存储块BLK2-1以供使用，并且可以由此增加可用于操作的有效存储块的数量。
虽然图6和图7示出了第一片MAT1仅包括一个缺陷存储块的示例，但是本发明构思的实施例可以被用于第一片MAT1包括两个或更多个缺陷存储块的示例。例如，在确定第一片MAT1中的存储块BLK1-2也有缺陷的情况下，与存储块BLK1-2对应的地址可以存储在坏地址存储装置214中。当接收到与存储块BLK1-2对应的地址作为输入地址IADDR时，输入地址IADDR可以被替换成重映射地址RMADDR12，因此存储块BLK1-2可以被替换成重映射存储块RMBLK1-2。
在一些示例实施例中，如果第一片MAT1中的缺陷存储块的数量大于重映射存储块RMBLK1-1至RMADDR1X的数量(例如X)，则第(X+1)个被检测到的缺陷存储块不能被替换成重映射存储块，并且可以作为坏存储块来处理和布置。
虽然在图6和图7中未示出，但是，如果输入地址IADDR与所有坏地址BADDR11至BADDR1X都不同(例如，如果输入地址IADDR不导致“命中”)，则第一重映射电路200可以输出输入地址IADDR本身，而没有重映射操作。例如，在图6的示例中，当接收到除了第一地址ADDR1以外的地址作为输入地址IADDR时，可以在没有重映射操作的情况下输出输入地址IADDR。在另一示例中，当第一选择存储块BLK1-1是无缺陷存储块，并且当在图5A的示例中接收到第一地址ADDR1作为输入地址IADDR时，可以在没有重映射操作的情况下输出输入地址IADDR。
参考图8和图9，当第一片MAT1和第二片MAT2都包括一个缺陷存储块时，坏块重映射电路170a可以基于输入地址IADDR产生重映射地址以输出重映射地址。
例如，如图9所示，当确定第一片MAT1中的第一选择存储块BLK1-1(例如，图9中的黑色块)和第二片MAT2中的第四选择存储块BLK2-Y(例如，图9中的黑色块)有缺陷时，坏块重映射电路170a可以存储与第一选择存储块BLK1-1对应的第一地址ADDR1和与第四选择存储块BLK2-Y对应的第二地址ADDR2作为坏块信息。在一些实施例中，第一选择存储块BLK1-1和第四选择存储块BLK2-Y可以布置在不同的位置(例如，在不同的行中)。之后，当接收到第二地址ADDR2作为输入地址IADDR时，坏块重映射电路170a可以检查第二地址ADDR2被包括在坏块信息中，并且可以基于第二地址ADDR2产生重映射地址RMADDR21。因此，可以基于重映射地址RMADDR21基本同时地访问第三选择存储块BLK1-Y和重映射存储块RMBLK2-1(例如，图9中的阴影块)。当接收到第一地址ADDR1作为输入地址IADDR时，非易失性存储器设备的操作可以与参考图6和7描述的操作基本相同。在一些示例实施例中，在重映射操作之后，重映射存储块RMBLK1-1和RMBLK2-1在操作期间基于其初始地址不再可访问。
参考图9描述的这种重映射操作可以由包括在坏块重映射电路170a中的第二重映射电路300来执行。换言之，当输入地址IADDR与第二地址ADDR2基本相同时，第二重映射电路300可以用重映射地址RMADDR21替换输入地址IADDR。
例如，第二重映射电路300可以具有与图6的第一重映射电路200基本相同的配置。如图8所示，第二重映射电路300可以包括第一存储单元310、第二存储单元320、比较单元330和输出单元340。第二片MAT2的坏块信息和重映射信息可以存储在第二重映射电路300中。
第一存储单元310可以存储第二片MAT2的坏块信息。例如，第一存储单元310可以存储坏地址BADDR21，BADDR22，...，BADDR2X，其表示与第二片MAT2中的缺陷存储块或者坏存储块相对应的地址。第一存储单元310可以包括分别存储坏地址BADDR21至BADDR2X的多个坏地址存储单元(BSTG2-1，BSTG2-2，...，BSTG2-X)312、314和316。当第二片MAT2仅包括一个缺陷存储块(例如，存储块BLK2-Y)时，坏地址存储单元312可以将与第四选择存储块BLK2-Y对应的第二地址ADDR2存储为坏地址BADDR21，而除了坏地址存储单元312以外的坏地址存储单元314和316可以保持为空。
第二存储单元320可以存储第二片MAT2的重映射信息。例如，第二存储单元320可以存储重映射地址RMADDR21，RMADDR22，...，RMADDR2X，其表示与第二片MAT2中的重映射存储块相对应的地址，以用于替换第二片MAT2中的缺陷存储块。第二存储单元320可以包括分别存储重映射地址RMADDR21至RMADDR2X的多个重映射地址存储单元(RMSTG2-1，RMSTG2-2，...，RMSTG2-X)322、324和326。重映射地址RMADDR21至RMADDR2X可以分别对应于第二片MAT2中的重映射存储块RMBLK2-1至RMBLK2-X。所有的重映射地址存储单元322、324和326可以分别存储重映射地址RMADDR21至RMADDR2X，并且相应地，在一些实施例中，重映射地址存储单元都不是空的。
比较单元330可以将输入地址IADDR与坏地址BADDR21至BADDR2X进行比较。在一些实施例中，比较单元330可以包括多个比较器332、334和336。每个比较器332、334和336可以将输入地址IADDR与坏地址BADDR21至BADDR2X中的相应一个进行比较，并且可以产生表示比较结果的比较信号CS21，CS22，...，CS2X中的相应一个。基于比较单元330的比较结果，输出单元340可以输出输入地址IADDR或者可以输出重映射地址RMADDR21至RMADDR2X中的一个。
例如，在接收到第二地址ADDR2作为输入地址IADDR，并且因此输入地址IADDR与坏地址BADDR21基本相同的情况下，比较单元330可以产生具有第一逻辑电平的比较信号CS21，并且输出单元340可以基于比较信号CS21输出重映射地址RMADDR21(不是输入地址IADDR)。
在根据示例实施例的基于合并的块配置进行操作的非易失性存储器设备中，缺陷存储块BLK1-1和BLK2-Y以及与缺陷存储块BLK1-Y和BLK2-Y配对的存储块BLK2-1和BLK1-1中的任一个不作为坏存储块对进行管理。相反，可以执行地址重映射操作，使得仅缺陷存储块BLK1-1和BLK2-Y被替换成重映射存储块RMBLK1-1和RMBLK2-1。因此，可以基于重映射地址RMADDR11基本同时地访问重映射存储块RMBLK1-1和存储块BLK2-1，并且可以基于单个重映射地址RMADDR21基本同时地访问存储块BLK1-Y和重映射存储块RMBLK2-1。因此，可以有利地保留无缺陷存储块BLK2-1和BLK1-Y以供使用，并且可以由此增加可用于操作的有效存储块的数量。另外，位于不同片中的缺陷存储块BLK1-1和BLK2-Y可以被布置为一对坏存储块。换句话说，布置在不同行中的不成对的缺陷存储块BLK1-1和BLK2-Y可以被布置为一对坏存储块。
虽然图8和图9示出了第一片MAT1和第二片MAT2中的每一个仅包括一个缺陷存储块的示例，但是本发明构思的实施例可以被用于第一片MAT1和第二片MAT2中的每一个包括两个或更多个缺陷存储块的示例。
虽然在图6至图9中未示出，当第二片MAT2包括至少一个缺陷存储块时，非易失性存储器设备的操作可以类似于参考图6和图7描述的操作。
在一些示例实施例中，图7中的缺陷存储块BLK1-1和/或图9中的缺陷存储块BLK1-1和BLK2-Y可以是在非易失性存储器设备的制造过程期间发生缺陷的初始坏存储块。在其他示例实施例中，图7中的缺陷存储块BLK1-1和/或图9中的缺陷存储块BLK1-1和BLK2-Y可以是在非易失性存储器设备的制造过程之后以及在使用非易失性存储器设备期间(例如，在用户使用期间)发生缺陷的运行时坏存储块。
图10、11和12是示出根据本发明构思的示例实施例的非易失性存储器设备的其他示例的框图。
参考图10，非易失性存储器设备包括存储单元阵列110a和坏块重映射电路170a。在本实施例中，非易失性存储器设备还可以包括确定电路180。
图10的实施例的非易失性存储器设备可以与图4的非易失性存储器设备基本相同，除了图10的非易失性存储器设备还包括确定电路180。
确定电路180可以进行操作以确定坏块重映射电路170a被启用还是禁用。例如，如图7和图9所示，当确定存储单元阵列110a中存在至少一个缺陷存储块并且因此需要重映射操作时，确定电路180可以产生用于启用坏块重映射电路170a的激活信号EN。如图5A和图5B所示，当确定存储单元阵列110a不包括任何缺陷存储块并且因此不需要重映射操作时，确定电路180可以产生用于禁用坏块重映射电路170a的去激活信号DIS。在一些实施例中，确定电路180可以基于用户(未示出)设置的信号来产生激活信号EN或去激活信号DIS。
在一些示例实施例中，确定电路180可以包括存储关于坏块重映射电路170a被启用还是禁用的信息的熔丝。例如，熔丝可以是电子熔丝或e-熔丝。
参考图11，非易失性存储器设备包括存储单元阵列110a和坏块重映射电路172a。
图11的实施例的非易失性存储器设备可以与图10的其他实施例的非易失性存储器设备基本相同，除了在图11的实施例中，确定电路180位于坏块重映射电路172a内、位于坏块重映射电路172a邻近或与坏块重映射电路172a集成。
参考图12的实施例，非易失性存储器设备包括存储单元阵列110a和坏块重映射电路170a。在本实施例中，非易失性存储器设备还可以包括优先级解码器190。
图12的非易失性存储器设备可以与图4的非易失性存储器设备基本相同，除了图12的非易失性存储器设备还包括优先级解码器190。
在一些示例实施例中，坏块重映射电路170a可以基于输入地址IADDR基本同时地产生两个或更多个重映射地址RMADDR。优先级解码器190可以选择来自坏块重映射电路170a的重映射地址RMADDR中的一个，以输出所选择的具有较高优先级的重映射地址RMADDR。
在一些示例实施例中，当在没有重映射操作的情况下从坏块重映射电路170a输出输入地址IADDR，输入地址IADDR可以不被提供给优先级解码器190，并且可以被直接提供给存储单元阵列110a。
图13和图14是用于描述图12的非易失性存储器设备的操作的图。图13和图14示出了第一片MAT1包括两个缺陷存储块并且顺序地检测到两个缺陷存储块的示例实施例。
参考图13和图14，当第一片MAT1包括用于单个地址的两个或更多个缺陷存储块时，坏块重映射电路170a可以基于输入地址IADDR来产生两个或更多个重映射地址。
例如，如图14所示，当确定第一片MAT1中的第一选择存储块BLK1-1(例如，图14中的黑色块)有缺陷时，坏块重映射电路170a可以存储与第一选择存储块BLK1-1相对应的第一地址ADDR1作为坏块信息，并且第一选择存储块BLK1-1可以被替换成重映射存储块RMBLK1-1。相应地，当确定第一片MAT1中的重映射存储块RMBLK1-1(例如，图14中的黑色块)也有缺陷时，坏块重映射电路170a可以进一步存储与重映射存储块RMBLK1-1相对应的第一地址ADDR1作为坏块信息。因此，当接收到第一地址ADDR1作为输入地址IADDR时，坏块重映射电路170a可以确认第一地址ADDR1被包括在坏块信息中，并且可以基于第一地址ADDR1产生重映射地址RMADDR11和RMADDR12。优先级解码器190可以将重映射地址RMADDR11和RMADDR12的优先级相互比较，以输出具有较高优先级的重映射地址RMADDR12。
参考图14描述的这种重映射操作可以由包括在坏块重映射电路170a中的第一重映射电路200来执行。换句话说，当第一片MAT1包括与相同的单个地址(例如，第一地址ADDR1)相关联的两个缺陷存储块时，第一重映射电路200可以基于第一地址ADDR1产生重映射地址RMADDR11，并且可以基于第一地址ADDR1进一步产生重映射地址RMADDR12。
例如，如图13所示，第一重映射电路200可以包括第一存储单元210、第二存储单元220、比较单元230和输出单元240。图13的第一重映射电路200可以与图6的第一重映射电路200基本相同，因此将省略重复的说明。
当确定第一片MAT1中的第一选择存储块BLK1-1有缺陷时，可以在坏地址存储单元212中存储与第一选择存储块BLK1-1相对应的第一地址ADDR1作为坏地址BADDR11。因此，第一选择存储块BLK1-1可以被替换为重映射存储块RMBLK1-1，然后第一地址ADDR1可以对应于重映射存储块RMBLK1-1。
当确定在第一选择存储块BLK1-1被替换为重映射存储块RMBLK1-1之后，第一片MAT1中的重映射存储块RMBLK1-1还有缺陷时，可以在地址坏存储单元214中存储与重映射存储块RMBLK1-1相对应的第一地址ADDR1作为坏地址BADDR12。换句话说，坏地址存储单元212和214可以分别存储与坏地址BADDR11和BADDR12相同的地址ADDR1。
当接收到第一地址ADDR1作为输入地址IADDR，并且因此输入地址IADDR与坏地址BADDR11和BADDR12基本相同时(例如，如果输入地址IADDR被命中)，则可以产生具有第一逻辑电平的比较信号CS11和CS12，并且可以基于比较信号CS11和CS12输出重映射地址RMADDR11和RMADDR12(而不是输入地址IADDR)。
在一些示例实施例中，重映射地址RMADDR12可以具有比重映射地址RMADDR11的优先级更高的优先级。例如，可以预先确定重映射地址RMADDR11至RMADDR1X的优先级。例如，在一些实施例中，与重映射存储块RMBLK1-1对应的重映射地址RMADDR11可以具有最低优先级，并且与重映射存储块RMBLK1-X对应的重映射地址RMADDR1X可以具有最高优先级。
在一些示例实施例中，可以首先使用具有最低优先级的重映射地址，随后可以使用具有更高优先级的重映射地址。例如，具有最低优先级的重映射地址RMADDR11可以用于第一个检测到的缺陷存储单元，因此第一个检测到的缺陷存储单元可以被替换成重映射存储块RMBLK1-1。之后，重映射地址RMADDR12可以用于第二个检测到的缺陷存储单元，因此第二个检测到的缺陷存储单元被替换成重映射存储块RMBLK1-2。在这种情况下，可以相对高效且快速地执行优先级解码器190的确定操作。
在一些示例实施例中，图14中的第一选择存储块BLK1-1可以是例如在制造期间确定的初始坏存储块，并且图14中的重映射存储块RMBLK1-1可以是运行时坏存储块。
根据示例实施例的基于合并的块配置进行操作的非易失性存储器设备还可以包括优先级解码器190。尽管用于替换缺陷存储块BLK1-1的重映射存储块RMBLK1-1也是有缺陷的(例如，运行时错误)，但是优先级解码器190仅通过以下方式进行响应：在没有重复选择的情况下，将具有运行时错误的存储块RMBLK1-1替换成另一个重映射存储器RMBLK1-2。相应地，可以有利地保留有效存储块的数量以供使用，并且可以由此增加可用于操作的有效存储块的数量。
图15和图16是示出根据示例实施例的非易失性存储器设备的其他示例的框图。
参考图15，非易失性存储器设备包括存储单元阵列110a和坏块重映射电路174a。
图15的非易失性存储器设备可以与图12的非易失性存储器设备基本相同，除了在图15中优先级解码器190位于坏块重映射电路174a内，位于坏块重映射电路174a邻近或与坏块重映射电路174a集成。
参考图16，非易失性存储器设备包括存储单元阵列110b和坏块重映射电路174b。
在图16的存储单元阵列110b中，三个片彼此配对。例如，存储单元阵列110b包括彼此配对的第一片MAT1、第二片MAT2和第三片MAT3。图16中的第一片MAT1和第二片MAT2可以与图4中的第一片MAT1和第二片MAT2基本相同。第三片MAT3包括多个第三存储块BLK3-1，BLK3-2，...，BLK3-Y，BLK3-(Y+1)，...，BLK3-Z，RMBLK3-1，RMBLK3-2，...，RMBLK3-X。
在一些示例实施例中，第一片MAT1可以存储要存储到存储单元阵列110b中的数据的LSB，第二片MAT2可以存储要存储到存储单元阵列110b中的数据的中央有效位(CSB)，以及第三片MAT3可以存储要存储到存储单元阵列110b中的数据的MSB。
基于从坏块重映射电路170b提供的输入地址IADDR和重映射地址RMADDR中的一个，基本同时地访问多个第一存储块中的一个、多个第二存储块中的一个和多个第三存储块中的一个。
坏块重映射电路170b选择性地将从外部存储器控制器(例如，图1中的存储器控制器20)接收到的输入地址IADDR转换为重映射地址RMADDR。坏块重映射电路170b的操作可以与图4中的坏块重映射电路170a的操作基本相同。坏块重映射电路170b可以包括第一重映射电路200、第二重映射电路300和第三重映射电路400。图16中的第一重映射电路200和第二重映射电路300可以分别与图4中的第一重映射电路200和第二重映射电路300基本相同。第三重映射电路400可以存储第三片MAT3中包括的多个第三存储块的坏块信息和重映射信息。第三重映射电路400的配置可以与第一重映射电路200和第二重映射电路300中的每一个基本相同。
尽管基于两个或三个片彼此配对的示例来描述本发明构思，但是本发明构思可以被用于存储单元阵列包括彼此配对的任意数量的片(例如，彼此配对的多于三个的片)的示例。
图17A和17B是示出根据示例实施例的包括在非易失性存储器设备中的存储单元阵列的示例的图。图17A是示出了包括在NAND闪存设备中的存储单元阵列的示例的电路图。图17B是示出了包括在竖直NAND闪存设备中的存储单元阵列的示例的电路图。
参考17A，存储单元阵列111可以包括串选择晶体管SST、地选择晶体管GST和存储单元MC。串选择晶体管SST可以连接到位线BL(1)，...，BL(m)，地选择晶体管GST可以连接到公共源极线CSL。布置在同一行中的存储单元可以串联布置在位线BL(1)至BL(m)中的一个与公共源极线CSL之间，并且布置在同一列中的存储单元可以共同连接到字线WL(1)，WL(2)，WL(3)，...，WL(n-1)，WL(n)中的一个。换句话说，存储单元MC可以串联连接在串选择晶体管SST和地选择晶体管GST之间，并且16、32或64条字线可以设置在串选择线SSL和地选择线GSL之间。
串选择晶体管SST可以连接到串选择线SSL，使得串选择晶体管SST根据从串选择线SSL施加的电压电平来控制。存储单元MC可以根据施加到字线WL(1)至WL(n)的电压电平来控制。
包括存储单元阵列111的NAND闪存设备可以以页112为单位执行数据读写操作，以块113为单位执行数据擦除操作。在一些示例实施例中，每个页缓冲器可以逐个连接到偶数和奇数位线。在这种情况下，偶数位线形成偶数页，奇数位线形成奇数页，并且可以依次轮流执行对偶数页和奇数页的存储单元MC的数据写操作。
参考图17B，存储单元阵列115可以包括具有竖直结构的多个串116。多个串116可以在第二方向D2上形成，使得可以形成串行。多个串行可以在第三方向D3上形成，使得可以形成串阵列。每个串116可以包括在位线BL(1)，...，BL(m)和公共源极线CSL之间在第一方向D1上串联设置的地选择晶体管GSTV、存储单元MC和串选择晶体管SSTV。
地选择晶体管GSTV可以分别连接到地选择线GSL11，GSL12，...，GSLi1，GSLi2，并且串选择晶体管SSTV可以分别连接到串选择线SSL11，SSL12，...，SSLi1，SSLi2。同一层上布置的存储单元可以共同连接到字线WL(1)，WL(2)，...，WL(n-1)，WL(n)中的一个。地选择线GSL11至GSLi2和串选择线SSL11至SSLi2可以在第二方向D2上延伸，并且可以沿着第三方向D3形成。字线WL(1)至WL(n)可以在第二方向D2上延伸，并且可以沿着第一方向D1和第三方向D3形成。位线BL(1)至BL(m)可以在第三方向D3上延伸，并且可以沿着第二方向D2形成。存储单元MC可以根据施加到字线WL(1)至WL(n)的电压电平来控制。
在一些示例实施例中，可以实现一个串116中包括的两个串选择晶体管连接到一个串选择线，并且一个串中包括的两个地选择晶体管连接到一个地选择线。在其它示例实施例中，可以实现一个串116包括一个串选择晶体管和一个地选择晶体管。
三维(3D)竖直阵列结构可以包括竖直朝向的竖直NAND串，使得至少一个存储单元位于另一存储单元上方。该至少一个存储单元可以包括电荷陷阱层。通过引用将专利文献整体并入本文，美国专利No.7,679,133、8,553,466、8,654,587、8,559,235，以及美国专利公开No.2011/0233648，其描述了用于包括3D竖直阵列结构的存储单元阵列的适当构造，其中三维存储阵列被构造为多个层级，并在层级之间共享字线和/或位线。
尽管包括在根据示例实施例的非易失性存储器设备中的存储单元阵列是基于闪存设备来描述的，但是根据示例实施例的非易失性存储器设备可以是任何非易失性存储器设备，例如相位随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、晶闸管随机存取存储器(TRAM)等。
图18是示出根据示例实施例的操作存储系统的方法的流程图。
参考图1和图18，在根据示例实施例的操作存储系统10的方法中，在初始操作时间，电源电压被施加到包括在存储系统10中的存储器控制器20和非易失性存储器设备100。在施加电源电压之后，扫描缺陷存储块或坏存储块(步骤S110)。通过步骤S110，可以确定非易失性存储器设备100的坏块信息的状态。例如，当坏块重映射电路170处于禁用状态时，可以检测到与初始缺陷存储块或初始坏存储块相对应的地址。当坏块重映射电路170处于启用状态时，可以检测到重映射地址。
基于扫描结果来更新地址映射(步骤S120)。例如，地址映射可以用于存储器控制器20的操作，并且可以存储在存储器控制器20或非易失性存储器设备100中。
基于步骤S110和S120的结果执行用户操作(步骤S130)。例如，可以对非易失性存储器设备100执行诸如数据编程/读取/擦除操作的各种操作。
当没有检测到更多的缺陷存储块或更多的坏存储块时(步骤S140：否)，继续并重复执行用户操作。
当在用户操作期间检测到具有运行时错误的更多的缺陷存储块或更多的坏存储块时(步骤S140：是)，因为非易失性存储器设备100基于合并的块配置进行操作，并且按照单个片执行重映射操作，所以识别包括缺陷存储块的特定片和/或缺陷存储块的位置(步骤S150)。例如，可以通过退出片合并模式或进入单片选择模式来识别包括缺陷存储块的特定片和/或缺陷存储块的位置。
在识别包括缺陷存储块的特定片和/或缺陷存储块的位置之后，扫描与包括缺陷存储块的片相对应的重映射电路，以便检查可用空间(步骤S160)。例如，可以确定重映射电路中的坏地址存储单元是否可用和/或存储单元阵列中的重映射地址和重映射存储块是否可用。
当重映射电路不可用时(步骤S170：否)，更新地址映射，使得可以不使用缺陷存储块(步骤S120)，并且基于更新后的地址映射执行用户操作(步骤S130)。
当重映射电路可用时(步骤S170：是)，坏块重映射电路170执行参考图4至16描述的重映射操作，并且因此更新坏块重映射电路170(步骤S180)。之后，基于重映射地址来更新地址映射，使得缺陷存储块被替换为重映射存储块(步骤S120)，并且基于更新后的地址映射来执行用户操作(步骤S130)。
在一些示例实施例中，可以基于存储器控制器20的控制来执行图18中的每个步骤。
图19是示出根据示例实施例的固态盘或固态驱动(SSD)的框图。
参考图19，SSD 1000包括多个非易失性存储器设备1100和SSD控制器1200。
SSD控制器1200可以通过多个通道CH1，CH2，CH3，，，，CHi连接到非易失性存储器设备1100。SSD控制器1200可以包括一个或多个处理器1210、缓冲存储器1220、纠错码(ECC)电路1230、主机接口1250和非易失性存储器接口1260。
缓冲器存储器1220可以存储用于驱动SSD控制器1200的数据。缓冲存储器1220可以包括多个存储行，每个存储行存储数据或命令。ECC电路1230可以在编程操作期间计算要被编程的数据的纠错码值，并且可以在读操作期间使用纠错码值来校正所读取数据的错误。在数据恢复操作中，ECC电路1230可以校正从非易失性存储器设备1100恢复的数据的错误。主机接口1250可以提供与外部设备的接口。非易失性存储器接口1260可以提供与非易失性存储器设备1100的接口。
每个非易失性存储器设备1100可以是根据示例实施例的非易失性存储器设备，并且可以可选地被供应外部高电压VPP。
本公开可以应用于包括非易失性存储器设备的各种设备和系统。例如，本公开可以应用于诸如移动电话、智能电话、平板电脑、膝上型计算机，个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、便携式游戏机、音乐播放器、摄像机、视频播放器、导航设备、可穿戴设备、物联网(IoT)设备、万联网(IoE)设备、电子书、虚拟现实(VR)设备、增强现实(AR)设备、机器人设备等。
前述内容是对示例实施例的说明，而不应被解释为对其的限制。虽然已经描述了一些示例实施例，但是本领域技术人员将容易理解，在不实质上脱离本公开的新颖教义和优点的前提下，可以在示例实施例中进行多种修改。因此，所有这种修改旨在被包括在如权利要求限定的本公开的范围内。因此，将理解到，前述是对各种示例实施例的说明，而不应被解释成限制为所公开的具体示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。

Claims (19)

1.一种非易失性存储器设备，包括：
存储单元阵列，包括彼此配对的第一片和第二片，所述第一片包括多个第一存储块，所述第二片包括多个第二存储块，所述多个第一存储块中的第一选择存储块和所述多个第二存储块中的第二选择存储块基于第一地址来访问；以及
坏块重映射电路，被配置为当确定所述第一选择存储块有缺陷时，基于所述第一地址产生第一重映射地址，
其中所述多个第一存储块中的第一重映射存储块和所述第二选择存储块基于所述第一重映射地址来访问，
其中所述坏块重映射电路包括：
第一存储单元，被配置为存储多个坏地址，所述多个坏地址表示在所述第一片中的缺陷存储块，所述第一存储单元包括分别存储所述多个坏地址的多个存储单元；
与所述第一存储单元分开的第二存储单元，被配置为存储所述第一重映射地址；
比较单元，被配置为将外部设备的输入地址与所述多个坏地址进行比较，并生成多个比较信号；以及
输出单元，被配置为基于所述多个比较信号输出所述输入地址和所述第一重映射地址之一。
2.根据权利要求1所述的非易失性存储器设备，其中，所述多个第一存储块中的第三选择存储块和所述多个第二存储块中的第四选择存储块基于与所述第一地址不同的第二地址来访问，
其中所述坏块重映射电路被配置为当确定所述第四选择存储块有缺陷时基于所述第二地址产生第二重映射地址，以及
其中所述第三选择存储块和所述多个第二存储块中的第二重映射存储块基于所述第二重映射地址来访问。
3.根据权利要求2所述的非易失性存储器设备，其中，所述第一选择存储块和所述第四选择存储块被布置为一对坏存储块。
4.根据权利要求2所述的非易失性存储器设备，其中，所述坏块重映射电路包括：
第一重映射电路，被配置为当从外部设备接收的输入地址与所述多个坏地址中的至少一个基本相同时，用所述第一重映射地址替换所述输入地址；以及
第二重映射电路，被配置为当所述输入地址与所述多个坏地址中的至少一个基本相同时，用所述第二重映射地址替换所述输入地址。
5.根据权利要求1所述的非易失性存储器设备，其中，所述输出单元被配置为当所述输入地址与所述多个坏地址中的至少一个基本相同时输出所述第一重映射地址，以及
其中所述输出单元被配置为当所述输入地址不同于所述多个坏地址时输出所述输入地址。
6.根据权利要求1所述的非易失性存储器设备，其中，所述第二存储单元包括：
多个熔丝，每个熔丝存储所述第一重映射地址的相应的一个比特。
7.根据权利要求1所述的非易失性存储器设备，还包括：
确定电路，被配置为确定坏块重映射电路被启用还是禁用。
8.根据权利要求7所述的非易失性存储器设备，其中，所述确定电路与所述坏块重映射电路集成。
9.根据权利要求1所述的非易失性存储器设备，其中，所述第一选择存储块是在所述非易失性存储器设备的制造过程期间发生缺陷的初始坏存储块。
10.根据权利要求1所述的非易失性存储器设备，其中，所述坏块重映射电路被配置为当确定所述第一重映射存储块有缺陷时，基于所述第一地址进一步产生第二重映射地址，
其中所述第二重映射地址具有比所述第一重映射地址的优先级更高的优先级，
其中所述非易失性存储器设备还包括：
优先级解码器，被配置为将所述第一重映射地址的优先级与所述第二重映射地址的优先级进行比较以输出所述第二重映射地址。
11.根据权利要求10所述的非易失性存储器设备，其中，所述第一重映射存储块是在所述非易失性存储器设备的制造过程之后和在所述非易失性存储器设备的使用期间发生缺陷的运行时坏存储块。
12.根据权利要求1所述的非易失性存储器设备，其中，所述第一片被配置为存储要存储到所述存储单元阵列中的数据的最低有效位LSB，以及
其中所述第二片被配置为存储要存储到所述存储单元阵列中的所述数据的最高有效位MSB。
13.根据权利要求1所述的非易失性存储器设备，其中，所述存储单元阵列还包括：
包括多个第三存储块的第三片，所述第一片、所述第二片和所述第三片彼此配对，
其中所述第一选择存储块、所述第二选择存储块和所述多个第三存储块中的第三选择存储块基于所述第一地址来访问，
其中所述第一重映射存储块、所述第二选择存储块和所述第三选择存储块基于所述第一重映射地址来访问。
14.一种存储系统，包括：
存储器控制器；以及
由所述存储器控制器控制的非易失性存储器设备，所述非易失性存储器设备包括：
存储单元阵列，包括彼此配对的第一片和第二片，所述第一片包括多个第一存储块，所述第二片包括多个第二存储块，所述多个第一存储块中的第一选择存储块和所述多个第二存储块中的第二选择存储块基于第一地址来访问；以及
坏块重映射电路，被配置为当确定所述第一选择存储块有缺陷时，基于所述第一地址产生第一重映射地址，
其中所述多个第一存储块中的第一重映射存储块和所述第二选择存储块基于所述第一重映射地址来访问，以及
其中所述坏块重映射电路包括：
第一存储单元，包括分别存储多个坏地址的多个存储单元，所述多个坏地址表示在所述第一片中的缺陷存储块；
与所述第一存储单元分开的第二存储单元，被配置为存储所述第一重映射地址；
比较单元，被配置为将输入地址与所述多个坏地址进行比较，并生成多个比较信号；以及
输出单元，被配置为接收来自所述第二存储单元的所述第一重映射地址，并基于所述多个比较信号输出所述输入地址和所述第一重映射地址之一。
15.一种非易失性存储器设备，包括：
存储单元阵列，包括彼此配对的第一片和第二片，所述第一片包括多个第一存储块，所述第二片包括多个第二存储块，所述第一存储块中的初始存储块和所述第二存储块中的相应初始存储块最初被指派为在所述非易失性存储器设备的正常操作期间彼此对应，作为可基于第一地址访问的合并块；以及
坏块重映射电路，被配置为响应于确定所述第一存储块中的所述初始存储块有缺陷，将所述第一存储块中的第一重映射存储块重新指派为与所述第二存储块中的相应初始存储块相对应，所述第一存储块中的所述第一重映射存储块和所述第二存储块中的相应初始存储块可基于所述第一地址来访问，
其中所述坏块重映射电路包括：
第一存储单元，包括分别存储多个坏地址的多个存储单元，所述多个坏地址表示在所述第一片中的缺陷存储块；
与所述第一存储单元分开的第二存储单元，被配置为存储第一重映射地址；
比较单元，被配置为将输入地址与所述多个坏地址进行比较，并生成多个比较信号；以及
输出单元，被配置为接收来自所述第二存储单元的所述第一重映射地址，并基于所述多个比较信号输出所述输入地址和所述第一重映射地址之一。
16.根据权利要求15所述的非易失性存储器设备，其中，所述坏块重映射电路通过基于所述第一地址产生所述第一重映射地址来重新指派所述第一存储块中的所述第一重映射存储块，以及
其中所述第一存储块中的所述第一重映射存储块和所述第二存储块中的相应初始存储块可基于所述第一重映射地址来访问。
17.根据权利要求15所述的非易失性存储器设备，其中，所述坏块重映射电路还被配置为响应于确定所述第二存储块中的相应初始存储块有缺陷，将所述第二存储块中的第一重映射存储块重新指派为与所述第一存储块中的所述初始存储块相对应，所述第二存储块中的所述第一重映射存储块和所述第一存储块中的所述初始存储块可基于所述第一地址来访问。
18.根据权利要求15所述的非易失性存储器设备，其中，所述第一片被配置为存储要存储到所述存储单元阵列中的数据的最低有效位LSB，以及
其中所述第二片被配置为存储要存储到所述存储单元阵列中的所述数据的最高有效位MSB。
19.根据权利要求15所述的非易失性存储器设备，其中，所述坏块重映射电路还被配置为响应于确定所述第一存储块中的第二初始存储块有缺陷，将所述第一存储块中的第二重映射存储块重新指派为与所述第二存储块中的相应第二初始存储块相对应，所述第一存储块中的所述第二重映射存储块和所述第二存储块中的相应第二初始存储块可基于所述第一地址来访问。
CN201810151093.6A 2017-03-20 2018-02-13 非易失性存储器设备和包括其的存储系统 Active CN108628757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170034938A KR102395434B1 (ko) 2017-03-20 2017-03-20 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2017-0034938 2017-03-20

Publications (2)

Publication Number Publication Date
CN108628757A CN108628757A (zh) 2018-10-09
CN108628757B true CN108628757B (zh) 2023-12-01

Family

ID=63520168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810151093.6A Active CN108628757B (zh) 2017-03-20 2018-02-13 非易失性存储器设备和包括其的存储系统

Country Status (3)

Country Link
US (1) US10622091B2 (zh)
KR (1) KR102395434B1 (zh)
CN (1) CN108628757B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200072139A (ko) * 2018-12-12 2020-06-22 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN111611112A (zh) * 2019-02-26 2020-09-01 北京知存科技有限公司 一种存算一体芯片以及提高存算一体芯片良率的方法
WO2021007698A1 (en) * 2019-07-12 2021-01-21 Yangtze Memory Technologies Co., Ltd. Memory device providing bad column repair and method of operating same
WO2021041211A1 (en) * 2019-08-23 2021-03-04 Butterfly Network, Inc. Methods and apparatuses for storing ultrasound data
CN113704142B (zh) * 2021-09-02 2022-06-14 海飞科(南京)信息技术有限公司 片上存储的地址重映射电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369464A (zh) * 2007-05-17 2009-02-18 三星电子株式会社 非易失性存储器件、系统及其操作方法
CN101772810A (zh) * 2007-07-03 2010-07-07 美光科技公司 用于并行存储器阵列的块寻址
CN102508724A (zh) * 2011-10-25 2012-06-20 北京同有飞骥科技股份有限公司 一种基于软raid的磁盘坏块处理方法
CN105513630A (zh) * 2015-11-30 2016-04-20 深圳市江波龙电子有限公司 Dram的初始化方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188618B1 (en) * 1998-04-23 2001-02-13 Kabushiki Kaisha Toshiba Semiconductor device with flexible redundancy system
JP2003045196A (ja) * 2001-08-02 2003-02-14 Fujitsu Ltd ブロックアドレス切替機能を有するメモリ回路
KR100526186B1 (ko) 2003-04-04 2005-11-03 삼성전자주식회사 플래시 메모리의 오류블록 관리방법 및 장치
US20050144516A1 (en) * 2003-12-30 2005-06-30 Gonzalez Carlos J. Adaptive deterministic grouping of blocks into multi-block units
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US7916540B2 (en) 2007-05-17 2011-03-29 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including bad blocks address re-mapped and methods of operating the same
KR100923989B1 (ko) 2007-06-01 2009-10-28 삼성전자주식회사 배드 블록을 리맵핑하는 플래시 메모리 장치 및 그것의배드 블록의 리맵핑 방법
WO2009124320A1 (en) 2008-04-05 2009-10-08 Fusion Multisystems, Inc. Apparatus, system, and method for bad block remapping
KR101535460B1 (ko) * 2008-08-25 2015-07-10 삼성전자주식회사 배드 블록 리맵핑 기능을 갖는 불휘발성 메모리 장치 및 그배드 블록 리맵핑 방법
CN101859604B (zh) 2009-04-10 2012-10-24 国民技术股份有限公司 闪存坏块的利用方法
KR20100115970A (ko) 2009-04-21 2010-10-29 삼성전자주식회사 배드 셀 관리 방법과 그 장치
US8832507B2 (en) 2010-08-23 2014-09-09 Apple Inc. Systems and methods for generating dynamic super blocks
US9418700B2 (en) 2012-06-29 2016-08-16 Intel Corporation Bad block management mechanism
US8879295B1 (en) 2013-08-05 2014-11-04 International Business Machines Corporation Electronic circuit for remapping faulty memory arrays of variable size
US9460815B2 (en) 2013-12-30 2016-10-04 Sandisk Technologies Llc Reusing partial bad blocks in NAND memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369464A (zh) * 2007-05-17 2009-02-18 三星电子株式会社 非易失性存储器件、系统及其操作方法
CN101772810A (zh) * 2007-07-03 2010-07-07 美光科技公司 用于并行存储器阵列的块寻址
CN102508724A (zh) * 2011-10-25 2012-06-20 北京同有飞骥科技股份有限公司 一种基于软raid的磁盘坏块处理方法
CN105513630A (zh) * 2015-11-30 2016-04-20 深圳市江波龙电子有限公司 Dram的初始化方法及装置

Also Published As

Publication number Publication date
US20180268921A1 (en) 2018-09-20
KR20180106518A (ko) 2018-10-01
CN108628757A (zh) 2018-10-09
US10622091B2 (en) 2020-04-14
KR102395434B1 (ko) 2022-05-09

Similar Documents

Publication Publication Date Title
CN108628757B (zh) 非易失性存储器设备和包括其的存储系统
US9740425B2 (en) Tag-based wear leveling for a data storage device
US9880760B2 (en) Managing data stored in a nonvolatile storage device
CN107369470B (zh) 存储设备的编程方法和使用其的存储系统
US9792175B2 (en) Bad column management in nonvolatile memory
US9760303B2 (en) Partially-bad block operation in 3-D nonvolatile memory
US10056148B2 (en) Nonvolatile memory device including multi-plane structure
CN111258793B (zh) 存储器控制器及其操作方法
CN107045892B (zh) 非易失性存储器和包括非易失性存储器的存储装置
CN110111832B (zh) 半导体存储器装置及其操作方法
CN111984186A (zh) 装置及其操作方法
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
US20190006021A1 (en) Leakage detection for inter-block sgd-wl shorts in storage devices
CN111863077A (zh) 存储装置、控制器以及操作控制器的方法
CN112435703A (zh) 存储装置及其操作方法
CN111105836B (zh) 存储装置及其操作方法
CN112114740A (zh) 存储装置及其操作方法
US11815982B2 (en) Operating method of a nonvolatile memory device for programming multipage data
CN112542194A (zh) 非易失性存储器设备及操作其的方法
JP2023025687A (ja) メモリ装置およびその動作方法
US11474726B2 (en) Memory system, memory controller, and operation method thereof
US11182108B2 (en) Memory system, memory controller, and operation method
US9548105B1 (en) Enhanced post-write read for 3-D memory
CN111341372B (zh) 存储装置以及操作存储装置的方法
CN114694740A (zh) 存储器设备和存储器控制器以及包括其的存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant