KR20100035327A - 동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법 - Google Patents

동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법 Download PDF

Info

Publication number
KR20100035327A
KR20100035327A KR1020080094640A KR20080094640A KR20100035327A KR 20100035327 A KR20100035327 A KR 20100035327A KR 1020080094640 A KR1020080094640 A KR 1020080094640A KR 20080094640 A KR20080094640 A KR 20080094640A KR 20100035327 A KR20100035327 A KR 20100035327A
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
ssd
reset unit
reset
flash controller
Prior art date
Application number
KR1020080094640A
Other languages
English (en)
Inventor
전형관
양영석
양찬영
Original Assignee
주식회사 엠트론스토리지테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠트론스토리지테크놀로지 filed Critical 주식회사 엠트론스토리지테크놀로지
Priority to KR1020080094640A priority Critical patent/KR20100035327A/ko
Publication of KR20100035327A publication Critical patent/KR20100035327A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

본원 발명은, 동기화장치가 구비된 SSD에 관한 것으로, 보다 상세하게는 호스트로부터 전원공급이 중단되면 플래시 컨트롤러는 전원공급이 중단됨과 동시에 동작이 정지되지만, 비휘발성 메모리는 플래시 컨트롤러에 비하여 동작 가능한 전압이 상대적으로 낮아서 4~5ms의 시간동안은 플래시 컨트롤러의 제어가 없는 상태로 동작이 유지되는 안정성의 약점을 제거한 SSD에 관한 것이다.
이를 위하여 본원 발명은, 호스트와 외부버스로 접속되어 데이터 신호를 주고받는 플래시 컨트롤러와 중앙처리장치 및 휘발성 메모리를 포함하여 구성되는 논리유닛에 내부버스로 접속되며, 비휘발성 메모리가 연결된 메모리 버스 슬롯을 포함하여 구성되는 SSD에 있어서, 상기 SSD내부에 위치하며, 플래시 컨트롤러와 비휘발성 메모리에 접속되는 동기화장치를 포함하여 구성되는 특징이 있다.
동작제어, 동기화 장치, 컨트롤러, 리셋부

Description

동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법{SOLID STATE DRIVE INCLUDING SYNCHRONIZATION SYSTEM ＆ STABILIZATION METHOD FOR DATA OF NONVOLATILE MEMORY}
본원 발명은, 동기화장치가 구비된 에스에스디(SSD, Solid State Drive)에 관한 것으로, 보다 상세하게는 호스트로부터 전원공급이 중단되면 플래시 컨트롤러는 전원공급이 중단됨과 동시에 동작이 정지되지만, 비휘발성 메모리는 플래시 컨트롤러에 비하여 동작 가능한 전압이 상대적으로 낮아서 4~5ms의 시간동안은 플래시 컨트롤러의 제어가 없는 상태로 동작이 유지되는 안정성의 약점을 제거한 에스에스디(SSD, Solid State Drive)에 관한 것이다.
일반적으로 우리가 사용하는 컴퓨터는 많은 데이터를 저장할 수 있는 저장 장치가 구비되어 있다. 그리고 첨단 기술이 발전함에 따라 컴퓨터의 하드웨어 장치들의 사이즈가 슬림화 되고, 경량화를 넘어선 초경량 노트북이 상용화되고 있으며, 이동성을 향상시킨 각종 모바일 장치와 PMP(Portable Multimedia Player)는 이미 대중화 되었다고 해도 과언이 아니다.
이러한 기기들은 대용량인 데이터를 저장하기 위한 장치가 필요한데, 그러한 장치로써 하드디스크가 많이 이용되고 있으나, 최근에는 휴대성을 최대로 확보하기 위하여 플래시 기반의 대용량 저장장치인 솔리드 스테이트 드라이브(Solid State Drive : 이하 'SSD'라 한다)가 개발되어 상용화 되고 있다.
SSD는 호스트 컴퓨터 등과 같은 입력장치로부터 데이터를 전송받으면 SSD내의 CPU를 통하여 SDRAM에 저장한 후에 다시 NAND Flash memory에 저장하는 특성이 있는데, 상기 호스트로부터 공급되는 전원이 중단 되면, 플래시 컨트롤러의 동작 가능한 최소 전압과 플래시 메모리의 동작 가능한 최소 전압의 차이로 인하여, 플래시 컨트롤러에 비하여 상대적으로 낮은 전압에서 동작을 하는 플래시 메모리는 SSD내의 잔존 전압이 방전되는 4~5ms 정도 시간동안 플래시 컨트롤러의 제어를 받지 않게 되는 미제어 시간이 존재하게 된다.
그리고 이 미제어 시간의 돌발변수는 SSD의 저장매체로서의 안정성에 약점으로 작용할 수 있는 문제가 있다.
본원 발명은, 호스트와 외부버스로 접속되어 데이터 신호를 주고받는 플래시 컨트롤러와 중앙처리장치 및 휘발성 메모리를 포함하여 구성되는 논리유닛에 내부버스로 접속되며, 비휘발성 메모리가 연결된 메모리 버스 슬롯을 포함하여 구성되는 SSD에 있어서, 상기 SSD내부에 위치하며, 플래시 컨트롤러와 비휘발성 메모리에 접속되는 동기화장치가 구비되어, 상기 플래시 컨트롤러와 비휘발성 메모리의 작동을 동시에 멈추게 할 수 있는 SSD를 제공하는데 목적이 있다.
본원 발명의 다른 목적은, 상기 동기화장치는, 상기 SSD의 입력전원부에 연결되며, 입력전원이 OFF 되는 것을 감지하면 동작신호를 발생하는 전압디텍터와 상기 전압디텍터에 접속되며, 디지털 신호를 발생하는 제 1 리셋부 및 상기 제 1 리셋부의 디지털 신호를 수신하며, 상기 플래시 컨트롤러내의 리셋핀에 접속되는 제 2 리셋부를 포함하여 구성되어 입력전원의 전압 변화 시 상기 플래시 컨트롤러와 비휘발성 메모리의 동작을 동시에 제어하여 상기 플래시 컨트롤러의 미제어 시간을 제거함으로써 안정한 데이터 보존이 가능한 SSD를 제공하는데 그 목적이 있다.
본원 발명의 또 다른 목적은, 상기 제 2 리셋부 및 쓰기방지 핀은, 상기 제 1 리셋부에서 전송되는 디지털 신호가 하이(high)에서 로우(low)상태로 되는 액티브 로우(Active Low)일 때 동작하는 SSD를 제공하는데 그 목적이 있다.
본원 발명은, 호스트와 외부버스로 접속되어 데이터 신호를 주고받는 플래시 컨트롤러와 중앙처리장치 및 휘발성 메모리를 포함하여 구성되는 논리유닛에 내부버스로 접속되며, 비휘발성 메모리가 연결된 메모리 버스 슬롯을 포함하여 구성되는 SSD에 있어서, 상기 SSD내부에 위치하며, 플래시 컨트롤러와 비휘발성 메모리에 접속되는 동기화장치를 포함하는 것을 특징으로 한다.
본원 발명의 다른 발명은, 상기 동기화장치는, 상기 SSD의 입력전원부에 연결되며, 입력전원이 OFF 되는 것을 감지하면 동작신호를 발생하는 전압디텍터와 상기 전압디텍터에서 발생하는 신호를 수신하며, 디지털 신호를 발생하는 제 1 리셋부와 상기 제 1 리셋부의 디지털 신호를 수신하며, 상기 플래시 컨트롤러내의 리셋 핀을 동작시키는 제 2 리셋부를 포함하는 것을 특징으로 한다.
본원 발명의 또 다른 발명은, 상기 제 1 리셋부에서 발생한 디지털 신호는 상기 비휘발성 메모리내의 쓰기방지핀으로도 전송되는 것을 특징으로 한다.
본원 발명의 또 다른 발명은, 상기 제 2 리셋부 및 쓰기방지 핀은, 상기 제 1 리셋부에서 출력되는 신호가 액티브 로우(Active Low)일 때 동작하는 것을 특징으로 한다.
본원 발명의 또 다른 발명은, 상기 SSD의 입력전원부의 전원 OFF 시 상기 동기화장치를 SSD내에 구비하여 논리유닛의 미제어 시간을 제거함으로써 비휘발성 메모리를 안정화시키는 것을 특징으로 하는 비휘발성 메모리의 데이터를 안정화 하는 방법이다.
본원 발명의 또 다른 발명은, 상기 SSD의 입력전원부의 전원이 중단되어 OFF 되면 상기 전압디텍터로부터 동작신호가 발생하고, 상기 제 1 리셋부는 동작신호를 수신하여 상기 제 2 리셋부와 비휘발성 메모리내의 쓰기방지핀으로 디지털신호를 전송하여, 상기 제 2 리셋부는 상기 플래시 컨트롤러내의 리셋핀을 동작시켜서 상기 플래시 컨트롤러의 동작을 정지시키고, 상기 쓰기방지핀은 비휘발성 메모리의 동작을 정지시켜 상기 논리유닛의 미제어 시간을 제거함으로써 비휘발성 메모리를 안정화시키는 것을 특징으로 하는 비휘발성 메모리의 데이터를 안정화 하는 방법이다.
본원 발명의 또 다른 발명은, 상기 제 2 리셋부와 쓰기방지 핀은, 상기 제 1 리셋부에서 전송되는 디지털신호가 액티브 로우일 때 동작하는 것을 특징으로 하는 비휘발성 메모리의 데이터를 안정화 하는 방법이다.
본원 발명의 또 다른 발명은, 상기 SSD로 공급되는 전원이 중단 시, 상기 전압디텍터가 감지하여 상기 제 1 리셋부에서 발생한 액티브 로우 신호가 상기 제 2 리셋부와 상기 쓰기방지핀으로 전송되고, 상기 제 2 리셋부가 상기 리셋핀을 작동시켜 상기 플래시 컨트롤러의 동작이 정지되고, 상기 쓰기방지핀이 작동하여 상기 비휘발성 메모리의 동작이 정지되는 시간은 동일한 것을 특징으로 하는 비휘발성 메모리의 데이터를 안정화 하는 방법이다.
본원 발명에 따른 효과는 다음과 같다.
첫째, 호스트와 외부버스로 접속되어 데이터 신호를 주고받는 플래시 컨트롤러와 중앙처리장치 및 휘발성 메모리를 포함하여 구성되는 논리유닛에 내부버스로 접속되며, 비휘발성 메모리가 연결된 메모리 버스 슬롯을 포함하여 구성되는 SSD에 있어서, 상기 SSD내부에 위치하며, 플래시 컨트롤러와 비휘발성 메모리에 접속되는 동기화장치가 구비되어, 상기 플래시 컨트롤러와 비휘발성 메모리의 작동을 동시에 멈추게 하는 효과가 있다.
둘째, 상기 동기화장치는, 상기 SSD의 입력전원부에 연결되며, 입력전원이 OFF 되는 것을 감지하면 동작신호를 발생하는 전압디텍터와 상기 전압디텍터에서 발생하는 신호를 수신하며, 디지털 신호를 발생하는 제 1 리셋부와 상기 제 1 리셋부의 디지털 신호를 수신하며, 상기 플래시 컨트롤러내의 리셋핀을 동작시키는 제 2 리셋부가 구비되어, 전원 OFF와 동시에 상기 플래시 컨트롤러의 작동을 정지시키 는 효과도 있다.
셋째, 상기 동기화장치는, 상기 제 1 리셋부에서 제 2 리셋부로 전송되는 디지털 신호를 상기 비휘발성 메모리내의 쓰기방지핀으로도 전송하여, 전원 OFF와 동시에 상기 비휘발성 메모리의 작동을 정지시키는 효과도 있다.
넷째, 상기 제 2 리셋부 및 쓰기방지 핀은, 상기 제 1 리셋부에서 출력되는 신호가 액티브 로우(Active Low)일 때 동작하는 효과도 있다.
이하에서는 첨부된 도면을 참조하여 본원 발명의 동기화장치가 구비된 SSD를 상세히 설명하면 다음과 같다.
도 1은 SSD의 블록도이고, 도 2는 동기화장치가 구비된 SSD의 블록도이며, 도 3은 동기화장치가 구비된 SSD의 다이어그램이다.
도 1 내지 도 3을 참조하여, 본원 발명에 따른 동기화장치(300)가 구비된 SSD(200)를 간략하게 설명하면, 호스트(100)와 외부버스로 접속되어 데이터 신호를 주고받는 플래시 컨트롤러와 중앙처리장치 및 휘발성 메모리를 포함하여 구성되는 논리유닛(210)에 내부버스로 접속되며, 비휘발성 메모리(230)가 연결된 메모리 버스 슬롯(220)을 포함하여 구성되는 SSD(200)에 있어서, 상기 SSD(200)내부에 위치하며, 상기 논리유닛(210)내의 플래시 컨트롤러와 비휘발성 메모리(230)에 접속되는 동기화장치(300)를 포함하는 것을 특징으로 한다.
상기 동기화장치(300)는 상기 SSD(200)의 외부에 위치하여도 무관하지만, 외부의 충격으로부터 상기 동기화장치(300)를 보호하고, 상기 SSD(200)의 외관을 위 하여 상기 SSD(200)의 내부에 위치하는 것이 적합하다.
상기 동기화장치(300)는 상기 SSD(200)로 입력되는 전원을 감지하는 전압디텍터(310)와 상기 전압 디텍터에 순차적으로 연결되는 제 1 리셋부(320)와 제 2 리셋부(330)로 구성되는데, 먼저 상기 전압디텍터(310)는 입력전원이 OFF 되면 동작신호를 발생한다.
상기 제 1 리셋부(320)는 상기 전압디텍터(310)에서 발생한 동작신호를 수신하여 상기 제 2 리셋부(330)로 디지털신호를 전송하게 되고, 디지털신호를 수신한 상기 제 2 리셋부(330)는 상기 플래시 컨트롤러내의 리셋핀(211)을 작동시켜서 상기 플래시 컨트롤러의 동작을 멈추게 한다.
또한, 상기 제 1 리셋부(320)에서 제 2 리셋부(330)로 전송되는 디지털신호는, 상기 비휘발성 메모리(230)내의 쓰지방지핀(231)으로도 전송되며, 디지털신호를 수신한 상기 쓰지방지핀(231)은 상기 비휘발성 메모리(230)의 동작을 멈추게 한다.
상기 플래시 컨트롤러와 비휘발성 메모리(230)의 동작 정지 기능을 담당하는 상기 리셋핀(211)과 쓰지방지핀(231)은 별도의 모듈을 구비하여도 무방하나, 본원 발명에서는 소형 및 슬림한 상기 SSD(200)의 구현을 위하여 이미 구비되어 있는 상기 리셋핀(211)과 쓰지방지핀(231)을 사용하는 것이 적합하다.
상기 전압디텍터(310)가 입력전원의 OFF를 감지하여 동작신호를 발생하고, 동작신호를 수신한 상기 제 1 리셋부(320)로부터 발생한 디지털신호를 상기 제 2 리셋부(330)와 쓰지방지핀(231)으로 전송하여, 상기 제 2 리셋부(330)가 상기 리셋 핀(211)을 동작시키고, 상기 쓰지방지핀(231)이 동작하여 상기 플래시 컨트롤러와 상기 비휘발성 메모리(230)의 동작이 정지되는 일련의 과정은 상기 호스트(100)의 전원이 OFF된 후에 상기 SSD(200)내의 잔류전류가 상기 플래시 컨트롤러의 동작이 가능한 한계전압 이하로 방전되기 까지 소요되는 시간 내에 상기 비휘발성 메모리(230)의 동작 정지가 완료되어도 무방하지만, 본원 발명에서는 상기 플래시 컨트롤러의 미제어 시간을 제거하여 상기 비휘발성 메모리(230)의 안정한 데이터 보존이 가능하도록 상기 논리유닛(210)내의 플래시 컨트롤러와 비휘발성 메모리(230)의 동작은 입력전원의 OFF와 동시에 정지되게 하는 것이 적합하다.
상기 동기화장치(300)의 동작방식은 액티브 하이, 라이징 엣지 또는 폴링 엣지의 방식을 사용하여도 무방하나, 본원 발명에서는 디지털 신호가 하이에서 로우상태로 되면 작동을 하는 액티브 로우방식이 적합하다.
도 2 내지 도 3을 참조하여, 본원 발명에 따른 SSD(200)의 입력전원부의 전원 OFF 시 동기화장치(300)를 SSD(200)내에 구비하여 논리유닛(210)의 미제어 시간을 제거함으로써 비휘발성 메모리(230)를 안정화시키는 것을 특징으로 하는 비휘발성 메모리(230)의 데이터를 안정화 하는 방법을 간략히 설명하면, 상기 전압디텍터(310)가 입력원원의 OFF를 감지하여 동작신호를 발생하여 상기 제 1 리셋부(320)로 전송하게 되고, 동작신호를 수신한 상기 제 1 리셋부(320)는 디지털신호를 발생하게 된다.
상기 디지털신호는 상기 제 2 리셋부(330)로 전송되어 상기 제 2 리셋부(330)가 접속된 상기 플래시 컨트롤러내의 리셋핀(211)을 작동시켜서 상기 플래 시 컨트롤러의 동작을 정지시킨다.
상기 제 1 리셋부(320)에서 발생한 디지털신호는 상기 제 2 리셋부(330)로 전송됨과 동시에 상기 비휘발성 메모리(230)의 내부에 있는 상기 쓰지방지핀(231)으로도 전송되어 상기 쓰지방지핀(231)이 작동하여 상기 비휘발성 메모리(230)의 동작을 정지시키게 됨으로써 상기 플래시 컨트롤러의 미제어 시간을 제거하여 상기 비휘발성 메모리(230)의 데이터 보존을 안정하게 하는 것이다.
상기 전압디텍터(310)가 동작신호를 발생하는 기준전압은, 상기 SSD(200)내의 구성요소 중 동작에 필요한 최소 전압이 가장 높은, 상기 논리유닛(210)의 동작가능한 최소전압인 3.3V 내지 12V 사이의 전압이면 무방하나, 본원 발명에서는 입력전원의 OFF시 상기 전압디텍터(310)가 동작하는 것이 적합하다.
그러므로 본원 발명에 따른 동기화장치(300)가 구비된 SSD(200)는, 호스트(100)와 외부버스로 접속되어 데이터 신호를 주고받는 플래시 컨트롤러와 중앙처리장치 및 휘발성 메모리를 포함하여 구성되는 논리유닛(210)에 내부버스로 접속되며, 비휘발성 메모리(230)가 연결된 메모리 버스 슬롯(220)을 포함하여 구성되는 SSD(200)에 있어서, 입력전원을 감지하여 동작신호를 발생하는 전압디텍터(310)와 상기 동작신호를 수신하여 디지털신호를 발생하는 제 1 리셋부(320) 및 상기 디지털신호를 수신하여 상기 플래시 컨트롤러의 작동을 정지하는 기능을 담당하는 리셋핀(211)을 동작하게 하는 제 2 리셋부(330)를 포함하여 구성되며, 상기 제 1 리셋부(320)에서 발생하는 디지털신호는 액티브 로우일 때 상기 쓰지방지핀(231)을 동작하게 함으로써 상기 호스트(100)의 전원 OFF시 상기 SSD(200)내의 잔류전류로 인 하여 동작가능한 최소 전압이 상대적으로 낮은 상기 비휘발성 메모리(230)가 4 내지 5ms의 시간동안 상기 플래시 컨트롤러의 제어 없이 작동상태를 유지하는 것을 방지하여, 상기 비휘발성 메모리(230)의 데이터 보존을 안정하게 하는 것이 가능하다.
본원 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본원 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 청구하는 본원 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 SSD의 블록도.
도 2는 동기화장치가 구비된 SSD의 블록도.
도 3은 동기화장치가 구비된 SSD의 다이어그램.
<도면의 주요 부호에 대한 설명>
100 : 호스트
200 : SSD(Solid State Drive)
210 : 논리유닛 211 : 리셋핀
220 : 메모리 버스 슬롯
230 : 비휘발성 메모리 231 : 쓰기방지핀
300 : 동기화장치
310 : 전압디텍터 320 : 제 1 리셋부
330 : 제 2 리셋부

Claims (8)

  1. 호스트와 외부버스로 접속되어 데이터 신호를 주고받는 플래시 컨트롤러와 중앙처리장치 및 휘발성 메모리를 포함하여 구성되는 논리유닛에 내부버스로 접속되며, 비휘발성 메모리가 연결된 메모리 버스 슬롯을 포함하여 구성되는 SSD에 있어서,
    상기 SSD내부에 위치하며, 플래시 컨트롤러와 비휘발성 메모리에 접속되는 동기화장치를 포함하는 것을 특징으로 하는 동기화장치가 구비된 SSD.
  2. 제 1 항에 있어서,
    상기 동기화장치는,
    상기 SSD의 입력전원부에 연결되며, 입력전원이 중단 되는 것을 감지하면 동작신호를 발생하는 전압디텍터;
    상기 전압디텍터에 접속되며, 디지털 신호를 발생하는 제 1 리셋부; 및
    상기 제1리셋부의 디지털 신호를 수신하며, 상기 플래시 컨트롤러내의 리셋핀에 접속되는 제 2 리셋부를 포함하여 구성되는 것을 특징으로 하는 동기화장치가 구비된 SSD.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 리셋부에서 발생하는 디지털 신호를 상기 비휘발성 메모리의 쓰기 방지핀으로 분배하여 전송하는 것을 특징으로 하는 동기화장치가 구비된 SSD.
  4. 제 3 항에 있어서,
    상기 제 2 리셋부와 쓰기방지핀은,
    상기 제 1 리셋부에서 발생하는 디지털 신호가 액티브 로우일 때 동작하는 것을 특징으로 하는 동기화장치가 구비된 SSD.
  5. SSD의 입력전원부의 전원 OFF 시 상기 제 2 항의 동기화장치를 SSD내에 구비하여 논리유닛의 미제어 시간을 제거함으로써 비휘발성 메모리를 안정화시키는 것을 특징으로 하는 비휘발성 메모리의 데이터를 안정화 하는 방법.
  6. 제 5 항에 있어서,
    상기 SSD의 입력전원부의 전원이 중단되면 상기 전압디텍터로부터 동작신호가 발생하고, 상기 제 1 리셋부는 동작신호를 수신하여 상기 제 2 리셋부와 비휘발성 메모리내의 쓰기방지핀으로 디지털신호를 전송하여, 상기 제 2 리셋부는 상기 플래시 컨트롤러내의 리셋핀을 동작시켜서 상기 플래시 컨트롤러의 동작을 정지시키고, 상기 쓰기방지핀은 비휘발성 메모리의 동작을 정지시켜 상기 논리유닛의 미제어 시간을 제거함으로써 비휘발성 메모리를 안정화시키는 것을 특징으로 하는 비휘발성 메모리의 데이터를 안정화 하는 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 리셋부와 쓰기방지 핀은,
    상기 제 1 리셋부에서 전송되는 디지털신호가 액티브 로우일 때 동작하는 것을 특징으로 하는 비휘발성 메모리의 데이터를 안정화 하는 방법.
  8. 제 7 항에 있어서,
    상기 SSD로 공급되는 전원이 중단 시,
    상기 전압디텍터가 감지하여 상기 제 1 리셋부에서 액티브 로우 신호가 상기 제 2 리셋부와 상기 쓰기방지핀으로 전송되고, 상기 제 2 리셋부가 상기 리셋핀을 작동시켜 상기 플래시 컨트롤러의 동작이 정지되고, 상기 쓰기방지핀이 작동하여 상기 비휘발성 메모리의 동작이 정지되는 시간은 동일한 것을 특징으로 하는 비휘발성 메모리의 데이터를 안정화 하는 방법.
KR1020080094640A 2008-09-26 2008-09-26 동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법 KR20100035327A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080094640A KR20100035327A (ko) 2008-09-26 2008-09-26 동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080094640A KR20100035327A (ko) 2008-09-26 2008-09-26 동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법

Publications (1)

Publication Number Publication Date
KR20100035327A true KR20100035327A (ko) 2010-04-05

Family

ID=42213226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094640A KR20100035327A (ko) 2008-09-26 2008-09-26 동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법

Country Status (1)

Country Link
KR (1) KR20100035327A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9268500B2 (en) 2012-08-27 2016-02-23 Samsung Electronics Co., Ltd. Host device and system including the same
CN109739328A (zh) * 2018-12-28 2019-05-10 郑州云海信息技术有限公司 一种m.3ssd的复位电路及方法
US10713105B2 (en) 2017-09-13 2020-07-14 Samsung Electronics Co., Ltd. Operating method of memory controller, storage device including the same, and operating method of storage device
CN111752487A (zh) * 2020-06-18 2020-10-09 深圳大普微电子科技有限公司 一种数据恢复方法、装置及固态硬盘
CN111857579A (zh) * 2020-06-30 2020-10-30 广东浪潮大数据研究有限公司 一种ssd盘片控制器复位方法、系统、装置及可读存储介质

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9268500B2 (en) 2012-08-27 2016-02-23 Samsung Electronics Co., Ltd. Host device and system including the same
US10713105B2 (en) 2017-09-13 2020-07-14 Samsung Electronics Co., Ltd. Operating method of memory controller, storage device including the same, and operating method of storage device
CN109739328A (zh) * 2018-12-28 2019-05-10 郑州云海信息技术有限公司 一种m.3ssd的复位电路及方法
CN109739328B (zh) * 2018-12-28 2021-11-02 郑州云海信息技术有限公司 一种m.3ssd的复位电路及方法
CN111752487A (zh) * 2020-06-18 2020-10-09 深圳大普微电子科技有限公司 一种数据恢复方法、装置及固态硬盘
CN111752487B (zh) * 2020-06-18 2024-01-12 深圳大普微电子科技有限公司 一种数据恢复方法、装置及固态硬盘
CN111857579A (zh) * 2020-06-30 2020-10-30 广东浪潮大数据研究有限公司 一种ssd盘片控制器复位方法、系统、装置及可读存储介质
CN111857579B (zh) * 2020-06-30 2024-02-09 广东浪潮大数据研究有限公司 一种ssd盘片控制器复位方法、系统、装置及可读存储介质

Similar Documents

Publication Publication Date Title
US9286985B2 (en) Semiconductor device with power mode transitioning operation
KR102193993B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US10254817B2 (en) Memory system
US20130159608A1 (en) Bridge chipset and data storage system
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
KR20140071639A (ko) 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US9202530B2 (en) Semiconductor device including power-on reset circuit and operating method thereof
KR102138110B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법
JP2009205411A (ja) メモリコントローラおよびメモリシステム
US20160062690A1 (en) Data storage device, data processing system including the same, and operating method thereof
KR20120132765A (ko) 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
KR20100035327A (ko) 동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법
US20140325122A1 (en) Nonvolatile memory system including nonvolatile memory device, memory controller and operating method thereof
KR20180106494A (ko) 반도체장치
US10162532B2 (en) Data storage device and mode-detection method thereof
KR20150025782A (ko) 메모리 장치 및 이를 포함하는 컴퓨터 시스템
CN112951298A (zh) 降低稳定阈值电压（vt）读取干扰降级的系统方法
KR102172869B1 (ko) 기준 전압 발생기를 포함하는 메모리 장치
US9324444B2 (en) Data storage device
KR20110026800A (ko) 데이터 저장 장치 및 그것을 구비한 컴퓨터 시스템
KR102029933B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102324267B1 (ko) 반도체장치 및 반도체시스템
JP2022529873A (ja) マルチモード保護メモリ
KR102155611B1 (ko) 데이터 저장 장치
KR20100027441A (ko) 전원축전장치가 구비된 에스에스디와 그 에스에스디를 이용한 데이터 보존 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application