CN101401167B - 存储器装置分布式控制器系统 - Google Patents

存储器装置分布式控制器系统 Download PDF

Info

Publication number
CN101401167B
CN101401167B CN2007800086547A CN200780008654A CN101401167B CN 101401167 B CN101401167 B CN 101401167B CN 2007800086547 A CN2007800086547 A CN 2007800086547A CN 200780008654 A CN200780008654 A CN 200780008654A CN 101401167 B CN101401167 B CN 101401167B
Authority
CN
China
Prior art keywords
controller
instruction
memory
data
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800086547A
Other languages
English (en)
Other versions
CN101401167A (zh
Inventor
卢卡·德桑蒂斯
路易吉·皮洛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101401167A publication Critical patent/CN101401167A/zh
Application granted granted Critical
Publication of CN101401167B publication Critical patent/CN101401167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Hardware Redundancy (AREA)
  • Selective Calling Equipment (AREA)

Abstract

一种存储器装置分布式控制器电路在多个存储器控制器之间分布存储器控制功能。主控制器接收经解译的命令，并依据所述命令激活适当的从属控制器。所述从属控制器可包含：数据高速缓冲存储器控制器，其耦合到数据高速缓冲存储器且控制数据高速缓冲存储器；以及模拟控制器，其耦合到模拟电压产生电路且控制模拟电压产生电路。相应的控制器具有适当的软件/固件指令，所述指令确定所述相应控制器响应于所述接收到的命令而采取的响应。

Description

存储器装置分布式控制器系统
技术领域
本发明大体上涉及存储器装置，且特定来说本发明涉及非易失性存储器装置。
背景技术
存储器装置通常作为内部半导体集成电路而提供于计算机或其它电子装置中。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
快闪存储器装置已发展成为用于较宽范围电子应用的非易失性存储器的普遍来源。快闪存储器的常见使用包含个人计算机、个人数字助理(PDA)、数码相机和蜂窝式电话。例如基本输入/输出系统(basic input/output system，BIOS)的程序代码和系统数据通常存储在快闪存储器装置中以在个人计算机系统中使用。
快闪存储器装置通常使用浮动栅极，其为允许高存储器密度、高可靠性和低功率消耗的单晶体管存储器单元。对浮动栅极上的电荷的调节决定单元的阈值电压(Vt)，且因此决定单元的编程/擦除状态。举例来说，当存储器单元具有负阈值时，其具有逻辑“1”状态。当阈值为正时，单元具有逻辑“0”状态。通常，经擦除的存储器单元处于逻辑“1”状态。
为了降低每位的价格，存储器制造商已创造了能够每单元存储多个位的多电平快闪存储器单元，当一个存储器单元存储“n”位数据时，存储器单元具有2n个状态或2n个阈值电压电平。举例来说，如果存储器单元存储两个数据位，那么所述单元具有四个阈值电压(Vt)带。
两种常见类型的快闪存储器阵列结构是“与非”和“或非”结构。这些结构以每一结构的基本存储器单元配置所具有的分别与基本“与非”或者“或非”门电路的类似之处而命名。
通过操作序列来编程和擦除快闪存储器装置。编程操作通常涉及循序地将编程脉冲和编程-检验读取脉冲施加到装置的存储器单元区块。重复编程脉冲/读取操作，其中编程脉冲每次递增增加，直到所述单元被编程为止。
擦除操作通常包括预编程循环、擦除循环和软编程循环。预编程循环通过将编程脉冲施加到存储器区块中的每一行存储器单元来将存储器单元置于已知的经编程状态。擦除循环从浮动栅极移除电荷以使其更负。软编程循环在擦除循环已完成之后针对过擦除而校正所述单元。通过施加幅值低于正常编程脉冲的编程脉冲，使过擦除的单元的阈值电压回到适当电平。
图1说明典型的现有技术快闪存储器装置的框图。此装置由用于存储数据的存储器阵列101组成。存储器阵列101由如先前描述的多个存储器单元组成，其以行和列格式连接。单元行通过字线耦合，且列通过位线耦合。
数据高速缓冲存储器103耦合到阵列101，且临时存储待写入阵列101中的数据和已从阵列101读出的数据。数据输入/输出区块105是用于控制阵列101的读出和写入的控制电路。
非易失性存储器区域中的熔合区域106用于存储关于芯片行为的存储器参数。这些参数可包含存储器区块锁定命令、电压、时序以及其它此些类型的参数。模拟区块108负责产生集成电路操作所需的各种电压。举例来说，写入和擦除操作要求将不同电压施加到各个选定和未选定的字线和位线。
命令状态机(CSM)112耦合到算法控制器110，并解译通过集成电路垫114输入的用户命令。算法控制器110通常是状态机或处理器，其响应于来自CSM112的经解译命令而产生用于读取、编程和擦除操作的控制信号和信号序列。控制器110还控制来自模拟区块108的模拟电压的产生。
快闪存储器装置控制电路110通过执行上述存储器操作来管理快闪存储器的各个组件。控制器与硬连线致动器交互以将致动器信号发送给存储器装置的模拟电压产生器，以用于在编程、擦除和其它存储器操作期间控制电压产生器。
这些控制器和硬连线致动器的一个问题是其对于特定应用来说是固定的设计。电路无法容易地针对其它应用而重新配置或更新。这限制了快闪存储器装置的灵活性。
出于上述原因，且出于下文所述的所属领域的技术人员在阅读和理解本说明书之后将明了的其它原因，此项技术中需要一种可适合于不同应用的存储器控制器电路。
发明内容
上文所提及的关于存储器装置的问题以及其它问题通过本发明来解决，且将通过阅读和研究以下说明书来理解。
本发明的实施例涵盖一种在快闪存储器装置中的分布式控制器系统。所述存储器装置包括存储器阵列、模拟电压产生电路和数据高速缓冲存储器。在一个实施例中，所述分布式控制器系统包括：数据高速缓冲存储器控制器，其耦合到数据高速缓冲存储器且适合于控制数据高速缓冲存储器；模拟控制器，其耦合到模拟电压产生电路且适合于控制模拟电压产生电路；以及主控制器，其耦合到所述存储器阵列且适合于控制所述存储器阵列。替代实施例具有不同数量和类型的控制器。一旦控制器响应于接收到的命令而激活，所述控制器便可响应于其相应的软件/固件指令而控制其相应的存储器外围电路。
本发明的进一步实施例包含不同范围的方法和设备。
附图说明
图1展示本发明的典型现有技术快闪存储器装置的框图。
图2展示具有分布式控制器电路的本发明存储器装置的框图。
图3展示根据图2实施例的基本控制器系统的一个实施例的更详细框图。
图4展示作为存储器系统一部分的本发明非易失性存储器装置的一个实施例的框图。
图5展示本发明的存储器模块的一个实施例的框图。
图6展示本发明的分布式控制器系统方法的一个实施例的流程图。
具体实施方式
在本发明的以下详细描述中，参看形成本发明一部分的附图，且在附图中通过说明的方式展示可实践本发明的具体实施例。在图式中，相同标号在若干图中始终描述实质上相同的组件。以充分的细节描述这些实施例以使所属领域的技术人员能够实践本发明。在不脱离本发明范围的情况下，可使用其它实施例，且可做出结构、逻辑和电性改变。因此，不应以限制性意义考虑以下详细描述，且本发明的范围仅由所附权利要求书及其等效物界定。
图2说明具有分布式控制器的本发明存储器装置的一个实施例的框图。处于简明的目的，仅说明对理解分布式控制器来说必要的区块。
本发明的分布式控制器分解存储器装置的控制功能，并在多个控制器之间分布不同功能。图2中所说明的实施例使用三个单独的控制器。替代实施例可使用其它数量的控制器，视对每一单独控制器所要求的任务而定。
存储器装置由存储器阵列201组成，存储器阵列201由以行和列格式耦合的多个存储器单元构成。存储器行通过字线耦合在一起，且列通过位线耦合在一起。在“与非”快闪存储器装置中，每一位线列构成串联单元串。替代实施例包含易失性和非易失性的“或非”结构存储器、“与”结构存储器或其它存储器格式。
数据高速缓冲存储器204耦合到存储器阵列201。数据高速缓冲存储器204是临时存储从存储器阵列201读取的数据和将写入存储器阵列201的数据的缓冲器。
模拟功能203产生存储器阵列201的适当操作所需的各种电压。举例来说，快闪存储器单元可能需要大约+16V到+20V来进行编程，且可能需要负电压来擦除所述单元。
将控制器电路划分为三个单独控制器205到207。第一控制器205是模拟控制器205。此控制器205耦合到模拟电压区块203，且负责控制模拟电压区块203。模拟控制器205产生信号以指令模拟电压区块203产生存储器阵列单元的适当操作所需的不同电压，如先前所述。模拟控制器205响应于接收到的命令(例如存储器读取、写入或擦除命令)而产生这些指令。
数据高速缓冲存储器控制器207耦合到数据高速缓冲存储器204，且负责控制数据高速缓冲存储器204。数据高速缓冲存储器控制器207产生在读取和写入操作期间启用高速缓冲存储器204的必要信号。举例来说，如果接收到读取存储器命令，那么数据高速缓冲存储器控制器207产生致使数据高速缓冲存储器204接受来自存储器阵列201的数据的信号。如果接收到写入存储器命令，那么数据高速缓冲存储器控制器207产生致使高速缓冲存储器204接受来自集成电路的外部数据垫的数据，且允许所述数据通过以到达存储器阵列201以进行编程的必要信号。如果高速缓冲存储器207具有高阻抗状态，那么控制器可产生控制信号以起始此状态。
主控制器206耦合到存储器阵列201，且负责控制存储器阵列201。此控制器206还耦合到另外两个控制器205、207，且还产生激活所述两个控制器的必要信号。
当CSM209接收到用户命令(例如，读取、写入、擦除)时，所述用户命令被解译并发送到主控制器206。主控制器206接着决定激活其它控制器205、207中的哪一者。
举例来说，如果接收到擦除命令，那么主控制器206将已接收到擦除命令的信号发送到模拟控制器205。模拟控制器205接着确定需要哪些电压来擦除所需存储器区块，并指令模拟电压区块203产生那些电压。
如果CSM209接收到编程或写入数据命令，那么CSM209通知主控制器206所述命令。主控制器206将已接收到写入命令的信号发送到数据高速缓冲存储器控制器207。数据高速缓冲存储器控制器207确定此命令要求数据高速缓冲存储器204接受来自集成电路的数据输入引脚的数据，并将所述数据呈现给存储器阵列201。
主控制器206还将已接收到写入命令的信号发送到模拟控制器205。模拟控制器205确定需要哪些电压来将数据编程到存储器阵列201中，并指令模拟电压区块203产生这些电压。主控制器206还产生阵列201所需的用以执行存储器写入的信号。举例来说，主控制器206可产生接通允许存取存储器单元的选择栅极漏极和选择栅极源极晶体管的信号。
如果CSM209接收到读取命令，那么CSM209通知主控制器206所述命令。主控制器206将已接收到读取命令的信号发送到数据高速缓冲存储器控制器207。数据高速缓冲存储器控制器207确定读取命令要求数据高速缓冲存储器204接受来自存储器阵列201的数据。控制器207产生所需信号以使高速缓冲存储器204能够执行此动作。
主控制器206还将已接收到读取命令的信号发送到模拟控制器205。模拟控制器205确定阵列201的存储器单元需要哪些模拟电压来执行读取操作。控制器205接着指令模拟电压区块203产生这些电压。
主控制器206还产生存储器阵列201需要的用以执行读取命令的信号。举例来说，主控制器206可产生接通选择栅极漏极和选择栅极源极晶体管的控制信号，从而允许存取特定串联存储器串。
在替代实施例中，分布式控制器系统具有带有一个或一个以上主控制器的多个模拟控制器和/或多个数据高速缓冲存储器控制器。在此实施例中，存储器装置可具有一个以上存储器阵列，从而针对每一单独阵列需要单独的模拟电压产生电路和单独的数据高速缓冲存储器。
图2的实施例展示由本发明的分布式控制器系统提供的灵活性。每一控制器电路耦合到存储器外围电路的不同部分(即，模拟电压区块、数据高速缓冲存储器)。如果模拟电压改变且/或激活数据高速缓冲存储器所需的信号的时序改变，那么仅需要改变相应控制器的软件/固件来更新存储器装置。不必如现有技术所需那样更新整个控制软件。
图3说明如图2所说明的本发明控制器电路205到207的一个实施例的框图。仅出于说明目的而说明所述电路，因为替代实施例可使用不同功能区块和/或以不同配置耦合以实现实质上相似结果的功能区块。
控制器电路由算术逻辑单元(ALU)301组成，其执行控制器的数学功能。ALU301执行简单或复杂的算术和逻辑运算，例如加法、减法、比较和其它此类运算。
寄存器堆303是一组寄存器，用于存储例如计数器和电压值的临时信息。寄存器堆303可存储正对数据进行运算时来自ALU的信息。寄存器堆303可另外存储将从电路传输的信号或已传输到电路的信号。
代码只读存储器(ROM)305存储将由控制器电路执行的指令的二进制表示。通常，当设计存储器集成电路时，由编译器产生ROM305的位矩阵且控制器电路操作所需的指令接着为已知的。这些指令是确定控制信号的时序和控制信号的类型的指令，所述控制信号经产生以控制存储器装置中特定控制器耦合到的特定区块。
指令解码器307执行对通过指令寄存器309来自代码ROM305的指令的解码。寄存器309存储已从ROM305读取且正由指令解码器307执行的当前指令。
程序计数器311是存储将执行的当前指令的地址的寄存器。计数器311在每一指令执行之后更新。下一指令地址可以是后续地址或响应于来自ROM305的指令之一而指令代码跳转到的某另一地址。
振荡器313是控制电路系统时钟。其在已接收到用户命令之后由图2的CSM209通过OSC_EN线激活。在一个实施例中，使用一个时钟循环来执行一个指令。替代实施例每指令可使用其它数量的时钟循环。
参看图3和图6，控制器电路通过振荡器313的起始601而操作。从ROM305读取603指令，并将其存储605在指令寄存器309中。由指令解码器307对所述指令进行解码607，且由ALU301执行609任何算术或逻辑运算。接着响应于最后执行的指令或ROM305中的下一循序地址而更新611程序计数器311。
指令的执行可包含产生用以激活其它控制电路的信号，如同在主控制器激活模拟或数据高速缓冲存储器控制器时。所述执行还可包含信号的产生，所述信号控制特定控制器耦合到的特定存储器外围电路。
图4说明可并入有本发明的非易失性存储器单元的存储器装置400的功能框图。存储器装置400耦合到处理器410。处理器410可以是微处理器或某种其它类型的控制电路。存储器装置400和处理器410形成电子系统420的一部分。存储器装置400已经简化以着重于存储器的有助于理解本发明的特征。
存储器装置包含快闪存储器单元阵列430或某种其它类型的非易失性存储器单元。存储器阵列430以行和列的组布置。每一行存储器单元的控制栅极与字线耦合，而存储器单元的漏极和源极连接耦合到位线。如此项技术中众所周知，单元到位线的连接取决于阵列是“与非”结构、“或非”结构、“与”结构还是某种其它阵列结构。
提供地址缓冲器电路440以锁存地址输入连接A0到Ax442上所提供的地址信号。地址信号由行解码器444和列解码器446接收并解码，以存取存储器阵列430。对于本发明的益处，所属领域的技术人员将了解，地址输入连接的数目取决于存储器阵列430的密度和结构。也就是说，地址的数目随着存储器单元计数的增加以及组和区块计数的增加而增加。
存储器装置400通过使用读出放大器/缓冲器电路450读出存储器阵列列中的电压或电流变化来读取存储器阵列430中的数据。在一个实施例中，读出放大器/缓冲器电路经耦合以读取并锁存来自存储器阵列430的一行数据。包含数据输入与输出缓冲器电路460以用于经由多个数据连接462与控制器410进行双向数据通信。提供写入电路455以将数据写入存储器阵列。
本发明的分布式控制电路470对来自处理器410的在控制连接472上提供的信号进行解码。先前详细描述了控制电路470的结构和功能。
图4中所说明的快闪存储器装置已经简化以便于对存储器特征的基本理解，且仅用于说明目的。对快闪存储器的内部电路和功能的更详细理解是所属领域的技术人员已知的。替代实施例可包含在其它类型电子系统中的本发明快闪存储器单元。
图5是并入有如先前所论述的存储器单元实施例的存储器模块500的图解。尽管将存储器模块500说明为存储器卡，但参看存储器模块500而论述的概念可适用于其它类型的可移除或便携式存储器，例如USB快闪驱动器。另外，尽管图5描绘一个实例性形状因数，但这些概念同样可适用于其它形状因数。
存储器模块500包含外壳505以封闭本发明的一个或一个以上存储器装置510。外壳505包含一个或一个以上触点515，用于与主机装置通信。主机装置的实例包含数码相机、数字记录与重放装置、PDA、个人计算机、存储器卡读取器、接口集线器等。对于某个实施例，触点515呈标准化接口的形式。举例来说，对于USB快闪驱动器，触点515可能呈USB类型A插入连接器的形式。对于一些实施例，触点515呈半专有接口的形式，例如可能在以下存储卡上发现：由晟碟(SANDISK)公司许可的紧致快闪(COMPACTFLASH)存储器卡、由索尼(SONY)公司许可的记忆棒(MEMORY STICK)存储器卡、由东芝(TOSHIBA)公司许可的SD安全数字(SD SECURE DIGITAL)存储器卡等。然而，一般来说，触点515提供用于在存储器模块500与具有用于触点515的兼容插座的主机之间传递控制、地址和/或数据信号的接口。
存储器模块500可视情况包含额外电路520。对于一些实施例，额外电路520可包含存储器控制器，用于控制多个存储器装置510上的存取和/或用于提供外部主机与存储器装置510之间的转译层。举例来说，在触点515的数目与到一个或一个以上存储器装置510的I/O连接的数目之间可能不存在一一对应关系。因此，存储器控制器可选择性地耦合存储器装置510的I/O连接(图5未图示)，以在适当时间在适当I/O连接处接收适当信号，或在适当时间在适当触点515处提供适当信号。类似地，主机与存储器模块500之间的通信协议可能不同于存储器装置510的存取所需的通信协议。存储器控制器接着可将从主机接收到的命令序列转译为适当的命令序列，以实现对存储器装置510的所需存取。此转译除了命令序列之外可进一步包含信号电压电平的变化。
额外电路520可进一步包含与存储器装置510的控制无关的功能性。额外电路520可包含用于限制对存储器模块500的读取或写入存取的电路，例如密码保护、生物计量等。额外电路520可包含用于指示存储器模块500的状态的电路。举例来说，额外电路520可包含用于确定功率是否正被施加到存储器模块500以及存储器模块500当前是否正被存取，并显示其状态的指示(例如在被加电时的稳定光(solid light)和在被存取时的闪烁光)的功能性。额外电路520可进一步包含无源装置，例如去耦电容器，以帮助调节存储器模块500内的功率要求。
结论
总起来说，本发明的分布式控制器实施例提供存储器装置中的经改进的算法执行速度和操作额外开销的减少。另外，通过具有每一者耦合到特定存储器功能的多个专用控制器，当存储器电路改变时，仅需要更新用于所述特定控制器的软件/固件。
尽管本文已说明和描述了特定实施例，但所属领域的技术人员将了解，经计算以实现同一目的的任何布置可代替所示的特定实施例。所属领域的技术人员将明了本发明的许多改动。因此，希望本申请案涵盖对本发明的任何改动或变化。显然希望本发明仅受所附权利要求书及其等效物限制。

Claims (13)

1.一种在具有用于存储数据的存储器阵列的存储器装置中的分布式控制系统，所述系统包括：
多个控制器电路，每一电路具有不同的预定功能，其中至少一个控制器电路是主控制器电路，其耦合到至少两个其它控制器电路并对所述至少两个其它控制器电路进行控制。所述多个控制器电路每一者包括：
代码ROM，其用于存储指令；
指令解码器，其用于解码来自所述代码ROM的指令；以及
算术逻辑单元，其用于响应于经解码的指令而执行运算；以及
多个存储器外围电路，其耦合到所述存储器阵列，用于响应于所述多个控制器电路而产生电压和数据高速缓存信号，每一存储器外围电路耦合到所述多个控制器电路的不同控制器电路且由所述多个控制器电路的不同控制器电路控制。
2.根据权利要求1所述的系统，其中每一预定功能不同于其它预定功能。
3.根据权利要求2所述的系统，其中所述存储器装置是“与非”快闪存储器装置。
4.根据权利要求2所述的系统，其中所述预定功能包含模拟电压控制、数据高速缓冲存储器控制和存储器阵列控制。
5.一种具有分布式控制器系统的快闪存储器装置，所述装置包括：
快闪存储器阵列，其包括组织成多列的多个非易失性存储器单元，通过选择栅极漏极晶体管和选择栅极源极晶体管控制对每一列的存取；
数据高速缓冲存储器，其用于接受来自所述存储器阵列的数据和向所述存储器阵列传输数据；
模拟电压产生电路，其用于产生用于所述存储器阵列的操作的模拟电压；以及
多个控制器电路，其包括耦合到所述快闪存储器阵列的主控制器、耦合到所述数据高速缓冲存储器的数据高速缓冲存储器控制器以及耦合到所述模拟电压产生电路的模拟控制器，所述主控制器耦合到所述数据高速缓冲存储器控制器和所述模拟控制器两者，且适合于响应于接收到的命令而激活所述数据高速缓冲存储器控制器和所述模拟控制器两者；所述多个控制器电路每一者包括：
代码ROM，其用于存储指令；
指令解码器，其用于解码来自所述代码ROM的指令；以及
算术逻辑单元，其用于响应于经解码的指令而执行运算。
6.根据权利要求5所述的快闪存储器装置，其中所述主控制器经配置以响应于所述接收到的命令而产生控制所述选择栅极漏极和源极晶体管的操作的控制信号。
7.根据权利要求5所述的快闪存储器装置，其中：
所述指令响应于所述控制器的功能而对于每一控制器是不同的；
所述指令解码器耦合到所述代码ROM，其用于对从所述代码ROM读取的每一指令进行解码；
以及
所述数据高速缓冲存储器控制器、模拟控制器和主控制器中的每一者包括寄存器堆，其用于存储来自所述算术逻辑单元的数据。
8.根据权利要求5所述的快闪存储器装置，其中所述模拟控制器不连接到所述数据高速缓冲存储器控制器。
9.一种用于操作具有用于存储数据的存储器阵列的存储器装置中的分布式控制系统的方法，所述方法包括：
接收擦除命令；
主控制器发送所述擦除命令已收到的指示给模拟控制器；
所述模拟控制器确定擦除电压，其用于擦除所述存储器阵列的存储块；以及
所述模拟控制器产生对模拟电压产生电路的指示，其用于产生所述擦除电压，
其中所述主控制器和所述模拟控制器的每一者包括：
代码ROM，其用于存储指令；
指令解码器，其用于解码来自所述代码ROM的指令；以及
算术逻辑单元，其用于响应于经解码的指令而执行运算。
10.根据权利要求9所述的方法，其中所述存储器阵列配置为“与非”结构。
11.根据权利要求9所述的方法，其中所述分布式控制系统包括模拟电压产生电路、所述模拟控制器、所述主控制器、数据高速缓冲存储器控制电路以及存储器阵列控制电路。
12.根据权利要求9所述的方法，其进一步包含所述模拟电压产生电路产生用于所述存储块的负擦除电压，其用于擦除所述存储块中的存储单元。
13.根据权利要求9所述的方法，其中所述模拟控制器经配置以响应于额外接收到的命令的指示而确定额外的电压。
CN2007800086547A 2006-03-13 2007-03-13 存储器装置分布式控制器系统 Active CN101401167B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
ITRM2006A000139 2006-03-13
IT000139A ITRM20060139A1 (it) 2006-03-13 2006-03-13 Sistema ad unita di controllo distribuito di dispositivo di memoria
US11/508,728 2006-08-23
US11/508,728 US7420849B2 (en) 2006-03-13 2006-08-23 Memory device distributed controller system
PCT/US2007/006300 WO2007106481A1 (en) 2006-03-13 2007-03-13 Memory device distributed controller system

Publications (2)

Publication Number Publication Date
CN101401167A CN101401167A (zh) 2009-04-01
CN101401167B true CN101401167B (zh) 2011-07-20

Family

ID=38478753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800086547A Active CN101401167B (zh) 2006-03-13 2007-03-13 存储器装置分布式控制器系统

Country Status (9)

Country Link
US (5) US7420849B2 (zh)
EP (1) EP1994534B1 (zh)
JP (1) JP4936086B2 (zh)
KR (1) KR101007799B1 (zh)
CN (1) CN101401167B (zh)
AT (1) ATE507564T1 (zh)
DE (1) DE602007014187D1 (zh)
IT (1) ITRM20060139A1 (zh)
WO (1) WO2007106481A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
ITRM20060139A1 (it) * 2006-03-13 2007-09-14 Micron Technology Inc Sistema ad unita di controllo distribuito di dispositivo di memoria
KR101449524B1 (ko) * 2008-03-12 2014-10-14 삼성전자주식회사 스토리지 장치 및 컴퓨팅 시스템
US7768832B2 (en) * 2008-04-07 2010-08-03 Micron Technology, Inc. Analog read and write paths in a solid state memory device
US8792283B2 (en) 2012-06-21 2014-07-29 Intel Corporation Extended select gate lifetime
US9702305B2 (en) 2013-04-17 2017-07-11 Micron Technology, Inc. Multiple engine sequencer
US9558848B2 (en) * 2014-11-04 2017-01-31 Microsoft Technology Licensing, Llc Testing storage device power circuitry
US10372353B2 (en) * 2017-05-31 2019-08-06 Micron Technology, Inc. Apparatuses and methods to control memory operations on buffers
US10621117B2 (en) * 2017-06-15 2020-04-14 Micron Technology, Inc. Controlling memory devices using a shared channel
US11361803B2 (en) * 2019-10-18 2022-06-14 SK Hynix Inc. Memory device and operating method of the memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073243A (en) * 1997-02-03 2000-06-06 Intel Corporation Block locking and passcode scheme for flash memory
CN1506730A (zh) * 2002-12-10 2004-06-23 精工爱普生株式会社 滤色片基板、电光装置及其它们的制造方法和电子设备
CN1518003A (zh) * 2002-12-27 2004-08-04 株式会社瑞萨科技 非易失性半导体存储器件

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp., Santa Clara Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US6920416B1 (en) * 1989-08-28 2005-07-19 Texas Instruments Incorporated Electronic systems testing employing embedded serial scan generator
ATE121208T1 (de) * 1990-01-30 1995-04-15 Johnson Service Co Vernetztes betriebsmittelverwaltungssystem.
US5765015A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Slide network for an array processor
ATE188559T1 (de) * 1992-12-23 2000-01-15 Centre Electron Horloger Multi-tasking-steuerungsgerät mit geringem energieverbrauch
US5623620A (en) * 1993-06-30 1997-04-22 Intel Corporation Special test modes for a page buffer shared resource in a memory device
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
US5845095A (en) * 1995-07-21 1998-12-01 Motorola Inc. Method and apparatus for storing and restoring controller configuration information in a data communication system
US5745409A (en) * 1995-09-28 1998-04-28 Invox Technology Non-volatile memory with analog and digital interface and storage
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US5890192A (en) * 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
JPH10302476A (ja) * 1997-02-26 1998-11-13 Toshiba Corp 半導体集積回路装置
GB2357602A (en) * 1999-12-22 2001-06-27 Nokia Mobile Phones Ltd Memory controller for a memory array comprising different memory types
US6472898B1 (en) * 2000-11-16 2002-10-29 Advanced Micro Devices, Inc. Method and system for testing a semiconductor memory device
JP4084922B2 (ja) * 2000-12-22 2008-04-30 株式会社ルネサステクノロジ 不揮発性記憶装置の書込み方法
US7219173B2 (en) * 2001-07-31 2007-05-15 Micronas Usa, Inc. System for video processing control and scheduling wherein commands are unaffected by signal interrupts and schedule commands are transmitted at precise time
ITRM20010531A1 (it) * 2001-08-31 2003-02-28 Micron Technology Inc Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash.
US6959361B2 (en) * 2002-04-25 2005-10-25 Sun Microsystems, Inc. Distributed caching mechanism for pending memory operations within a memory controller
GB0228548D0 (en) * 2002-12-06 2003-01-15 Unilever Plc Microwavable food product
JP2005092963A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性記憶装置
JP2005353171A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体記憶装置及びそのブランクページ検索方法
US7126873B2 (en) * 2004-06-29 2006-10-24 Super Talent Electronics, Inc. Method and system for expanding flash storage device capacity
US7072781B1 (en) * 2004-07-06 2006-07-04 Advanced Micro Devices, Inc. Architecture for generating adaptive arbitrary waveforms
FR2874449B1 (fr) * 2004-08-17 2008-04-04 Atmel Corp Circuit de retard de programme auto-adaptatif pour memoires programmables
US7493474B1 (en) * 2004-11-10 2009-02-17 Altera Corporation Methods and apparatus for transforming, loading, and executing super-set instructions
US7809928B1 (en) * 2005-11-29 2010-10-05 Nvidia Corporation Generating event signals for performance register control using non-operative instructions
US7457178B2 (en) * 2006-01-12 2008-11-25 Sandisk Corporation Trimming of analog voltages in flash memory devices
US7254071B2 (en) * 2006-01-12 2007-08-07 Sandisk Corporation Flash memory devices with trimmed analog voltages
ITRM20060139A1 (it) * 2006-03-13 2007-09-14 Micron Technology Inc Sistema ad unita di controllo distribuito di dispositivo di memoria
US7304893B1 (en) * 2006-06-30 2007-12-04 Sandisk Corporation Method of partial page fail bit detection in flash memory devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073243A (en) * 1997-02-03 2000-06-06 Intel Corporation Block locking and passcode scheme for flash memory
CN1506730A (zh) * 2002-12-10 2004-06-23 精工爱普生株式会社 滤色片基板、电光装置及其它们的制造方法和电子设备
CN1518003A (zh) * 2002-12-27 2004-08-04 株式会社瑞萨科技 非易失性半导体存储器件

Also Published As

Publication number Publication date
JP4936086B2 (ja) 2012-05-23
US20080298130A1 (en) 2008-12-04
US10359944B2 (en) 2019-07-23
US9317459B2 (en) 2016-04-19
CN101401167A (zh) 2009-04-01
US7420849B2 (en) 2008-09-02
US20070211529A1 (en) 2007-09-13
EP1994534A1 (en) 2008-11-26
ATE507564T1 (de) 2011-05-15
US9772779B2 (en) 2017-09-26
JP2009530758A (ja) 2009-08-27
US20160231930A1 (en) 2016-08-11
WO2007106481A1 (en) 2007-09-20
US20170364268A1 (en) 2017-12-21
US8116138B2 (en) 2012-02-14
EP1994534B1 (en) 2011-04-27
US20120131267A1 (en) 2012-05-24
KR20080114796A (ko) 2008-12-31
ITRM20060139A1 (it) 2007-09-14
DE602007014187D1 (de) 2011-06-09
KR101007799B1 (ko) 2011-01-14

Similar Documents

Publication Publication Date Title
CN101401167B (zh) 存储器装置分布式控制器系统
CN102239524B (zh) 逻辑单元操作
US6643725B1 (en) Memory card having a buffer memory for storing testing instruction
CN101595528B (zh) 存储器装置架构和操作
CN101361135B (zh) 多级单元非易失性存储器装置中的单级单元编程
CN102132354B (zh) 闪存中的数据的快速低功率读取
US9965208B1 (en) Memory device having a controller to enable and disable mode control circuitry of the controller
US7885141B2 (en) Non-volatile memory device and method for setting configuration information thereof
US10867679B2 (en) Semiconductor memory device
US20140173173A1 (en) Method, device, and system including configurable bit-per-cell capability
JP2009003569A (ja) 半導体記憶装置
CN109841253B (zh) 半导体存储装置及其复位方法
KR20080019115A (ko) 플래시 메모리 장치
JP2009003995A (ja) 半導体記憶装置
US20240176407A1 (en) Storage device for executing background operation based on power state and operating method thereof
JP2009003994A (ja) 半導体記憶装置
JP2009003571A (ja) 半導体記憶装置
JP2009003570A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant