CN112951304A - 一种存储设备及其控制装置和控制方法 - Google Patents
一种存储设备及其控制装置和控制方法 Download PDFInfo
- Publication number
- CN112951304A CN112951304A CN201911257869.3A CN201911257869A CN112951304A CN 112951304 A CN112951304 A CN 112951304A CN 201911257869 A CN201911257869 A CN 201911257869A CN 112951304 A CN112951304 A CN 112951304A
- Authority
- CN
- China
- Prior art keywords
- clock
- clock frequency
- phase
- storage device
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000012795 verification Methods 0.000 claims description 23
- 230000015654 memory Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000007306 turnover Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Power Sources (AREA)
Abstract
本发明实施例公开了一种存储设备及其控制装置和控制方法，存储设备还包括多个存储单元，控制装置包括：执行模块，执行模块用于执行第一操作并于第一操作阶段时，产生第一时钟控制信号；时钟模块，时钟模块用于根据第一时钟控制信号将时钟频率切换为小于预设时钟频率的第一时钟频率。本发明实施例中，时钟频率越高，时钟功耗越大，时钟模块的时钟频率并非固定不变，而是在第一操作阶段降低时钟频率，使得第一操作阶段的时钟功耗降低，相应的减少了时钟计数器的使用次数，提高了时钟工作灵活性，改善了操作阶段功耗过大的问题。
Description
技术领域
本发明实施例涉及存储技术，尤其涉及一种存储设备及其控制装置和控制方法。
背景技术
Nand flash存储器是闪存的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。Nand flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
Nand flash内部设置有时钟，该时钟用于记录读写擦操作的时间，以此可得到读写擦速度。目前，Nand flash在执行擦除操作时，由于擦除阶段时间较长，整个擦除过程中内部时钟不停的翻转，功耗较大。
发明内容
本发明实施例提供一种存储设备及其控制装置和控制方法，以降低时钟功耗。
本发明实施例提供了一种存储设备的控制装置，所述存储设备还包括多个存储单元，所述控制装置包括：
执行模块，所述执行模块用于执行第一操作并于第一操作阶段时，产生第一时钟控制信号；
时钟模块，所述时钟模块用于根据所述第一时钟控制信号将时钟频率切换为小于预设时钟频率的第一时钟频率。
进一步的，所述执行模块还用于执行所述第一操作并于第一操作校验阶段时，产生第二时钟控制信号以使所述时钟模块切换为所述预设时钟频率。
进一步的，所述预设时钟频率是所述第一时钟频率的n倍，n为正整数。
进一步的，n＝2或4。
进一步的，所述第一操作为擦除操作，所述第一操作阶段为擦除阶段；或者，所述第一操作为编程操作，所述第一操作阶段为编程阶段。
基于同一发明构思，本发明实施例还提供了一种存储设备的控制方法，所述存储设备还包括多个存储单元，所述控制方法包括：
执行第一操作并于第一操作阶段时，产生第一时钟控制信号；
根据所述第一时钟控制信号，将时钟频率切换为小于预设时钟频率的第一时钟频率。
进一步的，控制方法还包括：于第一操作校验阶段时，产生第二时钟控制信号；
根据所述第二时钟控制信号，将时钟频率切换为所述预设时钟频率。
进一步的，所述预设时钟频率是所述第一时钟频率的n倍，n为正整数。
进一步的，n＝2或4。
进一步的，所述第一操作为擦除操作，所述第一操作阶段为擦除阶段；或者，所述第一操作为编程操作，所述第一操作阶段为编程阶段。
基于同一发明构思，本发明实施例还提供了一种存储设备，包括：
一个或多个处理器；
存储模块，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如上所述的存储设备的控制方法。
本发明实施例中，执行模块用于执行第一操作并于第一操作阶段时，产生第一时钟控制信号；时钟模块用于根据第一时钟控制信号将时钟频率切换为小于预设时钟频率的第一时钟频率。本发明实施例中，时钟频率越高，时钟功耗越大，时钟模块的时钟频率并非固定不变，而是在第一操作阶段降低时钟频率，使得第一操作阶段的时钟功耗降低，相应的减少了时钟计数器的使用次数，提高了时钟工作灵活性，改善了第一操作阶段功耗过大的问题，尤其适用于改善擦除阶段功耗过大的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种存储设备的示意图；
图2是本发明实施例提供的一种存储设备的控制装置的示意图；
图3是本发明实施例提供的存储设备的存储单元的示意图；
图4是存储设备的不同时钟频率的示意图；
图5是本发明实施例提供的一种存储设备的控制装置的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1所示，为本发明实施例提供的一种存储设备的示意图，参考图2所示，为本发明实施例提供的一种存储设备的控制装置的示意图。本实施例提供的存储设备可选为闪存，如Nand flash。本实施例提供的存储设备还包括多个存储单元1，可选该存储单元1为存储设备中的最小存储单元，例如该存储单元为Nand flash的页存储单元。存储设备中控制装置2根据操作命令对存储单元1执行操作，控制装置2可采用软件和/或硬件实现。
本实施例提供的一种存储设备的控制装置包括：执行模块10，执行模块10用于执行第一操作并于第一操作阶段时，产生第一时钟控制信号；时钟模块20，时钟模块20用于根据第一时钟控制信号将时钟频率切换为小于预设时钟频率的第一时钟频率。
本实施例中，第一操作包括第一操作阶段和第一操作校验阶段，可选第一操作为擦除操作或编程操作。
可选第一操作为擦除操作，第一操作阶段为擦除阶段。相应的，第一操作校验阶段为擦除校验阶段。以第一操作为擦除操作为例，本实施例中，一次擦除操作包括至少一组擦除阶段和擦除校验阶段，擦除阶段标记为loop，擦除校验阶段标记为evfy，每个擦除阶段之后均有一个擦除校验阶段，一次擦除操作包括多个擦除阶段和多个擦除校验阶段。擦除阶段中，执行模块10用于对待擦除的存储单元的数据进行擦除；擦除校验阶段中，执行模块10用于对已执行擦除的存储单元进行校验，校验是否擦除成功。以Nand flash的一次擦除操作为例，如图3所示Nand flash的存储单元包括浮栅FG，控制栅CG，源极source，漏极drain和衬底substrate，接收到擦除操作后首先进入擦除阶段，再进入擦除校验阶段，直至擦除成功，其中整个擦除操作过程中源漏极处于浮空floating状态。
擦除阶段，对所有待擦除存储单元所对应的字线施加接近0v左右的电压，对所有待擦除存储单元所对应的衬底施加Vera电压，由于给衬底施加的Vera电压是一个较高的电压，最终将存储单元浮栅上的电子隧穿到衬底中；擦除校验阶段，校验存储单元是否已经擦除完成，如果校验的结果是失败的，则切换至擦除阶段，并控制抬高擦除电压到Vera+△step继续进行擦除操作，如此重复，直到擦除校验成功。完成一次擦除操作。需要说明的是，擦除阶段的时间较长(一般为ms级别)，擦除校验的时间较短。
本实施例中，控制装置中预先设定有擦除操作的预设时钟频率，还根据擦除所处阶段不同，设置有不同的时钟控制信号。执行模块10接收到擦除命令后执行擦除操作，并于擦除阶段时，产生第一时钟控制信号。时钟模块20用于根据第一时钟控制信号将时钟频率切换为小于预设时钟频率的第一时钟频率。
一个时钟周期即为一次翻转，单位时间内时钟翻转的次数即为时钟频率，一次擦除阶段中，时钟翻转的总次数和时钟周期时间长度的乘积为该擦除阶段的操作时间。本实施例中，时钟模块20用于调整时钟翻转的频率。本实施例中，时钟模块20根据第一时钟控制信号将时钟频率切换为小于预设时钟频率的第1时钟频率。如此降低了擦除阶段的时钟频率。需要说明的是，时钟计数器用于对时钟翻转的次数进行计数。时钟和时钟计数器均集成在时钟模块20中。
还可选第一操作为编程操作，第一操作阶段为编程阶段。相应的，第一操作校验阶段为编程校验阶段。以第一操作为编程操作为例，本实施例中，一次编程操作包括至少一组编程阶段和编程校验阶段，每个编程阶段之后均有一个编程校验阶段，一次编程操作包括多个编程阶段和多个编程校验阶段。编程阶段中，执行模块10用于对待编程的存储单元进行编程；编程校验阶段中，执行模块10用于对已执行编程的存储单元进行校验，校验是否编程成功。以Nand flash的一次编程操作为例，接收到编程操作后首先进入编程阶段，再进入编程校验阶段，直至编程成功。
编程阶段，对所有待编程存储单元所对应的字线施加一个较高的电压Vpgm(20V)左右的电压，对所有待编程存储单元所对应的衬底施加VSS电压，由于Vpgm远大于VSS，最终将存储单元衬底上的电子隧穿到浮栅中，然后进入编程校验阶段；编程校验阶段，校验存储单元是否已经编程完成，如果校验的结果是失败的，则切换至编程阶段，并控制抬高字线电压到Vpgm+△step继续进行编程操作，如此重复，直到编程校验成功。完成一次编程操作。
本实施例中，控制装置中预先设定有编程操作的预设时钟频率，还根据编程所处阶段不同，设置有不同的时钟控制信号。执行模块10接收到编程命令后执行编程操作，并于编程阶段时，产生第一时钟控制信号。时钟模块20用于根据第一时钟控制信号将时钟频率切换为小于预设时钟频率的第一时钟频率。
一个时钟周期即为一次翻转，单位时间内时钟翻转的次数即为时钟频率，一次编程阶段中，时钟翻转的总次数和时钟周期时间长度的乘积为该编程阶段的操作时间。本实施例中，时钟模块20用于调整时钟翻转的频率。本实施例中，时钟模块20根据第一时钟控制信号将时钟频率切换为小于预设时钟频率的第1时钟频率。如此降低了编程阶段的时钟频率。需要说明的是，时钟计数器用于对时钟翻转的次数进行计数。时钟和时钟计数器均集成在时钟模块20中。
需要说明的是，第一操作不同时，第一时钟频率和预设时钟频率也可以不同，即擦除操作对应的第一时钟频率和预设时钟频率可能与编程操作对应的第一时钟频率和预设时钟频率不同。相关从业人员根据产品操作合理设定第一时钟频率和预设时钟频率，在此不具体限定。
本实施例中，执行模块用于执行第一操作并于第一操作阶段时，产生第一时钟控制信号；时钟模块用于根据第一时钟控制信号将时钟频率切换为小于预设时钟频率的第一时钟频率。本实施例中，时钟频率越高，时钟功耗越大，时钟模块的时钟频率并非固定不变，而是在第一操作阶段降低时钟频率，使得第一操作阶段的时钟功耗降低，相应的减少了时钟计数器的使用次数，提高了时钟工作灵活性，改善了第一操作阶段功耗过大的问题，尤其可以改善擦除阶段或编程阶段功耗过大的问题。
示例性的，在上述技术方案的基础上，可选执行模块还用于执行第一操作并于第一操作校验阶段时，产生第二时钟控制信号以使时钟模块切换为预设时钟频率。以第一操作为擦除操作为例进行说明，本实施例中，可选预设时钟频率与擦除校验阶段对应，当存储单元处于擦除校验阶段时，控制切换至预设时钟频率。在其他实施例中还可选，执行模块还用于执行擦除操作并于擦除校验阶段时，产生第二时钟控制信号以使时钟模块切换为小于预设时钟频率的第二时钟频率。本领域技术人员可以理解，第二时钟频率和预设时钟频率为合理设置的时钟模块的频率，相关从业人员可根据产品所需合理设置预设时钟频率和第二时钟频率的数值，在本发明中不进行具体限定。第一操作为编程操作时，操作过程与上述过程类似，但具体参数符合编程操作的参数需求。
可选的，预设时钟频率是第一时钟频率的n倍，n为正整数。可选n＝2或4。参考图4所示可选n＝2或4。以第一操作为擦除操作为例进行说明，在擦除阶段对时钟频率进行调节，使得第1时钟频率小于预设时钟频率。如图4所示，第一个时钟的时钟频率固定不变为预设时钟频率；第二个时钟的时钟频率为擦除阶段E_clk进行2分频，即第一时钟频率为预设时钟频率的1/2，擦除校验阶段evfy为预设时钟频率；第三个时钟的时钟频率为擦除阶段进行4分频，即第一时钟频率为预设时钟频率的1/4，擦除校验阶段为预设时钟频率。显然，本实施例提供的控制装置的时钟翻转次数少，相应降低了时钟功耗。本领域技术人员可以理解，时钟频率的具体数值和不同时钟频率的倍率可根据产品所需合理设定和改变，在此不具体限定。第一操作为编程操作时，操作过程与上述过程类似，但具体参数符合编程操作的参数需求。
基于同一发明构思，本发明实施例还提供了一种存储设备的控制方法，存储设备还包括多个存储单元，该存储设备的控制方法可采用如上所述的控制装置实现。如图5所示该存储设备的控制方法包括：
步骤110、执行第一操作并于第一操作阶段时，产生第一时钟控制信号。
步骤120、根据第一时钟控制信号，将时钟频率切换为小于预设时钟频率的第一时钟频率。
可选的，该控制方法还包括：于第一操作校验阶段时，产生第二时钟控制信号；根据第二时钟控制信号，将时钟频率切换为预设时钟频率。
可选的，预设时钟频率是第一时钟频率的n倍，n为正整数。可选n＝2或4。
可选的，第一操作为擦除操作，第一操作阶段为擦除阶段；或者，第一操作为编程操作，第一操作阶段为编程阶段。
本实施例中，在进行擦除或编程操作时，对擦除或编程的时钟进行分频，例如将擦除阶段或编程阶段的时钟进行2分频，4分频等，具体分频的设定可以根据情况不同而设定，这样同现有技术相比，由于降低了擦除阶段或编程阶段的时钟频率，从而减少了擦除操作或编程操作的功耗，同时也减少了时钟计数器的使用，节约了面积。
基于同一发明构思，本发明实施例还提供了一种存储设备，包括：一个或多个处理器；存储模块，用于存储一个或多个程序；当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如上任意实施例所述的存储设备的控制方法。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (11)
1.一种存储设备的控制装置，其特征在于，所述存储设备还包括多个存储单元，所述控制装置包括：
执行模块，所述执行模块用于执行第一操作并于第一操作阶段时，产生第一时钟控制信号；
时钟模块，所述时钟模块用于根据所述第一时钟控制信号将时钟频率切换为小于预设时钟频率的第一时钟频率。
2.根据权利要求1所述的控制装置，其特征在于，所述执行模块还用于执行所述第一操作并于第一操作校验阶段时，产生第二时钟控制信号以使所述时钟模块切换为所述预设时钟频率。
3.根据权利要求1所述的控制装置，其特征在于，所述预设时钟频率是所述第一时钟频率的n倍，n为正整数。
4.根据权利要求3所述的控制装置，其特征在于，n＝2或4。
5.根据权利要求1所述的控制装置，其特征在于，所述第一操作为擦除操作，所述第一操作阶段为擦除阶段；或者，
所述第一操作为编程操作，所述第一操作阶段为编程阶段。
6.一种存储设备的控制方法，其特征在于，所述存储设备还包括多个存储单元，所述控制方法包括：
执行第一操作并于第一操作阶段时，产生第一时钟控制信号；
根据所述第一时钟控制信号，将时钟频率切换为小于预设时钟频率的第一时钟频率。
7.根据权利要求6所述的控制方法，其特征在于，还包括：于第一操作校验阶段时，产生第二时钟控制信号；
根据所述第二时钟控制信号，将时钟频率切换为所述预设时钟频率。
8.根据权利要求6所述的控制方法，其特征在于，所述预设时钟频率是所述第一时钟频率的n倍，n为正整数。
9.根据权利要求8所述的控制方法，其特征在于，n＝2或4。
10.根据权利要求6所述的控制方法，其特征在于，所述第一操作为擦除操作，所述第一操作阶段为擦除阶段；或者，
所述第一操作为编程操作，所述第一操作阶段为编程阶段。
11.一种存储设备，其特征在于，包括：
一个或多个处理器；
存储模块，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求6-10任一项所述的存储设备的控制方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911257869.3A CN112951304A (zh) | 2019-12-10 | 2019-12-10 | 一种存储设备及其控制装置和控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911257869.3A CN112951304A (zh) | 2019-12-10 | 2019-12-10 | 一种存储设备及其控制装置和控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112951304A true CN112951304A (zh) | 2021-06-11 |
Family
ID=76225495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911257869.3A Pending CN112951304A (zh) | 2019-12-10 | 2019-12-10 | 一种存储设备及其控制装置和控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951304A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117789798A (zh) * | 2023-12-28 | 2024-03-29 | 湖南进芯电子科技有限公司 | 一种Flash状态转换时间可调的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102314208A (zh) * | 2010-06-30 | 2012-01-11 | 重庆重邮信科通信技术有限公司 | 一种动态调整嵌入式设备频率电压的方法及装置 |
| CN103514951A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 稳压电路及稳压装置 |
| CN104112473A (zh) * | 2014-04-28 | 2014-10-22 | 北京时代民芯科技有限公司 | 一种低功耗快速升压flash电荷泵控制电路 |
| CN106205660A (zh) * | 2016-07-18 | 2016-12-07 | 北京兆易创新科技股份有限公司 | 非易失性存储器时钟频率的调节方法及非易失性存储器 |
| CN109407969A (zh) * | 2017-08-17 | 2019-03-01 | 西部数据技术公司 | 在物理接口总线上检查数据完整性时最大化频率的方法 |
-
2019
- 2019-12-10 CN CN201911257869.3A patent/CN112951304A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102314208A (zh) * | 2010-06-30 | 2012-01-11 | 重庆重邮信科通信技术有限公司 | 一种动态调整嵌入式设备频率电压的方法及装置 |
| CN103514951A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 稳压电路及稳压装置 |
| CN104112473A (zh) * | 2014-04-28 | 2014-10-22 | 北京时代民芯科技有限公司 | 一种低功耗快速升压flash电荷泵控制电路 |
| CN106205660A (zh) * | 2016-07-18 | 2016-12-07 | 北京兆易创新科技股份有限公司 | 非易失性存储器时钟频率的调节方法及非易失性存储器 |
| CN109407969A (zh) * | 2017-08-17 | 2019-03-01 | 西部数据技术公司 | 在物理接口总线上检查数据完整性时最大化频率的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117789798A (zh) * | 2023-12-28 | 2024-03-29 | 湖南进芯电子科技有限公司 | 一种Flash状态转换时间可调的方法 |
| CN117789798B (zh) * | 2023-12-28 | 2024-05-28 | 湖南进芯电子科技有限公司 | 一种Flash状态转换时间可调的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9928915B2 (en) | Non-volatile semiconductor storage device | |
| US9941014B2 (en) | Nonvolatile memory device, nonvolatile memory system including the same, and method of operating the same | |
| US7072221B2 (en) | Flash memory device and method for driving the same | |
| US20030206451A1 (en) | Monvolatile memory, semiconductor device, and method of programming to nonvolatile memory | |
| TW200304655A (en) | Non-volatile memory, IC card, and data processing apparatus | |
| US9082493B2 (en) | Adaptive erase methods for non-volatile memory | |
| US20090290423A1 (en) | Method of erasing a nonvolatile memory device | |
| US8315107B2 (en) | Erase completion recognition | |
| US20190013078A1 (en) | Semiconductor memory device and operating method thereof | |
| US8902665B2 (en) | Solid state storage system for uniformly using memory area and method controlling the same | |
| US20180336954A1 (en) | Flash memory storage device and operating method thereof | |
| KR20100056860A (ko) | 비휘발성 메모리 소자의 프로그램 방법 | |
| US20230027384A1 (en) | Non-volatile memory and programming method thereof | |
| KR100823169B1 (ko) | 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법 | |
| CN112951304A (zh) | 一种存储设备及其控制装置和控制方法 | |
| JP4101583B2 (ja) | 消去動作時間を短縮したフラッシュメモリ | |
| KR20130138019A (ko) | 비휘발성 메모리 장치 및 그 제어 방법 | |
| JP2000123584A (ja) | 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路 | |
| JP2010129154A (ja) | 不揮発性半導体記憶装置 | |
| US9390804B2 (en) | Flash memory counter | |
| CN113327638A (zh) | 闪存及其擦除方法、电子系统和计算机存储介质 | |
| CN102800356A (zh) | 非易失存储器的参考单元编程方法和系统 | |
| JP2020144963A (ja) | 不揮発性半導体記憶装置の消去制御回路及び方法、並びに不揮発性半導体記憶装置 | |
| JP3765585B2 (ja) | データ処理装置 | |
| US7706191B2 (en) | Systems and methods to reduce interference between memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |