CN117393023A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN117393023A
CN117393023A CN202310104094.6A CN202310104094A CN117393023A CN 117393023 A CN117393023 A CN 117393023A CN 202310104094 A CN202310104094 A CN 202310104094A CN 117393023 A CN117393023 A CN 117393023A
Authority
CN
China
Prior art keywords
voltage
precharge
source line
memory device
precharge time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310104094.6A
Other languages
English (en)
Inventor
郑赞熙
郭东勋
朴世泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN117393023A publication Critical patent/CN117393023A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及存储器装置及其操作方法。一种存储器装置包括预充电时间信息存储部，其用于存储关于根据执行编程操作的程度确定的施加位线控制信号的第一预充电时间和施加源极线控制信号的第二预充电时间的信息。该存储器装置还包括预充电电压控制器，其用于在编程操作中在从第一预充电时间和第二预充电时间中选择的较长预充电时间内将位线控制信号和源极线控制信号分别提供给页缓冲器和源极线驱动器。

Description

存储器装置及其操作方法
技术领域
本公开总体上涉及电子装置，更具体地，涉及一种存储器装置及其操作方法。
背景技术
半导体装置是利用半导体的特性来存储数据的装置。半导体装置可以是用于在诸如计算机或智能电话的主机装置的控制下存储数据的存储器系统的一部分。存储器系统可包括存储数据的存储器装置以及用于控制存储器装置的存储控制器。存储器装置可被分类为易失性存储器装置或非易失性存储器装置。
非易失性存储器装置是即使当供电中断时数据也不消失的存储器装置。非易失性存储器装置可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)、闪存等。
非易失性存储器装置执行存储数据的编程操作。可通过将位线和源极线中的每一条的电压增加至目标电压并且将编程电压施加到字线来执行编程操作。当电压要增加至目标电压的位线的数量较大时或者当源极线的电压要增加至的目标电压的大小较大时，在非易失性存储器装置内同时生成大电流，因此，可调节位线和源极线中的每一条的电压增加至目标电压的时间以调节所生成的电流的量。
发明内容
一些实施方式提供了一种存储器装置和该存储器装置的操作方法，其可调节在编程操作中生成的电流的大小。
根据本公开的实施方式，一种存储器装置包括：预充电时间信息存储部，其被配置为存储关于根据执行编程操作的程度确定的施加位线控制信号的第一预充电时间和施加源极线控制信号的第二预充电时间的信息；以及预充电电压控制器，其被配置为在编程操作中在从第一预充电时间和第二预充电时间中选择的较长预充电时间内将位线控制信号和源极线控制信号分别提供给页缓冲器和源极线驱动器。
根据本公开的另一实施方式，一种存储器装置包括：预充电时间信息存储部，其被配置为存储关于根据执行编程操作的程度确定的位线的电压增加至第一预充电电压的第一预充电时间和源极线的电压增加至第二预充电电压的第二预充电时间的信息；以及编程操作控制器，其被配置为控制编程操作，使得在编程操作中位线的电压和源极线的电压在从第一预充电时间和第二预充电时间中选择的任一个预充电时间内分别增加至第一预充电电压和第二预充电电压。
根据本公开，一种操作存储器装置的方法包括以下步骤：存储关于根据执行编程操作的程度确定的位线的电压增加至第一预充电电压的第一预充电时间和源极线的电压增加至第二预充电电压的第二预充电时间的信息；使位线的电压和源极线的电压在从第一预充电时间和第二预充电时间中选择的任一个预充电时间内分别增加至第一预充电电压和第二预充电电压；以及将编程电压施加到与存储器单元连接的字线。
附图说明
现在将在下文参照附图更充分地描述示例实施方式；然而，其可按照不同的形式具体实现，不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本领域技术人员将能够理解本公开。
在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。
图1是示出包括根据本公开的实施方式的存储器装置的存储器系统的图。
图2是示出图1所示的存储器装置的结构的图。
图3是示出图2所示的多个存储块当中的任一个存储块的图。
图4是示出根据存储器装置的编程操作的存储器单元的阈值电压分布的图。
图5是示出存储器装置的编程操作的图。
图6是示出在存储器装置的编程操作中的编程电压施加操作的图。
图7是示出根据本公开的实施方式的编程操作中所包括的预充电时段的图。
图8是示出根据本公开的实施方式的预充电时段中的位线和源极线互锁(interlock)操作的示例的图。
图9是示出根据本公开的实施方式的预充电时段中的位线和源极线互锁操作的示例的图。
图10是示出根据本公开的实施方式的编程电压施加操作的图。
图11是示出根据本公开的实施方式的存储器装置的编程操作的流程图。
具体实施方式
本文所公开的具体结构和功能描述仅是例示性的，为了描述根据本公开的概念的可能实施方式。根据本公开的概念的实施方式可按各种形式实现，不应被解释为限于本文所阐述的特定实施方式。
图1是示出包括根据本公开的实施方式的存储器装置的存储器系统50的图。
参照图1，存储器系统50可包括存储器装置100和存储控制器200。存储器系统50可以是用于在主机300(例如，移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统)的控制下存储数据的装置。
根据作为与主机300的通信方案的主机接口，存储器系统50可被制造成各种类型的存储装置中的任一种。例如，存储器系统50可利用诸如固态驱动器(SSD)、MMC、eMMC、RS-MMC和micro-MMC形式的多媒体卡、SD、mini-SD和micro-SD形式的安全数字卡、通用串行总线(USB)存储器模块、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储器模块、外围组件互连(PCI)卡型存储器模块、高速PCI(PCI-E)卡型存储器模块、紧凑闪存(CF)卡、智能媒体卡(SMC)和记忆棒的各种类型的存储装置中的任一种来配置。
存储器系统50可被制造成各种类型的封装类型中的任一种。例如，存储器系统50可被制造成诸如堆叠式封装(POP)、系统封装(SIP)、系统芯片(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)的各种类型的封装类型中的任一种。
存储器装置100可存储数据。存储器装置100可在存储控制器200的控制下操作。存储器装置100可包括存储器单元阵列(未示出)，存储器单元阵列包括用于存储数据的多个存储器单元。
各个存储器单元可被配置成存储一个数据比特的单级单元(SLC)、存储两个数据比特的多级单元(MLC)、存储三个数据比特的三级单元(TLC)和存储四个数据比特的四级单元(QLC)中的任一种。
存储器单元阵列(未示出)可包括多个存储块。各个存储块可包括多个存储器单元。一个存储块可包括多个页。在实施方式中，页可以是将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单位。存储块可以是用于擦除数据的单位。
在实施方式中，存储器装置100可使用双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移矩随机存取存储器(STT-RAM)等。在本说明书中，为了描述方便，假设并描述存储器装置100使用NAND闪存的情况。
存储器装置100可从存储控制器200接收命令和地址并访问存储器单元阵列中的通过地址选择的区域。存储器装置100可对通过地址选择的区域执行命令所指示的操作。例如，存储器装置100可执行写操作(编程操作)、读操作和擦除操作。在写操作中，存储器装置100可将数据编程在通过地址选择的区域中。在读操作中，存储器装置100可从通过地址选择的区域读取数据。在擦除操作中，存储器装置100可擦除存储在通过地址选择的区域中的数据。
在实施方式中，存储器装置100可包括预充电时间信息存储部140和编程操作控制器150。
预充电时间信息存储部140可存储关于在预充电操作中预充电电压施加到位线和源极线的时间的信息。预充电操作可以是包括在编程操作中的操作。预充电操作可以是增加位线的电压并增加源极线的电压的操作。预充电时间信息存储部140可存储关于根据执行编程操作的程度确定的预充电电压施加到位线的时间和预充电电压施加到源极线的时间的信息。在实施方式中，执行编程操作的程度可以是多个编程循环执行的次数。在另一实施方式中，执行编程操作的程度可以是被编程以使得存储器单元具有与目标编程状态对应的阈值电压的存储器单元的数量。
编程操作控制器150可控制对存储器单元的编程操作。编程操作可以是将数据存储在存储器单元中的操作。具体地，编程操作可以是根据要存储在存储器单元中的数据来增加存储器单元的阈值电压的操作。当执行编程操作时，存储器单元可具有与多个编程状态当中的任一个状态对应的阈值电压。多个编程状态可根据一个存储器单元存储的数据比特数来确定。例如，当一个存储器单元被编程为存储三比特数据的三级单元(TLC)时，多个编程状态可意指擦除状态和第一编程状态至第七编程状态。在执行编程操作之后存储器单元所具有的阈值电压可根据要存储在存储器单元中的数据来确定。存储器单元可根据其中要存储的数据而具有多个编程状态当中的任一个状态作为目标编程状态。
在实施方式中，编程操作可包括多个编程循环。各个编程循环可包括编程电压施加操作和验证操作。编程电压施加操作可以是使用编程电压来增加存储器单元的阈值电压的操作。验证操作可以是使用验证电压来识别存储器单元的阈值电压是否已达到与目标编程状态对应的阈值电压的操作。
存储控制器200可控制存储器系统50的总体操作。
当电力施加到存储器系统50时，存储控制器200可执行固件(FW)。在实施方式中，存储控制器200可通过执行FW来控制主机300和存储器装置100之间的通信。在实施方式中，存储控制器200可将主机300的逻辑块地址转换为存储器装置100的物理块地址。
存储控制器200可响应于来自主机300的请求而控制存储器装置100执行写操作、读操作、擦除操作等。在写操作中，存储控制器200可向存储器装置100提供写命令、物理块地址和数据。在读操作中，存储控制器200可向存储器装置100提供读命令和物理块地址。在擦除操作中，存储控制器200可向存储器装置100提供擦除命令和物理块地址。
在实施方式中，存储控制器200可不管来自主机300的任何请求而自主地生成命令、地址和数据，并且将该命令、地址和数据发送到存储器装置100。例如，存储控制器200可向存储器装置100提供用于伴随着执行损耗均衡、读回收、垃圾收集等而执行读操作和写操作的命令、地址和数据。
在实施方式中，存储控制器200可控制至少两个存储器装置100。存储控制器200可根据交织方案来控制存储器装置以改进操作性能。交织方案可以是用于控制对至少两个存储器装置100的操作彼此交叠的方案。
主机300可使用诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、Firewire、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、寄存DIMM(RDIMM)和减载DIMM(LRDIMM)的各种通信方式中的至少一种来与存储器系统50通信。
在实施方式中，存储器系统50可包括缓冲存储器(未示出)。例如，缓冲存储器可暂时存储从主机300接收的数据或从存储器装置100接收的数据，或者暂时存储存储器装置100的元数据(例如，映射表)。缓冲存储器可包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图2是示出图1所示的存储器装置的结构的图。
参照图2，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLki。多个存储块BLK1至BLki通过局部线LL连接到行解码器122。多个存储块BLK1至BLKi通过位线BL1至BLn连接到页缓冲器组123。多个存储块BLK1至BLKi中的每一个包括多个存储器单元。在实施方式中，多个存储器单元是非易失性存储器单元。多个存储器单元当中的连接到同一字线的存储器单元被定义为一个页。即，存储器单元阵列110配置有多个页。根据本公开的实施方式，包括在存储器单元阵列110中的多个存储块BLK1至BLKi中的每一个可包括多个虚设单元。至少一个虚设存储器单元可串联连接在漏极选择晶体管和存储器单元之间以及源极选择晶体管和存储器单元之间。
存储器装置100的各个存储器单元可被配置成存储一个数据比特的单级单元(SLC)、存储两个数据比特的多级单元(MLC)、存储三个数据比特的三级单元(TLC)和存储四个数据比特的四级单元(QLC)中的任一种。
外围电路120驱动存储器单元阵列110。例如，外围电路120可在控制逻辑130的控制下驱动存储器单元阵列110执行编程操作、读操作和擦除操作。在另一示例中，外围电路120可在控制逻辑130的控制下向局部线LL和位线BL1至BLn施加各种操作电压或者对所施加的电压进行放电。
外围电路120可包括电压发生电路121、行解码器122、页缓冲器组123、列解码器125、输入/输出电路126、通过/失败检查电路127和源极线驱动器128。行解码器122通过局部线LL连接到存储器单元阵列110。局部线LL可包括漏极选择线、字线和源极选择线。根据本公开的实施方式，字线可包括正常字线和虚设字线。根据本公开的实施方式，局部线LL还可包括管选择线。
行解码器122在控制逻辑130的控制下操作。行解码器122从控制逻辑130接收地址控制信号AD_signals。
行解码器122响应于地址控制信号AD_signals对行地址进行解码。行解码器122可通过根据解码的行地址将从电压发生电路121提供的电压施加到至少一条字线来选择所选存储块的至少一条字线。
在编程操作中，行解码器122可将编程电压施加到所选字线并将电平低于编程电压的电平的通过电压施加到未选字线。在编程验证操作中，行解码器122可将验证电压施加到所选字线并将电平高于验证电压的电平的验证通过电压施加到未选字线。
在读操作中，行解码器122可将读电压施加到所选字线并将电平高于读电压的电平的读通过电压施加到未选字线。
存储器装置100的擦除操作以存储块为单位执行。在擦除操作中，输入到存储器装置100的地址ADD包括块地址。行解码器122可将块地址解码并且可根据解码的块地址选择一个存储块。
电压发生电路121使用供应给存储器装置100的外部电源电压来生成多个操作电压Vop。电压发生电路121在控制逻辑130的控制下操作。
在实施方式中，电压发生电路121可通过调节外部电源电压来生成内部电源电压。电压发生电路121所生成的内部电源电压用作存储器装置100的操作电压。
在实施方式中，电压发生电路121可响应于操作信号OP_CMD而生成用于编程操作、读操作和擦除操作的各种操作电压Vop。电压发生电路121可使用外部电源电压和内部电源电压来生成多个操作电压Vop。电压发生电路121可被配置为生成存储器装置100中所需的各种电压。例如，电压发生电路121可生成多个擦除电压、多个编程电压、多个通过电压、多个选择读电压以及多个未选读电压。
电压发生电路121可包括多个泵浦电容器以用于接收内部电源电压以生成具有各种电压电平的多个操作电压Vop，并且在控制逻辑130的控制下选择性地启用多个泵浦电容器，从而生成多个操作电压Vop。
所生成的多个操作电压Vop可通过行解码器122供应给存储器单元阵列110。
页缓冲器组123可包括第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn分别通过第一位线BL1至第n位线BLn连接到存储器单元阵列110。第一页缓冲器PB1至第n页缓冲器PBn在控制逻辑130的控制下操作。
第一页缓冲器PB1至第n页缓冲器PBn与列解码器125通信数据DATA。在编程时，第一页缓冲器PB1至第n页缓冲器PBn通过列解码器125和数据线DL接收要存储的数据DATA。
在编程操作中，当编程脉冲施加到所选字线时，第一页缓冲器PB1至第n页缓冲器PBn可将要存储的通过列解码器125接收的数据DATA通过位线BL1至BLn传送至所选页的存储器单元。所选页的存储器单元根据传送的数据DATA来编程。连接到被施加有编程允许电压(例如，接地电压)的位线的存储器单元可具有增加的阈值电压。连接到被施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可维持。在编程验证操作中，第一页缓冲器PB1至第n页缓冲器PBn通过位线BL1至BLn从所选存储器单元读取存储在所选存储器单元中的数据DATA。
在读操作中，页缓冲器组123可通过位线BL从所选页的存储器单元读取数据DATA并且可将读取的数据DATA存储在第一页缓冲器PB1至第n页缓冲器PBn中。
在擦除操作中，页缓冲器组123可将位线BL浮置。
在实施方式中，在存储在页缓冲器组123中所包括的多个页缓冲器当中的一些页缓冲器中的数据被编程在存储器单元阵列110中时，其它页缓冲器可接收并存储从存储控制器(图1中所示的200)输入的新数据。
列解码器125可响应于列地址CADD在输入/输出电路126和页缓冲器组123之间传送数据。例如，列解码器125可通过数据线DL与页缓冲器组123交换数据，或者通过列线CL与输入/输出电路126交换数据。
输入/输出电路126可将从存储控制器(图1中所示的200)传送的命令CMD和地址ADD传送至控制逻辑130，或者与列解码器125交换数据DATA。
在读操作或验证操作中，通过/失败检查电路127可响应于控制逻辑130所生成的允许比特VRY_BIT<#>而生成基准电流，并且可通过将从页缓冲器组123接收的感测电压VPB与通过基准电流而生成的基准电压进行比较来向控制逻辑130输出通过信号PASS或失败信号FAIL。例如，当感测电压VPB高于基准电压时，通过/失败检查电路127可向控制逻辑130输出通过信号PASS。在另一示例中，当感测电压VPB低于基准电压时，通过/失败检查电路127可向控制逻辑130输出失败信号FAIL。
源极线驱动器128可通过源极线SL连接到包括在存储器单元阵列110中的存储器单元，并且控制施加到源极线SL的电压。
源极线驱动器128可从控制逻辑130接收源极线控制信号CTRL_SL，并且可基于源极线控制信号CTRL_SL来控制施加到源极线SL的源极线电压。
控制逻辑130可连接到电压发生电路121、行解码器122、页缓冲器组123、列解码器125和通过/失败检查电路127。控制逻辑130可控制存储器装置100的总体操作。控制逻辑130可响应于从外部装置传送的命令CMD而操作。控制逻辑130可被实现为硬件、软件或者硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
控制逻辑130可通过响应于命令CMD和地址ADD而生成多个信号来控制外围电路120。例如，控制逻辑130可响应于命令CMD和地址ADD而生成操作信号OP_CMD、地址控制信号AD_signals、页缓冲器控制信号PBSIGNALS、允许比特VRY_BIT<#>和源极线控制信号CTRL_SL。控制逻辑130可向电压发生电路121输出操作信号OP_CMD，向行解码器122输出地址控制信号AD_signals，向页缓冲器组123输出页缓冲器控制信号PBSIGNALS，向通过/失败检查电路127输出允许比特VRY_BIT<#>，并且向源极线驱动器128输出源极线控制信号CTRL_SL。另外，控制逻辑130可响应于从通过/失败检查电路127输出的通过信号PASS或失败信号FAIL来确定验证操作通过还是失败。
图1所示的预充电时间信息存储部140和编程操作控制器150可被包括在图2所示的控制逻辑130中。
编程操作控制器150可控制外围电路120对存储器单元执行编程操作。编程操作控制器150可控制外围电路120将用于编程操作的操作电压Vop施加到行线和位线BL1至BLn。编程操作控制器150可基于存储在预充电时间信息存储部140中的关于预充电时间的信息来确定在预充电操作中页缓冲器控制信号PBSIGNALS施加到页缓冲器组123的时间和源极线控制信号CTRL_SL施加到源极线驱动器128的时间。
图3是示出图2所示的多个存储块BLK1至BLKi当中的任一个存储块的图。
存储块BLKi表示图2所示的多个存储块BLK1至BLKi当中的任一个存储块。
参照图3，在存储块BLKi中，彼此平行布置的多条字线可连接在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。更具体地，存储块BLKi可包括连接在位线BL1至BLn和源极线SL之间的多个串ST。位线BL1至BLn可分别连接到串ST，并且源极线SL可共同连接到串ST。串ST可彼此相同地配置，因此，作为示例将详细描述连接到第一位线BL1的串ST。
串ST可包括彼此串联连接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MC16和漏极选择晶体管DST。在一个串ST中可包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且在一个串ST中可包括数量大于图中所示的存储器单元MC1至MC16的数量的存储器单元。
源极选择晶体管SST的源极可连接到源极线SL，漏极选择晶体管DST的漏极可连接到第一位线BL1。存储器单元MC1至MC16可串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可连接到源极选择线SSL，包括在不同串ST中的漏极选择晶体管DST的栅极可连接到漏极选择线DSL，包括在不同串ST中的存储器单元MC1至MC16的栅极可连接到多条字线WL1至WL16。包括在不同串ST中的存储器单元当中的连接到同一字线的一组存储器单元可被称为物理页PG。因此，数量与字线WL1至WL16的数量对应的物理页PG可被包括在存储块BLKi中。
一个存储器单元可存储一比特。一个存储器单元通常被称为单级单元(SLC)。一个物理页PG可存储一个逻辑页(LPG)数据。一个LPG数据可包括数量与一个物理页PG中的单元数量对应的数据比特。
一个存储器单元可存储两比特或更多比特的数据。一个物理页PG可存储两个或更多个LPG数据。
图4是示出根据存储器装置的编程操作的存储器单元的阈值电压分布的图。
在图4中，图的水平轴表示存储器单元的阈值电压Vth，图的垂直轴表示存储器单元的数量(单元数)。
参照图4，存储器单元的阈值电压分布可根据编程操作从初始状态改变为最终编程状态。
在图4中，假设并描述一个存储器单元被编程为存储三比特数据的TLC的情况。
初始状态是未执行编程操作的状态，存储器单元的阈值电压分布可以是擦除状态E。
最终编程状态可以是执行编程操作的存储器单元的阈值电压分布。执行编程操作的存储器单元的阈值电压可具有与多个编程状态当中的任一个状态对应的阈值电压。例如，当一个存储器单元被编程为存储三比特数据的TLC时，多个编程状态可意指擦除状态E和第一编程状态PV1至第七编程状态PV7。在实施方式中，执行编程操作的存储器单元的阈值电压可具有与擦除状态E和第一编程状态PV1至第七编程状态PV7当中的任一个状态对应的阈值电压。处于初始状态的存储器单元的阈值电压可通过编程操作增加至与擦除状态E和第一编程状态PV1至第七编程状态PV7当中的任一个状态对应的阈值电压。
各个存储器单元可具有擦除状态E和第一编程状态PV1至第七编程状态PV7当中的任一个状态作为目标编程状态。目标编程状态可根据要存储在存储器单元中的数据来确定。通过编程操作，各个存储器单元在最终编程状态中可具有与最终编程状态对应的阈值电压。
图5是示出存储器装置的编程操作的图。
在图5中，图的水平轴表示时间Time，图的垂直轴表示施加到字线的电压V。施加到字线的电压V可包括编程电压Vpgm和验证电压V_vfy。
在图5中，假设并描述一个存储器单元被编程为存储三比特数据的TLC的情况。然而，本公开的范围不限于此，一个存储器单元可被编程为存储两比特或更少的数据或者存储四比特或更多的数据。
参照图1和图5，存储器装置100的编程操作可包括多个编程循环PL1至PLn。存储器装置100可通过执行多个编程循环PL1至PLn来执行编程操作，使得连接到所选字线的所选存储器单元具有与多个编程状态当中的任一个状态对应的阈值电压。例如，当一个存储器单元被编程为TLC时，存储器装置100可通过执行多个编程循环PL1至PLn来执行编程操作，使得连接到所选字线的所选存储器单元具有与擦除状态E和第一编程状态PV1至第七编程状态PV7当中的任一个状态对应的阈值电压。
多个编程循环PL1至PLn中的每一个可包括编程电压施加操作PGM Step和验证操作Verify Step。
编程电压施加操作PGM Step可以是将编程电压施加到与所选存储器单元连接的所选字线的操作。例如，存储器装置100可将第一编程电压Vpgm1施加到与所选存储器单元连接的所选线。在第一编程电压Vpgm1被施加到所选字线之后，各个所选存储器单元的阈值电压可具有与多个编程状态当中的目标编程状态对应的阈值电压。
验证操作Verify Step可以是将验证电压施加到与所选存储器单元连接的所选字线的操作。验证操作Verify Step可以是确定各个所选存储器单元的阈值电压是否具有与多个编程状态当中的目标编程状态对应的阈值电压的操作。验证操作Verify Step可以是施加与各个所选存储器单元的目标编程状态对应的验证电压的操作。
在实施方式中，在第一编程循环PL1中，存储器装置100可将第一编程电压Vpgm1施加到与所选存储器单元连接的所选字线，然后施加第一验证电压V_vfy1至第七验证电压V_vfy7。存储器装置100可向所选字线施加第一验证电压V_vfy1至第七验证电压V_vfy7当中的与存储器单元的目标编程状态对应的验证电压。例如，存储器装置100可使用第一验证电压V_vfy1对目标编程状态为第一编程状态的存储器单元执行验证操作Verify Step。随着验证电压V_vfy1至V_vfy7从第一验证电压V_vfy1接近第七验证电压V_vfy7，验证电压V_vfy1至V_vfy7的大小可增加。具体地，在验证电压V_vfy1至V_vfy7的大小中，第一验证电压V_vfy1的大小可最小，并且第七验证电压V_vfy7的大小可最大。验证电压的数量不限于此实施方式。
可确定使用验证电压V_vfy1至V_vfy7中的每一个已通过验证操作Verify Step的存储器单元的阈值电压具有与目标编程状态对应的阈值电压。验证操作Verify step已通过的存储器单元可在第二编程循环PL2中被编程禁止。编程禁止电压可被施加到与编程禁止的存储器单元连接的位线。
可确定使用验证电压V_vfy1至V_vfy7中的每一个验证操作Verify Step已失败的存储器单元的阈值电压不具有与目标编程状态对应的阈值电压。可对验证操作VerifyStep已失败的存储器单元执行第二编程循环PL2。
在第二编程循环PL2中，存储器装置100可将比第一编程电压Vpgm1高单位电压ΔVpgm的第二编程电压Vpgm2施加到与所选存储器单元连接的所选字线。随后，存储器装置100可与第一编程循环PL1的验证操作Verify Step相同地执行第二编程循环PL2的验证操作Verify Step。
随后，存储器装置100可与第二编程循环PL2相同地执行下一编程循环预定次数。
在实施方式中，当编程操作未在执行预定次数的编程循环内完成时，编程操作可失败。当编程操作在执行预定次数的编程循环内完成时，编程操作可通过。编程操作是否已完成可根据对所选存储器单元的所有验证操作Verify Step是否已通过来确定。当对所选存储器单元的所有验证操作Verify Step通过时，可能不执行下一编程循环。
在实施方式中，可根据增量步进脉冲编程(ISPP)方案执行编程电压。编程电压的电平可随着编程循环PL1至PLn重复而逐步增加或减少。可在存储控制器200的控制下以各种方式确定各个编程循环中使用编程电压的次数、电压电平、电压施加时间等。
图6是示出在存储器装置的编程操作中的编程电压施加操作的图。
参照图6，编程操作可包括多个编程循环PL1至PLn。多个编程循环PL1至PLn中的每一个可包括编程电压施加操作PGM Step和验证操作Verify Step。编程电压施加操作PGMStep可包括预充电时段Precharge、编程脉冲时段Pgm Pulse和放电时段Discharge。
时段t1至t2可以是预充电时段Precharge。预充电时段Precharge可以是位线BL的电压和源极线SL的电压被预充电的时段。在预充电时段Precharge中连接到具有与目标编程状态对应的阈值电压的存储器单元的位线的电压可增加至第一预充电电压Vpre1。第一预充电电压Vpre1可以是编程禁止电压。在实施方式中，第一预充电电压Vpre1可以是高于接地电压Gnd的电压。在另一实施方式中，第一预充电电压Vpre1可以是电源电压。连接到不具有与目标编程状态对应的阈值电压的存储器单元的位线的电压可维持接地电压Gnd。接地电压Gnd可以是编程允许电压。响应于从图2所示的控制逻辑130接收的页缓冲器控制信号PBSIGNALS，位线的电压可增加至第一预充电电压Vpre1。
在预充电时段Precharge中源极线SL的电压可增加至第二预充电电压Vpre2。当源极线SL的电压增加至第二预充电电压Vpre2时，存储器单元的沟道电位可增加。源极线SL的电压可响应于从图2所示的控制逻辑130接收的源极线控制信号CTRL_SL而增加至第二预充电电压Vpre2。在实施方式中，第二预充电电压Vpre2的大小可等于第一预充电电压Vpre1的大小。在另一实施方式中，第二预充电电压Vpre2的大小可低于第一预充电电压Vpre1的大小。
时段t2至t3可以是编程脉冲时段Pgm Pulse。编程脉冲时段Pgm Pulse可以是多个存储器单元当中的所选存储器单元的阈值电压增加的时段。在编程脉冲时段Pgm Pulse中，存储器装置100可将编程电压Vpgm施加到所选字线Sel_WL。在编程脉冲时段Pgm Pulse中，存储器装置100可将通过电压Vpass施加到未选字线Unsel_WL。
时段t3至t4可以是放电时段Discharge。放电时段Discharge可以是未选字线Unsel_WL和源极线SL的电压减小的时段。在放电时段Discharge中，存储器装置100可将接地电压Gnd施加到所选字线Sel_WL。在放电时段Discharge中，存储器装置100可将接地电压Gnd施加到未选字线Unsel_WL。在放电时段Discharge中源极线SL的电压可减小至接地电压Gnd。
图7是示出根据本公开的实施方式的编程操作中所包括的预充电时段的图。
参照图1和图7，编程操作可包括多个编程循环PL1至PLn。多个编程循环PL1至PLn中的每一个可包括编程电压施加操作PGM Step和验证操作Verify Step。编程电压施加操作PGM Step可包括预充电时段Precharge、编程脉冲时段Pgm Pulse和放电时段Discharge。在图7中，将仅描述编程电压施加操作PGM Step期间的预充电时段Precharge。
在预充电时段Precharge中，存储器装置100可将位线控制信号PBSENSE施加到页缓冲器。位线控制信号PBSENSE的大小可在预充电时段Precharge期间以恒定斜率增加。位线控制信号PBSENSE可以是用于增加连接到页缓冲器的位线的电压的控制信号。例如，位线控制信号PB可以是从图2所示的控制逻辑130提供的页缓冲器控制信号PBSIGNALS中所包括的控制信号。在实施方式中，位线的电压可响应于位线控制信号PBSENSE而增加至第一预充电电压Vpre1。
在预充电时段Precharge中，存储器装置100可将源极线控制信号CTRL_SL施加到源极线驱动器。源极线控制信号CTRL_SL可以是用于增加连接到源极线驱动器的源极线的电压的控制信号。在实施方式中，源极线的电压可响应于源极线控制信号CTRL_SL而增加至第二预充电电压Vpre。
时段t1至t2可以是第一编程循环PL1的预充电时段。
具体地，在时段t1至t11中，存储器装置100可向页缓冲器施加具有第一位线控制电压Vp1的大小的位线控制信号PBSENSE。在时段t11至t12中，存储器装置100可将位线控制信号PBSENSE的大小从第一位线控制电压Vp1增加至第二位线控制电压Vp2。在时段t11至t12中，位线控制信号PBSENSE从第一位线控制电压Vp1增加至第二位线控制电压Vp2的斜率可以是第一斜率ΔS1。在时段t12至t2中，存储器装置100可向页缓冲器施加具有第二位线控制电压Vp2的大小的位线控制信号PBSENSE。位线控制信号PBSENSE可在与时段t1至t2对应的第零位线预充电时间Pret_bl0内施加到页缓冲器。在时段t1至t2中，位线的电压可增加至第一预充电电压Vpre1。
在时段t1至t2中，存储器装置100可不向源极线驱动器施加源极线控制信号CTRL_SL。例如，存储器装置100可将具有接地电压Gnd的大小的源极线控制信号施加到源极线驱动器。在时段t1至t2中，源极线的电压可响应于源极线控制信号CTRL_SL而维持接地电压Gnd。
时段t3至t4可以是第i编程循环PLi的预充电时段。
具体地，在时段t3至t4中，存储器装置100可将具有第一位线控制电压Vp1的位线控制信号PBSENSE施加到页缓冲器。在时段t31至t32中，存储器装置100可将位线控制信号PBSENSE的大小从第一位线控制电压Vp1增加至第二位线控制电压Vp2。在时段t31至t32中，位线控制信号PBSENSE从第一位线控制电压Vp1增加至第二位线控制电压Vp2的斜率可以是第二斜率ΔS2。第二斜率ΔS2可小于第一斜率ΔS1。在时段t32至t4中，存储器装置100可将具有第二位线控制电压Vp2的位线控制信号PBSENSE施加到页缓冲器。位线控制信号PBSENSE可在与时段t3至t4对应的第一位线预充电时间Pret_bl1内施加到页缓冲器。第一位线预充电时间Pret_bl1可以是比第零位线预充电时间Pret_bl0更长的时间。在时段t3至t4中，位线的电压可响应于位线控制信号PBSENSE而增加至第一预充电电压Vpre。
在编程操作中在多个编程循环当中可存在具有阈值电压增加至与目标编程状态对应的阈值电压的许多存储器单元的编程循环。第一预充电电压Vpre1要被施加到与阈值电压增加至与目标编程状态对应的阈值电压的存储器单元连接的位线。即，随着阈值电压增加至与目标编程状态对应的阈值电压的存储器单元的数量变大，要施加第一预充电电压的位线的数量变大。因此，可同时生成大电流。因此，可调节位线控制信号PBSENSE增加的斜率以调节所生成的电流的量。
在时段t3至t32中，存储器装置100可向源极线驱动器施加具有第一源极线控制电压Vc1的大小的源极线控制信号CTRL_SL。在时段t3至t32中，源极线的电压可响应于源极线控制信号CTRL_SL而增加至第二预充电电压Vpre2。源极线控制信号CTRL_SL可在与时段t3至t32对应的第一源极线预充电时间Pret_sl1内施加到源极线驱动器。源极线的电压可在第一源极线预充电时间Pret_sl1内增加至第二预充电电压Vpre2。
在第i编程循环PLi的预充电时段Precharge中，施加位线控制信号PBSENSE的第一位线预充电时间Pret_bl1和施加源极线控制信号CTRL_SL的第一源极线预充电时间Pret_sl1可彼此不同。具体地，第一位线预充电时间Pret_bl1可比第一源极线预充电时间Pret_sl1更长。因为第i编程循环PLi的预充电时段Precharge直至位线控制信号PBSENSE的施加结束的时间t4，所以源极线控制信号CTRL_SL可被施加直至时间t32之后的时间t4。
时段t5至t6可以是第n编程循环PLn的预充电时段Precharge。
具体地，在时段t5至t51中，存储器装置100可向页缓冲器施加具有第一位线控制电压Vp1的位线控制信号PBSENSE。在时段t51至t52中，存储器装置100可将位线控制信号PBSENSE的大小从第一位线控制电压Vp1增加至第二位线控制电压Vp2。在时段t51至t52中，位线控制信号PBSENSE从第一位线控制电压Vp1增加至第二位线控制电压Vp2的斜率可以是第一斜率ΔS1。在时段t52至t53中，存储器装置100可向页缓冲器施加具有第二位线控制电压Vp2的位线控制信号PBSENSE。位线控制信号PBSENSE可在与时段t5至t53对应的第零位线预充电时间Pret_bl0内施加到页缓冲器。在第n编程循环PLn中施加位线控制信号的时间可比在第i编程循环PLi中施加位线控制信号的时间更短。在t5至t53中，位线的电压可响应于位线控制信号PBSENSE而增加至第一预充电电压Vpre1。
在时段t5至t6中，存储器装置100可向源极线驱动器施加具有第二源极线控制电压Vc2的大小的源极线控制信号CTRL_SL。第二源极线控制电压Vc2的大小可大于第一源极线控制电压Vc1的大小。在时段t5至t6中，源极线的电压可响应于源极线控制信号CTRL_SL而增加至第三预充电电压Vpre3。第三预充电电压Vpre3的大小可大于第二预充电电压Vpre2的大小。源极线控制信号CTRL_SL可在与时段t5至t6对应的第二源极线预充电时间Pret_sl2内施加到源极线驱动器。源极线的电压可在第二源极线预充电时间Pret_sl2内增加至第三预充电电压Vpre3。因为在第n编程循环PLn中源极线的电压增加的大小大于在第i编程循环PLi中源极线的电压增加的大小，所以第n编程循环PLn中的源极线预充电时间可比第i编程循环PLi中的源极线预充电时间更长。第二源极线预充电时间Pret_sl2可比第零位线预充电时间Pret_bl0更长。第n编程循环PLn的预充电时段Precharge直至源极线控制信号CTRL_SL的施加结束的时间t6，因此，位线控制信号PBSENSE可被施加直至时间t53之后的时间t6。
在实施方式中，存储器装置100可根据执行编程循环的次数来确定施加位线控制信号的时间。在另一实施方式中，存储器装置100可根据在编程操作中具有与目标编程状态对应的阈值电压的存储器单元的数量来确定施加位线控制信号的时间。在另一实施方式中，存储器装置100可根据在编程操作中增加至第一预充电电压Vpre1的位线的数量来确定施加位线控制信号的时间。
在实施方式中，存储器装置100可根据源极线的电压增加的大小来确定施加源极线控制信号的时间。例如，当源极线的电压增加的大小较小时，施加源极线控制信号的时间可较短。在另一示例中，当源极线的电压增加的大小较大时，施加源极线控制信号的时间可较长。
存储器装置100可存储关于根据执行编程操作的程度确定的施加位线控制信号的时间和施加源极线控制信号的时间的信息。例如，执行编程操作的程度可意指多个编程循环执行的次数。在另一示例中，执行编程操作的程度可意指具有与目标编程状态对应的阈值电压的存储器单元的数量。存储器装置100可将关于施加位线控制信号的时间和施加源极线控制信号的时间的信息存储在图1所示的预充电时间信息存储部140中。如参照图7描述的，存储器装置100可在根据执行编程操作的程度确定的位线预充电时间内将位线控制信号施加到页缓冲器，并且可在根据执行编程操作的程度确定的源极线预充电时间内将源极线控制信号施加到源极线驱动器。
多个编程循环PL1至PLn可被分成初始时段、中间时段和结束时段。例如，如图7所示，初始时段可以是第一编程循环PL1，中间时段可以是第i编程循环PLi，结束时段可以是第n编程循环PLn。在中间时段中，位线预充电时间可比源极线预充电时间更长。在结束时段中，源极线预充电时间可比位线预充电时间更长。
图8是示出根据本公开的实施方式的预充电时段中的位线和源极线互锁操作的示例的图。
在图8中，将省略与图7所示的部分重复的部分的描述。在图8中，将仅描述编程电压施加操作PGM Step中的预充电时段Precharge。
参照图1和图8，时段t3至t4可以是第i编程循环PLi的预充电时段Precharge。
具体地，在时段t3至t4中，存储器装置100可将位线控制信号PBSENSE施加至页缓冲器。位线控制信号PBSENSE可在第一位线预充电时间Pret_bl1内施加到页缓冲器。
在时段t3至t4中，存储器装置100可向源极线驱动器施加具有第一源极线控制电压Vc1的源极线控制信号CTRL_SL。源极线控制信号CTRL_SL可在与时段t3至t4对应的第一位线预充电时间Pret_bl1内施加到源极线驱动器。
在第i编程循环PLi的预充电时段Precharge中，存储器装置100可将位线预充电时间和源极线预充电线彼此比较。存储器装置100可在从位线预充电时间和源极线预充电时间中选择的较长预充电时间内将位线控制信号PBSENSE和源极线控制信号CTRL_SL分别施加到页缓冲器和源极线驱动器。在实施方式中，类似于图7所示的第i编程循环PLi，当位线预充电时间比源极线预充电时间更长时，存储器装置100可在第i编程循环PLi中在第一位线预充电时间Pret_bl1内将位线控制信号PBSENSE和源极线控制信号CTRL_SL分别施加到页缓冲器和源极线驱动器。位线的电压可在第一位线预充电时间Pret_bl1内增加至第一预充电电压Vpre1。源极线的电压可在第一位线预充电时间Pret_bl1内增加至第二预充电电压Vpre2。
时段t5至t6可以是第n编程循环PLn的预充电时段Precharge。
具体地，在时段t5至t6中，存储器装置100可将位线控制信号PBSENSE施加到页缓冲器。可在与时段t5至t6对应的第二源极线预充电时间Pret_sl2内施加位线控制信号PBSENSE。
在时段t5至t6中，存储器装置100可向源极线驱动器施加具有第二源极线控制电压Vc2的大小的源极线控制信号CTRL_SL。源极线控制信号CTRL_SL可在与时段t5至t6对应的第二源极线预充电时间Pret_sl2内施加到源极线驱动器。
在第n编程循环PLn的预充电时段Precharge中，存储器装置100可比较位线预充电时间和源极线预充电时间。在实施方式中，类似于图7所示的第n编程循环PLn，当源极线预充电时间比位线预充电时间长时，存储器装置100可在第n编程循环PLn中在第二源极线预充电时间Pret_sl2内将位线控制信号PBSENSE和源极线控制信号CTRL_SL分别施加到页缓冲器和源极线驱动器。第n编程循环PLn中的位线控制信号可在比图7中描述的第零位线预充电时间Pret_bl0更长的第二源极线预充电时间Pret_Sl2内施加到页缓冲器。即，在图8所示的第n编程循环PLn中位线控制信号PBSENSE增加的斜率可小于在图7所示的第n编程循环PLn中位线控制信号PBSENSE增加的斜率。
位线的电压可在第二源极线预充电时间Pret_sl2内增加至第一预充电电压Vpre。源极线的电压可在第二源极线预充电时间Pret_sl2内增加至第三预充电电压Vpre3。
在实施方式中，存储器装置100可在多个编程循环中的每一个中将位线预充电时间和源极线预充电时间彼此比较。存储器装置100可在多个编程循环中的每一个中在从位线预充电时间和源极线预充电时间中选择的较长预充电时间内将位线控制信号和源极线控制信号施加到页缓冲器和源极线驱动器。
图9是示出根据本公开的实施方式的预充电时段中的位线和源极线互锁操作的示例的图。
在图9中，将省略与图7和图8所示的部分重复的部分的描述。在图9中，将仅描述编程电压施加操作PGM Step中的预充电时段Precharge。
参照图1和图9，时段t3至t4可以是第i编程循环PLi的预充电时段Precharge。
具体地，在时段t3至t4中，存储器装置100可将位线控制信号PBSENSE施加到页缓冲器。位线控制信号PBSENSE可在与时段t3至t4对应的源极线预充电时间Pret_sl内施加到页缓冲器。
在时段t3至t4中，存储器装置100可向源极线驱动器施加具有第二源极线控制电压Vc2的大小的源极线控制信号CTRL_SL。源极线控制信号CTRL_SL可在与时段t3至t4对应的源极线预充电时间Pret_sl内施加到源极线驱动器。
在实施方式中，与图7所示的第i编程循环PLi中位线预充电时间比源极线预充电时间更长的情况不同，在图9所示的第i编程循环PLi中源极线预充电时间可比位线预充电时间更长。存储器装置100可在第i编程循环PLi中在源极线预充电时间Pret_sl内将位线控制信号PBSENSE和源极线控制信号CTRL_SL分别施加到页缓冲器和源极线驱动器。位线的电压可在源极线预充电时间Pret_sl内增加至第一预充电电压Vpre1。源极线的电压可在源极线预充电时间Pret_sl内增加至第三预充电电压Vpre3。
时段t5至t6可以是第n编程循环PLn的预充电时段Precharge。
具体地，在时段t5至t6中，存储器装置100可将位线控制信号PBSENSE施加到页缓冲器。位线控制信号PBSENSE可在与时段t5至t6对应的源极线预充电时间Pret_sl内施加到页缓冲器。
在时段t5至t6中，存储器装置100可向源极线驱动器施加具有第二源极线控制电压Vc2的大小的源极线控制信号。源极线控制信号CTRL_SL可在与时段t5至t6对应的源极线预充电时间Pret_sl内施加到源极线驱动器。存储器装置100可在第n编程循环PLn中在源极线预充电时间Pret_sl内将位线控制信号PBSENSE和源极线控制信号CTRL_SL分别施加到页缓冲器和源极线驱动器。位线的电压可在源极线预充电时间Pret_sl内增加至第一预充电电压Vpre1。源极线的电压可在源极线预充电时间Pret_sl内增加至第三预充电电压Vpre3。
图10是示出根据本公开的实施方式的编程电压施加操作的图。
图1所示的存储器装置100可包括控制逻辑1000、电压发生器1100、源极线驱动器1200、页缓冲器1300和存储器单元阵列1400。
控制逻辑1000可被实现为图2所示的控制逻辑130的一个组件。电压发生器1100可包括电压发生电路121和行解码器122(示出于图2)。源极线驱动器1200可被实现为图2所示的源极线驱动器128的一个组件。页缓冲器1300可被实现为图2所示的页缓冲器组123的一个组件。
控制逻辑1000可包括编程操作控制器1010和预充电时间信息存储部1020。编程操作控制器1010可控制对存储器单元阵列1400的编程操作。预充电时间信息存储部1020可存储关于根据执行编程操作的程度确定的位线预充电时间和源极线预充电时间的信息。
编程操作控制器1010可包括字线电压控制器1011和预充电电压控制器1012。字线电压控制器1011可控制要施加到与存储器单元连接的字线的电压。字线电压控制器1011可向电压发生器1100提供用于生成要施加到字线的电压V_wl的字线电压控制信号OP_CMD。
基于从预充电时间信息存储部1020提供的关于预充电时间的信息Pret_inf，预充电电压控制器1012可将源极线控制信号CTRL_SL和位线控制信号PBSENSE分别提供给源极线驱动器1200和页缓冲器1300。关于预充电时间的信息Pret_inf可包括关于位线预充电时间和源极线预充电时间的信息。
在实施方式中，在第一预充电模式下，预充电电压控制器1012可在位线预充电时间内向页缓冲器1300提供位线控制信号PBSENSE，并且可在源极线预充电时间内向源极线驱动器1200提供源极线控制信号CTRL_SL。即，预充电电压控制器1012可在如图7中所描述根据执行编程操作的程度确定的位线预充电时间和源极线预充电时间内将位线控制信号PBSENSE和源极线控制信号CTRL_SL分别提供给页缓冲器1300和源极线驱动器1200。
在另一实施方式中，在第二预充电模式下，预充电电压控制器1012可在从如图8中所描述根据执行编程操作的程度确定的位线预充电时间和源极线预充电时间中选择的较长预充电时间内将位线控制信号PBSENSE和源极线控制信号CTRL_SL分别提供给页缓冲器1300和源极线驱动器1200。预充电电压控制器1012可在多个编程循环中的每一个中将位线预充电时间和源极线预充电时间彼此比较。在实施方式中，预充电电压控制器1012可包括预充电时间比较器1013以用于在多个编程循环中的每一个中将位线预充电时间和源极线预充电时间彼此比较。预充电时间比较器1013可确定从位线预充电时间和源极线预充电时间中选择的较长预充电时间作为预充电时间。
电压发生器1100可响应于字线电压控制信号OP_CMD而生成要施加到字线的电压V_wl并且将所生成的电压V_wl提供给存储器单元阵列1400。要施加到字线的电压V_wl可以是编程电压或通过电压。
源极线驱动器1200可响应于源极线控制信号CTRL_SL而将第二预充电电压V_pre2提供给存储器单元阵列1400。连接在源极线驱动器1200和存储器单元阵列1400之间的源极线的电压可根据源极线控制信号CTRL_SL而增加至第二预充电电压V_pre2。
页缓冲器1300可响应于位线控制信号PBSENSE向存储器单元阵列1400提供第一预充电电压V_pre1。连接在页缓冲器1300和存储器单元阵列1400之间的位线的电压可根据位线控制信号PBSENSE而增加至第一预充电电压V_pre1。
图11是示出根据本公开的方法的存储器装置的编程操作的流程图。
参照图11，在步骤S1101中，存储器装置100可存储关于根据执行编程操作的程度确定的第一预充电时间和第二预充电时间的预充电信息。第一预充电时间可以是位线预充电时间。第二预充电时间可以是源极线预充电时间。
在步骤S1103中，存储器装置100可将第一预充电时间和第二预充电时间彼此比较。当从第一预充电时间和第二预充电时间中选择的第一预充电时间较长时，可执行步骤S1105。另选地，当从第一预充电时间和第二预充电时间中选择的第二预充电时间较长时，可执行步骤S1107。
在步骤S1105中，存储器装置100可在第一预充电时间内将位线的电压增加至第一预充电电压并将源极线的电压增加至第二预充电电压。在实施方式中，存储器装置100可在第一预充电时间内将位线控制信号和源极线控制信号分别施加到页缓冲器和源极线驱动器。
在步骤S1107中，存储器装置100可在第二预充电时间内将位线的电压增加至第一预充电电压并将源极线的电压增加至第二预充电电压。在实施方式中，存储器装置100可在第二预充电时间内将位线控制信号和源极线控制信号分别施加到页缓冲器和源极线驱动器。
在步骤S1109中，存储器装置100可将编程电压施加到与存储器单元连接的字线。
根据本公开，可提供一种存储器装置和该存储器装置的操作方法，其可调节在编程操作中生成的电流的大小。
尽管参考其特定示例性实施方式示出和描述了本公开，但是本领域技术人员将理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可对其进行形式和细节上的各种改变。因此，本公开的范围不应限于上述示例性实施方式，而是应该不仅由所附权利要求，而且由其等同物确定。
在上述实施方式中，所有步骤可选择性地执行，或者可省略部分步骤。在各个实施方式中，步骤未必根据所描述的顺序执行，而是可重新布置。本说明书和附图中公开的实施方式仅是示例以方便本公开的理解，本公开不限于此。即，对于本领域技术人员而言应该显而易见的是，可基于本公开的技术范围进行各种修改。
此外，已在附图和说明书中描述了本公开的实施方式。尽管这里使用了特定术语，但这些术语仅用于说明本公开的实施方式。因此，本公开不限于上述实施方式，在本公开的精神和范围内可进行许多变化。对于本领域技术人员而言应该显而易见，除了本文所公开的实施方式之外，还可基于本公开的技术范围进行各种修改。
相关申请的交叉引用
本申请要求2022年7月12日提交于韩国知识产权局的韩国专利申请号10-2022-0085350的优先权，其完整公开通过引用并入本文。

Claims (21)

1.一种存储器装置，该存储器装置包括：
预充电时间信息存储部，该预充电时间信息存储部存储关于根据执行编程操作的程度确定的施加位线控制信号的第一预充电时间和施加源极线控制信号的第二预充电时间的信息；以及
预充电电压控制器，该预充电电压控制器在所述编程操作中在从所述第一预充电时间和所述第二预充电时间中选择的较长预充电时间内将所述位线控制信号和所述源极线控制信号分别提供给页缓冲器和源极线驱动器。
2.根据权利要求1所述的存储器装置，该存储器装置还包括：
存储器单元，所述存储器单元分别连接在源极线和位线之间；以及
字线电压控制器，该字线电压控制器执行包括用于将数据存储在所述存储器单元中的多个编程循环的所述编程操作，
其中，所述页缓冲器根据所述位线控制信号向所述位线提供电压，并且
其中，所述源极线驱动器根据所述源极线控制信号向所述源极线提供电压。
3.根据权利要求2所述的存储器装置，其中，所述位线控制信号的大小在所述较长预充电时间内以恒定斜率增加。
4.根据权利要求3所述的存储器装置，其中，执行所述编程操作的程度是执行所述多个编程循环的次数。
5.根据权利要求3所述的存储器装置，其中，执行所述编程操作的程度是所述存储器单元当中的被编程为具有与目标编程状态对应的阈值电压的存储器单元的数量。
6.根据权利要求4所述的存储器装置，其中，所述预充电电压控制器还包括预充电时间比较器，该预充电时间比较器基于通过将所述第一预充电时间和所述第二预充电时间彼此比较而获得的结果来确定所述较长预充电时间。
7.根据权利要求6所述的存储器装置，其中，所述多个编程循环包括初始时段、中间时段和结束时段，并且
其中，所述预充电电压控制器在所述中间时段和所述结束时段中向所述源极线驱动器提供所述源极线控制信号。
8.根据权利要求7所述的存储器装置，其中，所述预充电时间比较器在所述中间时段和所述结束时段中将所述较长预充电时间确定为所述第二预充电时间。
9.根据权利要求7所述的存储器装置，其中，所述源极线控制信号的大小基于执行所述多个编程循环的次数而增加。
10.根据权利要求9所述的存储器装置，其中，所述预充电时间比较器：
在所述中间时段中将所述较长预充电时间确定为所述第一预充电时间，并且
在所述结束时段中将所述较长预充电时间确定为所述第二预充电时间。
11.一种存储器装置，该存储器装置包括：
预充电时间信息存储部，该预充电时间信息存储部存储关于根据执行编程操作的程度确定的位线的电压增加至第一预充电电压的第一预充电时间和源极线的电压增加至第二预充电电压的第二预充电时间的信息；以及
编程操作控制器，该编程操作控制器控制所述编程操作，使得所述位线的电压和所述源极线的电压在所述编程操作中在从所述第一预充电时间和所述第二预充电时间中选择的任一个预充电时间内分别增加至第一预充电电压和第二预充电电压。
12.根据权利要求11所述的存储器装置，该存储器装置还包括：
存储器单元，所述存储器单元分别连接到所述源极线和所述位线；以及
外围电路，该外围电路执行将数据存储在所述存储器单元中的所述编程操作。
13.根据权利要求12所述的存储器装置，其中，所述编程操作包括多个编程循环，并且
其中，所述编程操作控制器控制所述外围电路，使得所述源极线的电压从所述多个编程循环当中的预定编程循环开始增加至所述第二预充电电压。
14.根据权利要求13所述的存储器装置，其中，所述编程操作控制器控制所述外围电路，使得所述位线的电压和所述源极线的电压在所述第二预充电时间内分别增加至所述第一预充电电压和所述第二预充电电压。
15.根据权利要求13所述的存储器装置，其中，所述第二预充电电压的大小基于执行所述多个编程循环的次数而增加。
16.根据权利要求15所述的存储器装置，其中，所述多个编程循环包括初始时段、中间时段和结束时段，并且
其中，所述编程操作控制器控制所述外围电路，使得所述位线的电压和所述源极线的电压在所述中间时段中在所述第一预充电时间内分别增加至所述第一预充电电压和所述第二预充电电压，并且所述位线的电压和所述源极线的电压在所述结束时段中在所述第二预充电时间内分别增加至所述第一预充电电压和所述第二预充电电压。
17.一种操作存储器装置的方法，该方法包括以下步骤：
存储关于根据执行编程操作的程度确定的位线的电压增加至第一预充电电压的第一预充电时间和源极线的电压增加至第二预充电电压的第二预充电时间的信息；
使所述位线的电压和所述源极线的电压在从所述第一预充电时间和所述第二预充电时间中选择的任一个预充电时间内分别增加至第一预充电电压和第二预充电电压；以及
将编程电压施加到与存储器单元连接的字线。
18.根据权利要求17所述的方法，其中，执行所述编程操作的程度是执行包括在所述编程操作中的多个编程循环的次数。
19.根据权利要求18所述的方法，其中，所述位线的电压和所述源极线的电压在所述第二预充电时间内分别增加至所述第一预充电电压和所述第二预充电电压。
20.根据权利要求18所述的方法，其中，所述第二预充电电压的大小基于执行所述多个编程循环的次数而增加。
21.根据权利要求20所述的方法，其中，所述多个编程循环包括初始时段、中间时段和结束时段，并且
其中，在使所述位线的电压和所述源极线的电压在所述任一个预充电时间内分别增加至所述第一预充电电压和所述第二预充电电压的步骤中，所述位线的电压和所述源极线的电压在所述中间时段中在所述第一预充电时间内分别增加至所述第一预充电电压和所述第二预充电电压，并且所述位线的电压和所述源极线的电压在所述结束时段中在所述第二预充电时间内分别增加至所述第一预充电电压和所述第二预充电电压。
CN202310104094.6A 2022-07-12 2023-01-31 存储器装置及其操作方法 Pending CN117393023A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0085350 2022-07-12
KR1020220085350A KR20240008468A (ko) 2022-07-12 2022-07-12 메모리 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
CN117393023A true CN117393023A (zh) 2024-01-12

Family

ID=89436169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310104094.6A Pending CN117393023A (zh) 2022-07-12 2023-01-31 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US20240020022A1 (zh)
KR (1) KR20240008468A (zh)
CN (1) CN117393023A (zh)

Also Published As

Publication number Publication date
US20240020022A1 (en) 2024-01-18
KR20240008468A (ko) 2024-01-19

Similar Documents

Publication Publication Date Title
US11164644B2 (en) Storage device and method of operating the same
US11568946B2 (en) Memory device performing verify operation and method of operating the same
US20220076754A1 (en) Memory device and method of operating the same
CN112885394B (zh) 存储器装置和操作该存储器装置的方法
US11335406B2 (en) Memory device for performing program verify operation and method of operating the same
US11646084B2 (en) Memory device performing program operation and method of operating the same
KR20210074028A (ko) 메모리 장치 및 그 동작 방법
US20230071618A1 (en) Memory device and operating method of the memory device
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11335421B2 (en) Memory device and method of operating the same
US20240020022A1 (en) Memory device and operating method thereof
US11742035B2 (en) Memory device including bit line precharge operation during program verify operation
US11875863B2 (en) Memory device configured to apply first and second pass voltages to unselected word lines based on an operating voltage
US11646089B2 (en) Memory device for performing verify operation and operating method thereof
US11615847B2 (en) Memory device and operating method of the memory device
US11367492B2 (en) Page buffer and operating method thereof
US20230290412A1 (en) Memory device and program operation method thereof
US20240028217A1 (en) Memory device and method of operating the memory device
US20240127892A1 (en) Memory device and operating method of the memory device
KR20240050568A (ko) 메모리 장치 및 그것의 동작 방법
CN114388035A (zh) 存储器设备和操作存储器设备的方法
CN117437962A (zh) 存储器装置及其操作方法
CN117174150A (zh) 存储器装置及其操作方法
CN114203238A (zh) 存储器设备和操作存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination