CN115798552A - 存储器装置及该存储器装置的操作方法 - Google Patents

存储器装置及该存储器装置的操作方法 Download PDF

Info

Publication number
CN115798552A
CN115798552A CN202210392958.4A CN202210392958A CN115798552A CN 115798552 A CN115798552 A CN 115798552A CN 202210392958 A CN202210392958 A CN 202210392958A CN 115798552 A CN115798552 A CN 115798552A
Authority
CN
China
Prior art keywords
voltage
bit line
cycle
verify
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210392958.4A
Other languages
English (en)
Inventor
辛弦燮
郭东勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115798552A publication Critical patent/CN115798552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及存储器装置及该存储器装置的操作方法。一种存储器装置包括：多个存储器单元；外围电路，其用于执行包括多个循环的编程操作，每个循环包括编程电压施加步骤和使用多个验证电压的验证步骤；以及编程操作控制器，其用于控制外围电路以执行编程操作。编程操作控制器包括：验证电压控制器，其用于从多个循环当中的预定目标循环开始，改变作为多个验证电压之间的间隔的验证电压间隔；以及位线电压控制器，其基于多个循环当中的第n循环的验证步骤的验证结果，控制在第(n+1)循环和第(n+2)循环的编程电压施加步骤中向连接至第一存储器单元和第二存储器单元的位线施加的位线电压。

Description

存储器装置及该存储器装置的操作方法
技术领域
本公开总体上涉及电子装置，并且更具体地，涉及存储器装置和该存储器装置的操作方法。
背景技术
储存装置是在诸如计算机或智能电话之类的主机装置的控制下存储数据的装置。储存装置可以包括用于存储数据的存储器装置和用于控制存储器装置的存储器控制器。存储器装置分类为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是仅在供电时才存储数据并且在供电中断时所存储的数据消失的存储器装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使在供电中断时数据也不会消失的存储器装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)、闪存等。
发明内容
根据本公开的实施方式，提供了一种存储器装置，其包括：多个存储器单元；外围电路，其被配置为执行包括多个循环的编程操作，每个循环包括向多个存储器单元当中的目标单元施加编程电压的编程电压施加步骤和通过使用第一验证电压和大于第一验证电压的第二验证电压验证目标单元是否已经被编程的验证步骤；以及编程操作控制器，其被配置为控制外围电路以执行编程操作，其中，编程操作控制器包括：验证电压控制器，其被配置为自多个循环当中的预定目标循环开始，改变作为第一验证电压和第二验证电压之间的间隔的验证电压间隔；以及位线电压控制器，其被配置为控制外围电路，以基于多个循环当中作为目标循环的第n(n是等于或大于2的自然数)循环的验证步骤的验证结果，在第(n+1)循环的编程电压施加步骤中，向连接至目标单元当中的第一存储器单元的位线施加第一位线电压，并且向连接至目标单元当中的第二存储器单元的位线施加第二位线电压，第一存储器单元具有低于第一验证电压的阈值电压，并且第二存储器单元具有高于或等于第一验证电压且低于第二验证电压的阈值电压，以及在第(n+2)循环的编程电压施加步骤中，向连接至第一存储器单元的位线施加第二位线电压。
根据本公开的实施方式，提供了一种操作存储器装置的方法，该存储器装置用于执行向连接至多个存储器单元当中的目标单元的字线施加随着循环增加而按照步进电压增加的编程电压并且通过使用第一验证电压和第二验证电压对目标单元执行验证操作的编程操作，该方法包括以下步骤：基于关于预定目标循环的信息，在多个循环当中的第n(n是等于或大于2的自然数)循环中，通过将作为第一验证电压和第二验证电压之间的间隔的验证电压间隔从默认验证电压间隔改变为目标间隔，来执行验证操作，默认验证电压间隔为在多个循环当中的第一循环至第(n-1)循环中的验证电压间隔；基于通过在第n循环中执行验证操作而获得的结果，在多个循环当中的第(n+1)循环中，通过向连接至具有低于第一验证电压的阈值电压的存储器单元的位线施加第一位线电压，并且向连接至第二存储器单元的位线施加高于第一位线电压的第二位线电压，来执行编程操作，第二存储器单元具有大于或等于第一验证电压并且低于第二验证电压的阈值电压；以及在多个循环当中的第(n+2)循环中通过向连接至第一存储器单元的位线施加第二位线电压，来执行编程操作。
根据本公开的实施方式，提供了一种存储器装置，其包括：多个存储器单元；外围电路，其被配置为执行包括多个循环的编程操作，每个循环包括向多个存储器单元当中的目标单元施加编程电压的编程电压施加步骤以及通过使用多个验证电压验证目标单元是否已经被编程的验证步骤；以及编程操作控制器，其被配置为控制外围电路，以从多个循环当中的预定目标循环开始将多个验证电压之间的间隔从默认间隔改变为目标间隔，基于作为目标循环的第n(n是等于或大于2的自然数)循环中的验证结果，确定在第(n+1)循环和第(n+2)循环的编程电压施加步骤中要向目标单元的位线施加的每个位线电压，以及在第(n+1)循环和第(n+2)循环中省略验证步骤的执行。
附图说明
现在将在下文中参照附图更充分地描述实施方式的示例。然而，它们可以以不同的形式来体现而不应被解释为限于这里阐述的实施方式。
在附图中，为了图示清楚，可能夸大了尺寸。将理解的是，当元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。贯穿全文，相似的附图标记指代相似的元件。
图1是例示了根据本公开的实施方式的储存装置的图。
图2是例示了图1所示的存储器装置的结构的图。
图3是例示了图2所示的存储器单元阵列的实施方式的图。
图4是例示了图3所示的存储块当中的任意一个存储块的电路图。
图5是例示了根据本公开的实施方式的编程操作的图。
图6是例示了根据本公开的实施方式的根据通过将电流感测电路计数的失败位数量与参考数进行比较所获得的结果的通过循环的示意图。
图7是例示了根据本公开的实施方式的在后半循环中省略验证操作的图。
图8是例示了根据本公开的实施方式的双重验证编程操作的图。
图9是例示了在双重验证编程操作中的后半循环中省略了验证操作的存储器单元的分布劣化的图。
图10A是例示了根据两个验证电压之间的间隔变化的存储器单元的分布的图。
图10B是例示了根据本公开的实施方式的DPGM(双重验证PGM)有效偏压根据连接至目标存储器单元的位线电压的电平增加的变化的图。
图11是例示了根据步进电压的幅值和施加到连接至第二存储器单元的位线的默认位线电压的幅度的默认验证电压间隔的图。
图12是例示了根据本公开的实施方式的存储器装置的操作方法的流程图。
具体实施方式
本文公开的特定结构或功能描述仅是出于描述根据本公开的概念的实施方式的目的而例示的。根据本公开的概念的实施方式可以以各种形式实现，并且不能被解释为限于这里阐述的实施方式。
在下文中，将参照附图详细描述本公开的实施方式的示例。
实施方式提供了存储器装置，该存储器装置能够在通过使用两个验证电压执行编程操作的编程操作方法中，减小在后半循环中省略了验证操作的编程操作中的分布劣化。
图1是例示了根据本公开的实施方式的储存装置的图。
参照图1，储存装置50可以包括存储器装置100和被配置为控制存储器装置100的操作的存储器控制器200。储存装置50可以是用于在诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐之类的主机的控制下存储数据的装置。
根据作为与主机的通信方案的主机接口，储存装置50可以制造为各种类型的储存装置中的任何一种。例如，可以用诸如以下的各种类型的储存装置50中的任何一种来实现储存装置50：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)储存装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等。
储存装置50可以制造为各种封装类型中的任何一种。例如，储存装置50可以制造为诸如以下的各种封装类型中的任何一种：封装体叠层(PoP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)。
存储器装置100可以存储数据。存储器装置100在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括用于存储数据的多个存储器单元。存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页。在实施方式中，页可以是用于将数据存储在存储器装置100中或读取存储器装置100中所存储的数据的单位。存储块可以是用于擦除数据的单位。在实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假设并描述了存储器装置100是NAND闪存的情况。
存储器装置100从存储器控制器200接收命令和地址，并且访问存储器单元阵列中由地址所选择的区域。也就是说，存储器装置100可以对由地址所选择的区域执行由命令所指示的操作。例如，存储器装置100可以执行写入(编程)操作、读取操作和擦除操作。在编程操作中，存储器装置100可以将数据编程到由地址所选择的区域中。在读取操作中，存储器装置100可以从由地址所选择的区域读取数据。在擦除操作中，存储器装置100可以擦除由地址所选择的区域中所存储的数据。
存储器控制器200可以控制储存装置50的整体操作。
当向储存装置50供电时，存储器控制器200可以执行固件(FW)。当存储器装置100为闪存装置时，存储器控制器200可以执行诸如闪存转换层(FTL)之类的FW，以控制主机和存储器装置100之间的通信。
在实施方式中，存储器控制器200可以从主机接收数据和逻辑块地址(LBA)，并将LBA转换为表示存储器装置100中包括的要存储数据的存储器单元的地址的物理块地址(PBA)。
存储器控制器200可以响应于来自主机的请求而控制存储器装置100执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器装置100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器装置100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器装置100提供擦除命令和PBA。
在实施方式中，存储器控制器200可以在没有来自主机的任何请求的情况下自主地生成命令、地址和数据，并将命令、地址和数据发送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，以执行后台操作，诸如用于损耗均衡的编程操作和用于垃圾回收的编程操作。
在实施方式中，存储器控制器200可以控制至少两个存储器装置100。存储器控制器200可以根据交织方案控制存储器装置以提高操作性能。
主机可以使用诸如以下的各种通信方式中的至少一种与储存装置50通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、Firewire(火线)、外围组件互连(PCI)、PCI-快速(PCIe)、快速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和减载DIMM(LRDIMM)。
在实施方式中，存储器装置100可以包括编程操作控制器140。
编程操作控制器140可以控制外围电路，以对多个存储器单元执行编程操作。编程操作控制器140可以从多个循环当中的预定目标循环开始改变作为第一验证电压和第二验证电压之间的间隔的验证电压间隔。编程操作控制器140可以基于多个循环当中的目标循环中验证步骤的验证结果，确定在第(n+1)循环和第(n+2)循环中向分别连接至第一存储器单元和第二存储器单元的位线施加的电压。编程操作控制器140可以控制外围电路，以在第(n+1)循环和第(n+2)循环中省略验证步骤的执行。在实施方式中，n可以是等于或大于2的自然数。如本文针对参数所使用的词语“预定”(诸如预定目标循环或预定循环)表示该参数的值是在过程或算法中使用该参数之前确定的。对于一些实施方式，参数的值是在过程或算法开始之前确定的。在其它实施方式中，参数的值是在过程或算法期间但是在过程或算法中使用该参数之前确定的。
图2是例示了图1所示的存储器装置的结构的图。
参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。控制逻辑130可以实现为硬件、软件、或者硬件和软件的组合。例如，控制逻辑130可以是根据算法而操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL连接至地址解码器121。多个存储块BLK1至BLKz通过位线BL1至BLm连接至读/写电路123。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。多个存储器单元当中连接至相同字线的存储器单元可以被定义为一个物理页。也就是说，存储器单元阵列110可以配置有多个物理页。
存储器装置的每个存储器单元可以被配置为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、或存储四个数据位的四级单元(QLC)。
外围电路120可以包括地址解码器121、电压发生器122、读/写电路123、数据输入/输出电路124和感测电路125。
外围电路120驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110以执行编程操作、读取操作和擦除操作。
地址解码器121通过行线RL连接至存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据实施方式，字线可以包括正常字线和虚拟字线。根据实施方式，行线RL还可以包括管式选择线。
地址解码器121可以在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121可以对接收到的地址ADDR中的块地址进行解码。地址解码器121根据解码后的块地址选择存储块BLK1至BLKz当中的至少一个存储块。地址解码器121可以对接收到的地址ADDR中的行地址进行解码。地址解码器121可以通过根据解码后的行地址向至少一条字线施加从电压发生器122提供的电压来选择被选存储块的至少一条字线。
在编程操作中，地址解码器121可以向被选字线施加编程电压，并且向未选字线施加电平比编程电压的电平低的通过电压。在编程验证操作中，地址解码器121可以向被选字线施加验证电压，并且向未选字线施加电平比验证电压的电平高的验证通过电压。
在读取操作中，地址解码器121可以向被选字线施加读取电压，并且向未选字线施加电平比读取电压的电平高的读取通过电压。
根据实施方式，存储器装置100的擦除操作以存储块为单位来执行。在擦除操作中，输入到存储器装置100的地址ADDR包括块地址。地址解码器121可以对块地址进行解码并且根据解码后的块地址来选择至少存储块。在擦除操作中，地址解码器121可以向连接至被选存储块的字线施加接地电压。
根据实施方式，地址解码器121可以对发送给它的地址ADDR中的列地址进行解码。解码后的列地址可以被发送给读/写电路123。在实施方式中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器之类的组件。
电压发生器122可以通过使用提供给存储器装置100的外部电源电压来生成多个电压。电压发生器122在控制逻辑130的控制下操作。
在实施方式中，电压发生器122可以通过调整外部电源电压来生成内部电源电压。电压发生器122生成的内部电源电压用作存储器装置100的操作电压。
在实施方式中，电压发生器122可以通过使用外部电源电压或内部电源电压来生成多个电压。电压发生器122可以生成存储器装置100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个未选读取电压。
为了生成具有各种电压电平的多个电压，电压发生器122可以包括用于接收内部电源电压的多个泵浦电容器，并且通过在控制逻辑130的控制下选择性地激活多个泵浦电容器来生成多个电压。
所生成的多个电压可以由地址解码器121提供给存储器单元阵列110。
读/写电路123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm通过相应的第一位线BL1至第m位线BLm连接至存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm在控制逻辑130的控制下操作。
第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124通信数据DATA。在编程操作中，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路124和数据线DL接收要存储的数据DATA。
在编程操作中，当编程脉冲被施加到被选字线时，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm向被选存储器单元传送通过数据输入/输出电路124接收到的数据DATA。根据传送的数据DATA对被选存储器单元的存储器单元进行编程。连接至被施加编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。连接至被施加编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被保持。在编程验证操作中，第一页缓冲器PB1至第m页缓冲器PBm通过位线BL1至BLm从被选存储器单元读取被选存储器单元中存储的数据DATA。
在读取操作中，读/写电路123可以通过位线BL1至BLm从被选页的存储器单元读取数据DATA，并将读取的数据DATA存储在第一页缓冲器PB1至第m页缓冲器PBm中。
在擦除操作中，读/写电路123可以使位线BL1至BLm浮置。在实施方式中，读/写电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL连接至第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124在控制逻辑130的控制下操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作中，数据输入/输出电路124可以从外部控制器(未示出)接收要存储的数据DATA。在读取操作中，数据输入/输出电路124向外部控制器输出从包括于读/写电路123中的第一页缓冲器PB1至第m页缓冲器PBm发送的数据。
在读取操作或验证操作中，感测电路125可以响应于由控制逻辑130生成的允许位VRYBIT信号而生成参考电流，并通过对从读/写电路123接收的感测电压VPB和由参考电流生成的参考电压进行比较，来向控制逻辑130输出通过信号或失败信号。
在实施方式中，感测电路125可以包括电流感测电路，该电流感测电路对作为目标单元中编程已经失败的单元的数量的失败位数量进行计数。在实施方式中，外围电路可以对多个存储器单元当中的目标单元执行编程操作。编程操作可以包括多个循环，每个循环包括编程电压施加步骤和验证步骤。在编程电压施加步骤中，可以向连接至目标单元的字线施加随着循环增加而按照步进电压增加的编程电压。在验证步骤中，可以通过使用两个验证电压来检查目标单元是否已经被编程。
控制逻辑130可以连接至地址解码器121、电压发生器122、读/写电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以控制存储器装置100的整体操作。控制逻辑130可以响应于从外部装置传送的命令CMD而操作。
控制逻辑130可以通过响应于命令CMD和地址ADDR而生成数个信号来控制外围电路120。例如，控制逻辑130可以响应于命令CMD和地址ADDR而生成操作信号OPSIG、行地址RADD、读/写电路控制信号PBSIGNALS和允许位VRYBIT。控制逻辑130可以向电压发生器122输出操作信号OPSIG，向地址解码器121输出行地址RADD，向读/写电路123输出读/写电路控制信号PBSIGNALS，并且向感测电路125输出允许位VRYBIT。此外，控制逻辑130可以响应于由感测电路125输出的通过信号PASS或失败信号FAIL而确定验证操作是通过还是失败。
控制逻辑130可以包括编程操作控制器140。编程操作控制器140可以包括验证电压控制器141、位线电压控制器142和编程设置信息储存器143。
验证电压控制器141可以在双重验证编程(双重验证PGM)中调整作为两个验证电压之间的间隔的验证电压间隔。验证电压间隔可以表示预验证电压和主验证电压之间的间隔。
验证电压控制器141可以基于目标循环信息在目标循环中改变两个验证电压之间的间隔。两个验证电压中的主验证电压可以是与编程操作的目标状态相对应的验证电压。两个验证电压中的预验证电压可以是用于以比主验证电压的电平低的电平验证对存储器单元的编程操作被执行的程度的电压。
验证电压控制器141可以基于默认验证电压信息，根据步进电压的幅度设置默认验证电压间隔。默认验证电压信息可以是关于与多个步进电压相对应的默认验证电压的间隔的信息。具体地，验证电压控制器141可以将默认验证电压间隔设置为随着步进电压的幅度变大或增加而变得更宽。
位线电压控制器142可以设置第一位线电压和第二位线电压，第一位线电压被施加至与被执行编程操作的目标单元当中的第一存储器单元连接的位线，第二位线电压被施加至与被执行编程操作的目标单元当中的第二存储器单元连接的位线。在实施方式中，第一位线电压可以是接地电压。第二位线电压可以是高于第一位线电压的电压。
第一存储器单元可以是目标单元当中阈值电压低于第一验证电压的存储器单元。第一验证电压可以是预验证电压。第二存储器单元可以是目标单元当中阈值电压高于或等于第一验证电压并低于第二验证电压的存储器单元。第二验证电压可以是主验证电压。
在实施方式中，位线电压控制器142可以基于目标循环信息在目标循环之后将第二位线电压设置为高于默认位线电压。在另一实施方式中，位线电压控制器142可以在通过电流感测电路计数的失败位数量等于或小于参考数量的通过循环之后，将第二位线电压设置为高于默认位线电压。
位线电压控制器142可以基于默认位线电压信息，将第二位线电压的默认位线电压设置为随着步进电压增加而变得更高。
编程操作控制器140可以控制外围电路120，以对多个存储器单元当中的目标单元执行编程操作。编程操作可以包括多个循环，每个循环包括编程电压施加步骤和验证步骤。在编程电压施加步骤中，可以向连接至目标单元的字线施加随着循环增加而按照步进电压增加的编程电压。在验证步骤中，可以通过使用两个验证电压来检查目标单元是否已经被编程。
编程设置信息储存器143可以存储目标循环信息、默认验证电压信息和默认位线电压信息中的至少一种。
目标循环信息可以是关于多个循环当中的、用于将作为预验证电压和主验证电压之间的间隔的验证电压间隔从默认验证电压间隔改变的目标循环的信息。目标循环可以是预定循环。默认验证电压信息可以是关于与多个步进电压相对应的默认验证电压间隔的信息。默认位线电压信息可以是关于与多个步进电压相对应的第二位线电压的默认位线电压的信息。
图3是例示了图2所示的存储器单元阵列的实施方式的图。
参照图3，存储器单元阵列110可以包括多个存储块BLK1至BLKz。每个存储块可以具有三维结构。每个存储块可以包括层叠在基板(未示出)上的多个存储器单元。多个存储器单元可以沿着+X、+Y和+Z方向布置。将参照图4更详细地描述每个存储块的结构。
图4是例示了图3所示的存储块BLK1至BLKz中的任意一个存储块BLKa的电路图。
参照图4，存储块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在实施方式中，多个单元串CS11至CS1m和CS21至CS2m中的每个可以形成为“U”形状。在存储块BLKa中，在行方向(即，+X方向)上布置m个单元串。图4例示了在列方向(即，+Y方向)上布置的两个单元串。然而，这是为了便于描述，并且将理解的是，可以在列方向上布置三个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此相似的结构。在实施方式中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每个可以包括沟道层、隧道绝缘层、电荷储存层和阻挡绝缘层。在实施方式中，可以在每个单元串中设置用于提供沟道层的柱。在实施方式中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷储存层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1至MCp之间。
在实施方式中，布置在相同行的单元串的源极选择晶体管连接到在行方向上延伸的源极选择线，并且布置在不同行的单元串的源极选择晶体管连接到不同的源极选择线。在图4中，第一行的单元串CS11至CS1m的源极选择晶体管连接至第一源极选择线SSL1。第二行的单元串CS21至CS2m的源极选择晶体管连接至第二源极选择线SSL2。
在另一实施方式中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同连接至一条源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn连接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以划分为第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp在+Z方向的相反方向上依次布置，并且串联连接在源极选择晶体管SST和管式晶体管PT之间。第(p+1)存储器单元MCp+1至第n存储器单元MCn在+Z方向上依次布置，并且串联连接在管式晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT连接。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别连接至第一字线WL1至第n字线WLn。
每个单元串的管式晶体管PT的栅极连接到管式线PL。
每个单元串的漏极选择晶体管DST连接在相应位线与存储器单元MCp+1至MCn之间。在行方向上布置的单元串的漏极选择晶体管DST连接到在行方向上延伸的漏极选择线。第一行的单元串CS11至CS1m的漏极选择晶体管连接至第一漏极选择线DSL1。第二行的单元串CS21至CS2m的漏极选择晶体管连接至第二漏极选择线DSL2。
在列方向上布置的单元串连接到在列方向上延伸的位线。在图4中，第一列的单元串CS11和CS21连接到第一位线BL1。第m列的单元串CS1m和CS2m连接到第m位线BLm。
在行方向上布置的单元串中的连接到相同字线的存储器单元构成一页。例如，第一行的单元串CS11至CS1m中的连接到第一字线WL1的存储器单元构成一页。第二行的单元串CS21至CS2m中的连接到第一字线WL1的存储器单元构成另一页。随着漏极选择线DSL1和DSL2中的任何一条被选择，在一个行方向上布置的单元串可以被选择。随着字线WL1至WLn中的任何一条被选择，可以在被选单元串中选择一个页。
在另一实施方式中，可以提供偶数位线和奇数位线，来代替第一位线BL1至第m位线BLm。另外，在行方向上布置的单元串CS11至CS1m或CS21至CS2m当中的偶数编号的单元串可以分别连接至偶数位线，并且在行方向上布置的单元串CS11至CS1m或CS21至CS2m当中的奇数编号的单元串可以分别连接至奇数位线。
图5是例示了根据本公开的实施方式的编程操作的图。
参照图5，编程操作可以包括多个编程循环PL1至PLn。存储器装置可以通过执行多个编程循环PL1至PLn将被选存储器单元编程为具有多个编程状态当中的任何一种编程状态。
多个编程循环PL1至PLn中的每一个可以包括施加编程电压的编程电压施加步骤PGM Step和通过施加验证电压确定存储器单元是否已经被编程的验证步骤Verify Step。
在编程电压施加步骤中，可以执行向连接至被选存储器单元的被选字线施加编程电压的编程电压施加步骤。通过编程电压施加操作，被选存储器单元可以被编程到第一状态至第n(n是自然数)状态当中的任何一个编程状态。
在实施方式中，可以根据增量步进脉冲编程(ISPP)方案来确定编程电压。也就是说，编程电压的电平可以随着编程循环的重复而逐步骤地增加或减少步进电压。可以在存储器控制器的控制下以各种形式确定在各个编程循环中使用的编程电压的施加次数、电压电平、电压施加时间等。
可以向作为除了被选字线之外的其它字线的未选字线施加通过电压。在实施方式中，可以向未选字线施加具有相同电平的通过电压。在实施方式中，通过电压可以根据字线的位置而具有不同的电平。
可以向连接至要被编程的存储器单元的被选位线施加作为编程允许电压的接地电压。可以向作为连接至除了要被编程的存储器单元之外的存储器单元的位线的未选位线施加编程禁止电压。
在验证步骤中，存储器装置可以向被选字线施加验证电压，并且向未选字线施加验证通过电压。存储器装置可以感测通过分别与连接至被选字线的存储器单元连接的位线所输出的电压或电流，并基于感测结果确定验证步骤是通过还是失败。
在验证步骤中，可以对第一编程状态至第n编程状态当中的至少一个编程状态执行编程验证操作。例如，当要被编程到第k(k是等于或大于1且等于或小于n的自然数)状态的存储器单元通过对应于第k状态的验证电压被读取为截止单元(off-cells)时，对第k状态的编程验证操作可以通过。
在图5中，当被选存储器单元中的每一个是存储两个数据位的多级单元(MLC)时，被选存储器单元可以被编程到擦除状态和第一编程状态至第三编程状态当中的任何一个编程状态。存储器单元所存储的数据位的数量不限于本实施方式。
当执行第一编程循环PL1时，可以在施加第一编程电压Vpgm1之后，依次施加第一验证电压V_vfy1至第三验证电压V_vfy3以验证多个存储器单元的编程状态。目标编程状态为第一编程状态的存储器单元可以通过第一验证电压V_vfy1来验证，目标编程状态为第二编程状态的存储器单元可以通过第二验证电压V_vfy2来验证，并且目标编程状态为第三编程状态的存储器单元可以通过第三验证电压V_vfy3来验证。验证电压的数量不限于本实施方式。
可以确定已经通过验证电压V_vfy1至V_vfy3中的每一个验证通过的存储器单元具有目标编程状态。然后，存储器单元可以在第二编程循环PL2中被禁止编程。可以向连接至被禁止编程的存储器单元的位线施加编程禁止电压。在第二编程循环PL2中可以向被选字线施加比第一编程电压Vpgm1高出单位电压ΔVpgm的第二编程电压Vpgm2。
随后，可以与第一编程循环PL1的验证操作相同地执行验证操作。验证通过指示存储器单元通过相应的验证电压被读取为截止单元。
如上所述，当存储器装置编程多级单元(MLC)时，存储器装置通过分别使用第一验证电压V_vfy1至第三验证电压V_vfy3来验证具有作为目标编程状态的编程状态的存储器单元。
图6是根据本公开的实施方式的根据通过将由电流感测电路计数的失败位数量与参考数量进行比较而获得的结果的通过循环的图。
参照图2描述的电流感测电路(CSC)可以对作为被执行编程操作的目标单元当中已经编程失败的单元的数量的失败位数量进行计数。当失败位数量小于或等于参考数量时，电流感测验证操作可以通过。当电流感测验证操作通过时，可以在后续的编程循环中省略验证操作。当失败位数量大于参考数量时，电流感测验证操作可以失败。在一些实施方式中可以以各种方式设置参考数量。
通过循环可以是多个编程循环当中失败位数量小于或等于参考数量的循环。当执行多个编程循环时，通过循环的循环计数可以随着参考数量变大而变小。
例如，在第一种情况Case 1中，失败位数量Fail Bit_1小于参考数量Ref 1，因此循环Loop_P1可以是通过循环。在第二种情况Case 2中，失败位数量Fail Bit_2小于参考数量Ref 2，因此循环Loop_P2可以是通过循环。
当在第一种情况Case 1和第二种情况Case 2中相同地执行编程循环时，参考数量Ref_1小于参考数量Ref_2，因此电流感测验证操作可以在第二种情况Case 2中比在第一种情况Case 1中更早地通过。因此，作为通过循环的循环Loop_P2的计数可以小于作为通过循环的循环Loop_P1的计数。
图7是例示了根据本公开的实施方式的在后半循环中省略验证操作的图。
如参照图5所描述的，编程操作可以包括多个编程循环PL1至PLn+2。多个编程循环PL1至PLn+2中的每一个可以包括施加编程电压的编程电压施加步骤PGM Step和通过施加验证电压确定存储器单元是否已经被编程的验证步骤Verify Step。
根据本公开的实施方式，在验证步骤中，存储器装置可以通过使用预验证电压Vvfyp和主验证电压Vvfym对目标单元执行验证操作。
根据实施方式，第一循环PL1至第n循环PLn中的每一个可以包括编程电压施加步骤PGM Step和验证步骤Verify Step。第(n+1)循环PLn+1和第(n+2)循环PLn+2中的每一个可以包括编程电压施加步骤PGM Step。在第(n+1)循环PLn+1和第(n+2)循环PLn+2中可以省略验证步骤Verify Step。
在一些实施方式中，在第(n+1)循环PLn+1和第(n+2)循环PLn+2中省略了验证步骤Verify Step，从而能够减少总编程时间。在第(n+1)循环PLn+1和第(n+2)循环PLn+2中省略了验证步骤Verify Step，因此，目标单元的分布劣化可能增加。
稍后将在图9中描述目标单元的分布劣化。将参照图10A、图10B至图12描述用于减少目标单元的分布劣化的实施方式。
在实施方式中，作为示例，描述了通过使用两个验证电压电平来执行验证操作的编程操作，但是在编程操作中使用的验证电压的数量不限于本实施方式。
图8是例示了根据本公开的实施方式的双重验证编程操作的图。
参照图8，双重验证编程操作(双重验证PGM)可以是在验证操作中通过使用两个验证电压电平对编程操作执行验证操作的编程操作。两个验证电压可以是预验证电压Vvfyp和主验证电压Vvfym。主验证电压Vvfym可以是对应于存储器单元的目标编程状态的验证电压。预验证电压Vvfyp可以是用于以比主验证电压Vvfym的电平低的电平验证对存储器单元的编程操作被执行的程度的电压。
可以根据编程操作的验证结果来确定存储器单元的状态模式。状态模式可以包括第一状态模式PGM模式和第二状态模式DPGM模式。
作为第一状态模式PGM模式的第一存储器单元A单元的阈值电压低于预验证电压Vvfyp，因此需要快速地执行编程操作以达到目标编程状态Target PV。作为第二状态模式DPGM模式的第二存储器单元B单元的阈值电压高于预验证电压Vvfyp且低于主验证电压Vvfym，因此与第一存储器单元A单元相比，需要缓慢地执行编程操作以达到目标编程状态Target PV。
因此，在编程操作中，可以向处于第一状态模式PGM模式的第一存储器单元A单元施加第一有效偏压，并且可以向处于第二状态模式DPGM模式的第二存储器单元B单元施加低于第一有效偏压的第二有效偏压。
为了向第二存储器单元B单元施加低于第一有效偏压的第二有效偏压，在向连接至目标存储器单元的字线施加编程脉冲的同时，可以向连接至第一存储器单元A单元的位线施加第一位线电压，并且可以向连接至第二存储器单元B单元的位线施加第二位线电压。
第一位线电压可以是接地电压。第二位线电压可以是高于第一位线电压的电压。第二存储器单元B单元可以具有字线和位线之间的电位差，该电位差小于第一存储器单元A单元的电位差，因此，可以向第二存储器单元B单元施加低于第一存储器单元A单元的有效偏压的有效偏压。在实施方式中，虽然作为示例已经描述了通过使用两个验证电压电平来执行验证操作的编程操作，但是编程操作中使用的验证电压的数量不限于本实施方式。
图9是例示了在双重验证编程操作中在后半循环中省略了验证操作的存储器单元的分布劣化的图。
参照图9，例示了当参照图8描述的验证操作是第n循环PLn的验证操作时，在第(n+1)循环PLn+1和第(n+2)循环PLn+2中目标单元的分布劣化。
在图9中，第n循环PLn可以是预定的目标循环。目标循环可以是用于将预验证电压和主验证电压之间的间隔从默认验证电压间隔改变的循环。在另一实施方式中，第n循环PLn可以是电流感测验证操作通过(CSC通过)的循环。因此，可以在作为第n循环PLn之后的循环的后续循环中省略验证步骤。即，可以在第(n+1)循环PLn+1和第(n+2)循环PLn+2中省略验证步骤。
第一存储器单元A单元可以是根据第n循环PLn的验证操作的结果被确定为处于第一状态模式PGM模式的存储器单元。第二存储器单元B单元可以是根据第n循环PLn的验证操作的结果被确定为处于第二状态模式DPGM模式的存储器单元。
在第一存储器单元A单元的情况下，可以在第(n+1)循环PLn+1中施加MPGM脉冲，并且可以在第(n+2)循环PLn+2中施加DPGM脉冲。可以向第一存储器单元A单元施加MPGM脉冲中的第一有效偏压，并且可以向第一存储器单元A单元施加DPGM脉冲中的第二有效偏压。
由于在第(n+1)循环PLn+1中省略了验证步骤，因此在第(n+1)循环PLn+1中施加MPGM脉冲之后，可以在第(n+2)循环PLn+2中向阈值电压达到目标编程状态Target PV的存储器单元施加DPGM脉冲。因此，在执行第(n+2)循环PLn+2之后，可能出现在第一存储器单元A单元当中的与目标编程状态Target PV相比被过编程的存储器单元。被过编程的存储器单元可以是其右分布劣化的存储器单元。
在第二存储器单元B单元的情况下，在第(n+1)循环PLn+1中可以施加DPGM脉冲。可以向第二存储器单元B单元施加DPGM脉冲中的低于第一有效偏压的第二有效偏压。由于第二有效偏压低于第一有效偏压，因此在执行第(n+1)循环PLn+1之后，可以出现在第二存储器单元B单元当中的与目标编程状态Target PV相比被欠编程(under-programmed)的存储器单元。被欠编程的存储器单元可以是其左分布劣化的存储器单元。在实施方式中，虽然作为示例已经描述了通过使用两个验证电压电平来执行验证操作的编程操作，但是在编程操作中使用的验证电压的数量不限于本实施方式。
图10A是例示了根据两个验证电压之间的间隔变化的存储器单元的分布的图。
参照图10A，在双重验证编程操作(双重验证PGM)中，可以调整作为预验证电压Vvfyp和主验证电压Vvfym之间的间隔的验证电压间隔。
根据实施方式，可以从多个循环当中的目标循环开始调整验证电压间隔。目标循环可以是通过先前的测试结果而预先确定的循环。验证电压间隔可以从默认验证电压间隔改变。由于两个验证电压中的主验证电压Vvfym是与编程操作的目标状态相对应的验证电压，所以主验证电压Vvfym可以具有固定值。因此，预验证电压Vvfyp可以变低或变高以调整验证电压间隔。
在图10A中，默认验证电压间隔可以是Vvfym-Vvfyp。
在实施方式中，为了使验证电压间隔比默认验证电压间隔进一步缩窄，预验证电压可以从Vvfyp增加至Vvfyp″。在作为缩窄的验证电压间隔的Vvfym-Vvfyp″，属于第一区域A区域的第一存储器单元A单元的数量可以增加，并且属于第二区域B区域的第二存储器单元B单元的数量可以减少。
在实施方式中，为了使验证电压区间比默认验证电压区间进一步加宽，预验证电压可以从Vvfyp减小至Vvfyp′。在作为加宽的验证电压间隔的Vvfym-Vvfyp′，属于第一区域A区域的第一存储器单元A单元的数量可以减少，并且属于第二区域B区域的第二存储器单元B单元的数量可以增加。
通过参照图10A描述的实施方式，存储器装置调整验证电压间隔，使得能够调整其右分布劣化的第一存储器单元A单元的数量和其左分布劣化的第二存储器单元B单元的数量。
图10B是例示了根据本公开的实施方式的DPGM有效偏压根据连接至目标存储器单元的位线电压的电平增加的变化的图。
参照图10B，可以从多个循环当中的目标循环开始改变参照图8和图9描述的第二位线电压的电平。第二位线电压的电平可以是DPGM BL偏压。
在多个循环当中的目标循环之前的第二位线电压可以是默认位线电压。自目标循环开始，第二位线电压的幅度可以从默认位线电压改变。
例如，自目标循环开始，第二位线电压可以变得大于默认位线电压。自目标循环开始，第二位线电压与默认位线电压相比增加，使得连接至被施加第二位线电压的位线的存储器单元能够具有比在目标循环之前的循环中的有效偏压进一步降低的有效偏压。因此，在目标循环的后续循环中，与向位线施加默认位线电压时相比，连接至被施加第二位线电压的位线的存储器单元可以被欠编程。
在实施方式中，目标循环可以是通过先前测试而预先确定的循环。例如，目标循环可以是在施加DPGM有效偏压之后存储器单元的阈值能够达到目标编程状态的最佳循环。在另一实施方式中，目标循环可以是在电流感测验证操作通过之后的循环。
参照图9和图10A，通过在目标循环中增加预验证电压来缩窄验证电压间隔，使得属于第二区域B区域的第二存储器单元B单元的数量能够减小。因此，能够减小在图9中描述的左分布的劣化。
参照图9和图10B，在目标循环的后续循环中通过与默认位线电压相比增加第二位线电压来减小有效偏压，使得能够减少第一存储器单元A单元当中的在第(n+2)循环PLn+2中与目标编程状态Target PV相比被过编程的存储器单元的数量。因此，能够减小图9中描述的右分布的劣化。
在实施方式中，虽然作为示例已经描述了通过使用两个验证电压电平来执行验证操作的编程操作，但是在编程操作中使用的验证电压的数量不限于本实施方式。
图11是例示了根据步进电压的幅度和施加至与第二存储器单元连接的位线的默认位线电压的幅度的默认验证电压间隔的图。
参照图5和图11，可以根据步进电压的幅度来设置默认验证电压间隔和默认位线电压。例如，默认验证电压间隔可以设置为随着步进电压的幅度增加或变大而变宽。默认位线电压的幅度可以设置为随着步进电压的幅度增加而变大。
参照图2描述的验证电压信息可以是关于与多个步进电压中的每一个相对应的默认验证电压间隔的信息。位线电压信息可以是关于与多个步进电压中的每一个相对应的默认位线电压的信息。
参照图5描述的步进电压的幅度可以根据连接至目标单元的被选字线的位置而改变。
在3D存储器单元的结构中，位于结构中心的存储器单元的特性可以是令人满意的，而位于结构边缘的存储器单元的特性可能不良。当存储器单元的特性不良时，可以减小步进电压的幅度以改进阈值电压分布。
因此，在对位于中心的存储器单元的编程操作中，可以将步进电压的幅度设置为增加。在对位于边缘的存储器单元的编程操作中，步进电压的幅度可以被设置为减小。
在另一实施方式中，包括于存储块中的存储器单元的编程速度可以根据作为对存储块执行编程操作和擦除操作的次数的编程和擦除计数而改变。存储器单元的劣化可以随着编程和擦除计数的增加而增加。因此，存储器装置可以随着编程和擦除计数的增加而减小默认位线电压的幅度，以随着编程和擦除计数的增加而减小有效偏压对存储器单元的影响。
图12是例示了根据本公开的实施方式的存储器装置的操作方法的流程图。
在步骤S1201中，存储器装置可以基于关于预定目标循环的信息，在多个循环当中的第n循环中通过将作为第一验证电压和第二验证电压之间的间隔的验证电压间隔从默认验证电压间隔改变，来执行验证操作。
在步骤S1203中，存储器装置可以基于通过在第n循环中执行验证操作而获得的结果，在第(n+1)循环中通过向连接至第一存储器单元的位线施加第一位线电压并且向连接至第二存储器单元的位线施加高于第一位线电压的第二位线电压，来执行编程操作。
在步骤S1205中，存储器装置可以在第(n+2)循环中通过向连接至第一存储器单元的位线施加第二位线电压来执行编程操作。
根据本公开的实施方式，可以提供如下存储器装置，该存储器装置能够在通过使用两个验证电压来执行编程操作的编程操作方法中，减小在后半循环中省略了验证操作的编程操作中的分布劣化。
尽管已经参照本公开的一些实施方式的示例示出并描述了本公开，但是本领域技术人员将理解的是，在不脱离如所附权利要求及其等同物所限定的本公开的精神和范围的情况下，可以在其内做出在形式和细节上的各种改变。因此，本公开的范围不应限于上述实施方式，而应不仅由所附权利要求书，而且由其等同物来确定。
在上述实施方式中，可以选择性地执行所有步骤或者可以省略部分步骤。在每个实施方式中，步骤不一定按照所描述的次序执行，并且可以重新布置。在本说明书和附图中公开的实施方式仅是示例，以促进对本公开的理解，并且本公开不限于此。即，对于本领域技术人员显而易见的是，可以基于本公开的技术范围进行各种修改。
此外，已经在附图和说明书中描述了本公开的实施方式。尽管这里使用特定术语，但是这些术语仅是为了解释本公开的实施方式。因此，本公开不限于上述实施方式，并且在本公开的精神和范围内可以有许多变型。对于本领域技术人员应该显而易见的是，除了本文公开的实施方式之外，还可以基于本公开的技术范围进行各种修改。
相关申请的交叉引用
本申请要求于2021年9月9日在韩国知识产权局提交的韩国专利申请No.10-2021-0120457的优先权，该韩国专利申请的全部公开内容通过引用并入本文中。

Claims (29)

1.一种存储器装置，该存储器装置包括：
多个存储器单元；
外围电路，该外围电路执行包括多个循环的编程操作，每个循环包括向所述多个存储器单元当中的目标单元施加编程电压的编程电压施加步骤和通过使用第一验证电压和大于所述第一验证电压的第二验证电压验证所述目标单元是否已经被编程的验证步骤；以及
编程操作控制器，该编程操作控制器控制所述外围电路以执行所述编程操作，
其中，所述编程操作控制器包括：
验证电压控制器，该验证电压控制器从所述多个循环当中的预定目标循环开始，改变作为所述第一验证电压和所述第二验证电压之间的间隔的验证电压间隔；以及
位线电压控制器，该位线电压控制器控制所述外围电路，以基于所述多个循环当中作为所述目标循环的第n循环的所述验证步骤的验证结果，在第(n+1)循环的编程电压施加步骤中，向与所述目标单元当中的具有低于所述第一验证电压的阈值电压的第一存储器单元连接的位线施加第一位线电压，并且向与所述目标单元当中的具有高于或等于所述第一验证电压且低于所述第二验证电压的阈值电压的第二存储器单元连接的位线施加高于所述第一位线电压的第二位线电压，以及在第(n+2)循环的编程电压施加步骤中，向与所述第一存储器单元连接的位线施加所述第二位线电压，
其中，n是等于或大于2的自然数。
2.根据权利要求1所述的存储器装置，其中，所述编程操作控制器还包括存储作为关于所述目标循环的信息的目标循环信息的编程设置信息储存器。
3.根据权利要求1所述的存储器装置，其中，所述第(n+1)循环和所述第(n+2)循环中的每一个包括所述编程电压施加步骤。
4.根据权利要求1所述的存储器装置，该存储器装置还包括电流感测电路，该电流感测电路对作为所述目标单元当中已经编程失败的单元的数量的失败位数量进行计数，
其中，所述位线电压控制器控制所述外围电路，以允许所述第二位线电压在所述第(n+1)循环和所述第(n+2)循环的编程电压施加步骤中相比于默认位线电压进一步增加。
5.根据权利要求4所述的存储器装置，其中，所述位线电压控制器根据作为对包括所述目标单元的存储块执行编程操作和擦除操作的次数的编程和擦除计数来设置所述默认位线电压。
6.根据权利要求4所述的存储器装置，其中，所述第n循环是作为所述多个循环当中的所述失败位数量等于或小于参考数量的循环的通过循环。
7.根据权利要求1所述的存储器装置，其中，所述验证电压控制器将所述多个循环当中的所述第n循环中的所述验证电压间隔改变为比作为所述多个循环当中的第一循环至第(n-1)循环中的验证电压间隔的默认验证电压间隔更窄。
8.根据权利要求7所述的存储器装置，其中，所述验证电压控制器通过在所述第n循环中增加所述第一验证电压的电平来使所述验证电压间隔缩窄。
9.根据权利要求2所述的存储器装置，其中，所述编程操作控制器控制所述外围电路，以通过向连接至所述目标单元的被选字线施加随着循环增加而按照步进电压增加的编程电压来执行所述编程操作。
10.根据权利要求9所述的存储器装置，其中，所述编程设置信息储存器存储作为关于与多个步进电压相对应的默认验证电压间隔的信息的默认验证电压信息以及作为关于与所述多个步进电压相对应的所述第二位线电压的默认位线电压的信息的默认位线电压信息。
11.根据权利要求10所述的存储器装置，其中，所述验证电压控制器基于所述默认验证电压信息，根据所述步进电压的幅度来设置所述默认验证电压间隔。
12.根据权利要求11所述的存储器装置，其中，所述验证电压控制器将所述默认验证电压间隔设置为随着所述步进电压的幅度增加而变宽。
13.根据权利要求9所述的存储器装置，其中，所述编程操作控制器根据连接至所述目标单元的被选字线在连接至所述多个存储器单元的多条字线当中的位置，来设置所述步进电压的幅度。
14.根据权利要求9所述的存储器装置，其中，所述编程操作控制器根据所述目标单元的编程速度来设置所述步进电压的幅度。
15.根据权利要求10所述的存储器装置，其中，所述位线电压控制器基于所述默认位线电压信息，根据所述步进电压的幅度来设置所述默认位线电压。
16.根据权利要求15所述的存储器装置，其中，所述位线电压控制器将所述默认位线电压设置为随着所述步进电压的幅度增加而变大。
17.根据权利要求1所述的存储器装置，其中，所述第一位线电压包括接地电压。
18.一种操作存储器装置的方法，该存储器装置用于执行向连接至多个存储器单元当中的目标单元的字线施加随着循环增加而按照步进电压增加的编程电压并且通过使用第一验证电压和第二验证电压对所述目标单元执行验证操作的编程操作，该方法包括以下步骤：
基于关于预定目标循环的信息，在多个循环当中的第n循环中，通过将作为所述第一验证电压和所述第二验证电压之间的间隔的验证电压间隔从默认验证电压间隔改变为目标间隔，来执行所述验证操作，所述默认验证电压间隔为在所述多个循环当中的第一循环至第(n-1)循环中的验证电压间隔；
基于通过在所述第n循环中执行所述验证操作而获得的结果，在所述多个循环当中的第(n+1)循环中，通过向与具有低于所述第一验证电压的阈值电压的存储器单元连接的位线施加第一位线电压并且向与具有大于或等于所述第一验证电压并且低于所述第二验证电压的阈值电压的第二存储器单元连接的位线施加高于所述第一位线电压的第二位线电压，来执行所述编程操作；以及
在所述多个循环当中的第(n+2)循环中，通过向连接至第一存储器单元的位线施加所述第二位线电压，来执行编程操作
其中，n是等于或大于2的自然数。
19.根据权利要求18所述的方法，该方法还包括以下步骤：根据所述步进电压的幅度来改变所述默认验证电压间隔。
20.根据权利要求18所述的方法，该方法还包括以下步骤：在所述目标循环之后，将所述第二位线电压的幅度设置为大于作为直至所述第n循环的第二位线电压的默认位线电压。
21.一种存储器装置，该存储器装置包括：
多个存储器单元；
外围电路，该外围电路执行包括多个循环的编程操作，每个循环包括向所述多个存储器单元当中的目标单元施加编程电压的编程电压施加步骤以及通过使用多个验证电压来验证所述目标单元是否已经被编程的验证步骤；以及
编程操作控制器，该编程操作控制器控制所述外围电路，以从所述多个循环当中的预定目标循环开始将所述多个验证电压之间的间隔从默认间隔改变为目标间隔，基于作为目标循环的第n循环中的验证结果确定在第(n+1)循环和第(n+2)循环的编程电压施加步骤中要向所述目标单元的位线施加的每个位线电压，以及在所述第(n+1)循环和所述第(n+2)循环中省略验证步骤的执行，
其中，n是等于或大于2的自然数。
22.根据权利要求21所述的存储器装置，其中，所述编程操作控制器确定所述目标单元的阈值电压分别属于由所述多个验证电压定义的多个状态当中的哪个状态，
其中，所述多个验证电压包括第一验证电压、第二验证电压和第三验证电压，并且
其中，所述多个状态包括：
第一状态，该第一状态对应于低于所述第一验证电压的阈值电压；
第二状态，该第二状态对应于大于或等于所述第一验证电压并且低于所述第二验证电压的阈值电压；
第三状态，该第三状态对应于大于或等于所述第二验证电压并且低于所述第三验证电压的阈值电压；以及
第四状态，该第四状态对应于大于或等于所述第三验证电压的阈值电压。
23.根据权利要求22所述的存储器装置，其中，所述编程操作控制器控制所述外围电路，以在所述第(n+1)循环中，向与属于所述第一状态的第一存储器单元连接的位线施加第一位线电压，向与属于所述第二状态的第二存储器单元连接的位线施加第二位线电压，向与属于所述第三状态的第三存储器单元连接的位线施加第三位线电压，并且向与属于所述第四状态的第四存储器单元连接的位线施加第四位线电压；以及在所述第(n+2)循环中，向连接至所述第一存储器单元的位线施加所述第二位线电压，向连接至所述第二存储器单元的位线施加所述第三位线电压，并且向连接至所述第三存储器单元的位线施加所述第四位线电压。
24.根据权利要求23所述的存储器装置，其中，所述第一位线电压低于所述第二位线电压，
所述第二位线电压低于所述第三位线电压，并且
所述第三位线电压低于所述第四位线电压。
25.根据权利要求23所述的存储器装置，其中，所述第一位线电压是接地电压。
26.根据权利要求23所述的存储器装置，其中，所述第四位线电压是用于禁止对所述目标单元进行编程的编程禁止电压。
27.根据权利要求21所述的存储器装置，其中，所述编程操作控制器包括存储作为关于所述目标循环的信息的目标循环信息的编程设置信息储存器。
28.根据权利要求21所述的存储器装置，其中，所述目标间隔比所述默认间隔窄。
29.根据权利要求23所述的存储器装置，其中，所述第二位线电压大于在所述第n循环的编程电压施加步骤中向连接至存储器单元的位线施加的电压，该存储器单元在第(n-1)循环的验证步骤中具有大于或等于所述第一验证电压并且低于的所述第二验证电压的阈值电压，并且
所述第三位线电压大于在所述第n循环的所述编程电压施加步骤中向连接至存储器单元的位线施加的电压，该存储器单元在所述第(n-1)循环的所述验证步骤中具有大于或等于所述第二验证电压并且低于所述第三验证电压的阈值电压。
CN202210392958.4A 2021-09-09 2022-04-15 存储器装置及该存储器装置的操作方法 Pending CN115798552A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0120457 2021-09-09
KR1020210120457A KR20230037296A (ko) 2021-09-09 2021-09-09 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN115798552A true CN115798552A (zh) 2023-03-14

Family

ID=85385404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210392958.4A Pending CN115798552A (zh) 2021-09-09 2022-04-15 存储器装置及该存储器装置的操作方法

Country Status (4)

Country Link
US (1) US20230071618A1 (zh)
JP (1) JP2023039918A (zh)
KR (1) KR20230037296A (zh)
CN (1) CN115798552A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230114529A (ko) * 2022-01-25 2023-08-01 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR102560109B1 (ko) 2023-03-20 2023-07-27 메티스엑스 주식회사 바이트 어드레서블 장치 및 이를 포함하는 컴퓨팅 시스템

Also Published As

Publication number Publication date
US20230071618A1 (en) 2023-03-09
JP2023039918A (ja) 2023-03-22
KR20230037296A (ko) 2023-03-16

Similar Documents

Publication Publication Date Title
US20220076754A1 (en) Memory device and method of operating the same
CN112447244A (zh) 存储装置及其操作方法
CN112885394B (zh) 存储器装置和操作该存储器装置的方法
US20230071618A1 (en) Memory device and operating method of the memory device
US11335406B2 (en) Memory device for performing program verify operation and method of operating the same
US11646084B2 (en) Memory device performing program operation and method of operating the same
KR20210146093A (ko) 메모리 장치 및 그 동작 방법
US20230253050A1 (en) Memory device and method of operating the memory device
KR20210074028A (ko) 메모리 장치 및 그 동작 방법
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11742035B2 (en) Memory device including bit line precharge operation during program verify operation
CN115620787A (zh) 用于执行编程操作的存储器装置及其操作方法
KR20230120930A (ko) 메모리 장치 및 그 동작 방법
US20210280262A1 (en) Memory device and method of operating the same
US11646089B2 (en) Memory device for performing verify operation and operating method thereof
US11875863B2 (en) Memory device configured to apply first and second pass voltages to unselected word lines based on an operating voltage
US11615847B2 (en) Memory device and operating method of the memory device
KR20230120928A (ko) 메모리 장치 및 그 동작 방법
CN117437956A (zh) 存储器装置和操作该存储器装置的方法
CN117393023A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination