CN101354919A - 多阶单元存储器的编程方法 - Google Patents
多阶单元存储器的编程方法 Download PDFInfo
- Publication number
- CN101354919A CN101354919A CNA2007101383203A CN200710138320A CN101354919A CN 101354919 A CN101354919 A CN 101354919A CN A2007101383203 A CNA2007101383203 A CN A2007101383203A CN 200710138320 A CN200710138320 A CN 200710138320A CN 101354919 A CN101354919 A CN 101354919A
- Authority
- CN
- China
- Prior art keywords
- value
- bit
- programming
- bit line
- line bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一种MLC存储器的编程方法,MLC存储器包括多个位,每一位具有多个编程状态,每一编程状态具有一编程验证(PV)值。本方法包括a)使用位线偏压BL来编程存储器中具有阈值电压(Vt)值小于一预定编程状态的PV值的位;b)当存储器中所有位的Vt值皆不低于预定编程状态的PV值时,结束本方法,否则继续步骤c);以及c)当所有编程位的Vt值皆低于PV值时,则设定BL=BL+K1并重复步骤(a),而当至少一编程位的Vt值不低于PV值时,则设定BL=BL-K2并重复步骤a)其中,K1及K2为固定的正值。
Description
技术领域
本发明涉及一种多阶单元(multi-level cell;MLC)存储器的编程方法,且特别是核计一种可在读取操作中获得较狭窄化(tightened)编程分布(program distribution)的MLC存储器编程方法。
背景技术
图1A至图1D示出了传统MLC存储器的编程过程中编程位达到预定编程状态的阈值电压(threshold voltage;Vt)分布示意图。如图1A所示,存储器起初具有抹除态(erase-state)的Vt分布,而且存储器的每一位编程至一预定编程状态(targeted program state)。预定编程状态的Vt分布具有一编程验证(program verify;PV)值(下限值)。为了使编程位具有较狭窄的Vt分布,传统上是另外设定一预编程验证(Pre-PV)值,其值小于上述的PV值,而且执行下列的两阶段式编程操作。
第一次粗略(rough)编程操作中,经过几次编程射击(shot)后,存储器的位会被编程达到如图1B所示的Vt分布A。图1B中位于虚线区域的位是具有Vt值不低于预定编程状态的Pre-PV值。此时,存储器系记录通过Pre-PV值(亦即具有Vt值不低于Pre-PV值)的位。然后,在Vt分布A中具有Vt值低于Pre-PV值的位又进一步编程至通过Pre-PV值,以产生如图1C所示的Vt分布B。
Vt分布B中所示的位是完全通过Pre-PV值,且存储器记录图1C中虚线区域所示通过PV值的位。然后,在第二次细微(fine)编程操作中,Vt分布B中具有Vt值低于PV值的位更进一步被编程而通过PV值,以产生如图1D所示的预定编程分布C,并完成整个编程流程。
然而,如图1C所示,在第一次编程操作后,一些Vt值接近而稍低于PV值的编程较快速位(以虚线区域F表示)会在第二次编程操作中再次被编程达到较高的Vt值,因而造成预定编程状态的Vt分布变得非常宽,进而增加位错误率。
发明内容
本发明是有关于一种MLC存储器的编程方法。在每次编程操作中,当至少一编程位通过预定编程状态的PV值时,位线(bit line)偏压BL即降低一固定值,而当没有任何编程位通过预定编程状态的PV值时,在下一次编程操作中将BL值增加一固定值。藉由判断是否至少一个新位通过PV值,可狭窄化编程分布并增加编程速度。
根据本发明,提出一种MLC存储器的编程方法。MLC存储器包括多个位。每一位具有多个编程状态,且每一编程状态具有一PV值。本方法包括:(a)使用一位线偏压BL来编程该存储器中具有阈值电压Vt值小于一预定编程状态的PV值的位,以成为编程位,其中,位线偏压BL值大于0;(b)当存储器中所有位的Vt值皆不低于预定编程状态的PV值时,结束本方法,否则继续下一步骤(c);以及(c)当所有编程位的Vt值皆低于PV值时,设定BL=BL+K1并重复该步骤(a),而当至少一编程位的Vt值不低于PV值时,设定BL=BL-K2并重复该步骤(a),其中K1及K2为固定的正值。
为让本发明的上述内容能更明显易懂,下文特举一较佳实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1D示出了传统MLC存储器的编程过程中编程位达到预定编程状态的Vt分布示意图。
图2示出了依照本发明一较佳实施例的一种MLC存储器编程方法流程图。
图3示出了依照本发明较佳实施例字符线偏压操作的示意图。
图4示出了依照本发明较佳实施例位线偏压操作的示意图。
具体实施方式
本发明提供一种MLC存储器的编程方法。未通过预定编程状态PV值的存储器位是利用位线偏压BL来加以编程。当至少一个编程位通过PV值时,偏压值BL降低一固定值,而当没有任何编程位通过PV值时,偏压值BL则增加一固定值。然后,再使用新的偏压值BL来编程未通过PV值的位。因此,可增加编程速度并狭窄化编程分布,以降低存储器的位错误率。
请参照图2,其示出了依照本发明一较佳实施例的一种MLC存储器编程方法流程图。MLC存储器,例如是一种具有氧化层-氮化层-氧化层(oxide-nitride-oxide;ONO)结构,且为电荷捕获(charge trapped)的闪存。
MLC存储器包括多个存储单元,例如是1024×256个存储单元,且每个存储单元具有一个以上的位,例如是ONO结构的二个位。每个位具有数个编程状态,例如是11、10、00及01。每一个编程状态具有一个对应的PV值。例如,编程状态01、00及10的PV值分别为5.1V、4.3V及3.5V。下列的步骤说明将存储器位编程至预定编程状态01、00或10的流程。
首先,在步骤200中,检查是否存储器的所有位皆通过PV值,亦即具有Vt值不低于预定编程状态01、00或10的PV值5.1V、4.3V或3.5V。如果所有位皆通过PV值,则结束本流程。如果并非所有位皆通过PV值,则继续步骤210。在步骤210中,利用大于0的位线偏压值BL,例如是2V-3V,来进行编程操作,以编程未通过预定编程状态PV值的存储器位。接着,在步骤220中,检查是否步骤210中所有的编程位通过PV值(5.1V、4.3V或3.5V)。如果所有的编程位都通过PV值的话,则结束本流程。如果并非所有的编程位都通过PV值,则继续步骤230。在步骤230中,检查是否至少一个编程位通过PV值,亦即至少一新位通过(at least one new bit pass;ALONBP)的事件被触发。如果没有ALONBP事件触发的话,则进行步骤240以设定BL=BL+K1,其中K1为固定的正值,例如是50mV,并且使用此新的位线偏压值BL来重复步骤210。步骤240系用以加速编程较慢的位以节省编程时间。
请参照图3,其示出了依照本发明较佳实施例字符线(word line)偏压操作的示意图。例如,对应编程状态01、00及10分别使用字符线偏压9.5V、8.5V及7.5V。从编程操作一开始到第一次ALONBP事件触发之间,每一编程位的字符线系具有一固定的电压降。
请参照图4,其示出了依照本发明较佳实施例位线偏压操作的示意图。编程操作一开始是使用一初始位线偏压值BL(以BL ini表示),而且在触发第一次ALONBP事件之前可能已进行了好几次的编程操作而每次是将BL值累加固定值K1(未显示在图中)。BL ini值系加以选择来开启编程操作。对每一编程状态01、00或10而言,BL ini值例如是2V-3V。一般来说,第一次ALONBP事件触发所使用的位线偏压BL(以BL1表示)小于第一预设电压值Vp1(6V-7V)。
接着,当ALONBP事件触发时,进行步骤250以设定BL=BL-K2,其中K2为固定的正值,例如是50mV,并以新的位线偏压BL来重复步骤210。步骤250系用以利用较低的位线偏压BL来编程较快的位,因而可以有效狭窄化Vt分布。如图3所示,在第一次ALONBP事件触发后,每一个编程位的字符线具有一固定电压,例如是对应状态01的5.3V,对应状态00的4.5V以及对应状态10的3.5V。
如图4所示,在步骤250中,在第一次ALONBP事件触发后,位线偏压BL降低固定值K2以达到BL2值。当步骤210中未通过PV值的存储器位以新的位线偏压BL2来进行编程时,在步骤230中,判断出没有任何编程位通过PV值。于是,在步骤240中位线偏压值由BL2增加固定值K1至一BL3值,而且未通过PV值的位在步骤210中又再被编程以产生第二次ALONBP事件。接着,在步骤250中位线偏压值BL3降低固定值K2至一BL4值。然后,在步骤210中,在第二次ALONBP事件触发后,再使用位线偏压值BL4来编程未通过PV值的位。结果在步骤230中判断出没有任何编程位通过PV值。于是,在步骤240中,位线偏压值BL4又增加固定值K1以达到一BL5值,以产生第三次ALONBP事件。
在第三次ALONBP事件触发后,在步骤250中,位线偏压值由BL5降低固定值K2达到一BL6值。然而,BL6值小于第二预设电压Vp2,例如是2V-3V。在本实施例中,第二预设电压Vp2等于BL ini值。因此,在步骤250中,在第三次ALONBP事件后未通过PV值的位是利用第二预设电压Vp2作为位线偏压值BL。在触发几次的ALONBP事件之后,本实施例是以三次为例,存储器中大部份的编程较快速位被编程通过PV值。在接下来的ALONBP事件,例如是第四次及第五次ALONBP事件,剩下较慢的位则继续被编程一直到存储器中所有的位皆通过PV值。
当步骤240中增加固定值K1后的位线偏压值BL大于第一预设电压Vp1(例如是6V-7V)时,第一预设电压Vp1设定为下一次编程操作的位线偏压值BL。上限值Vp1可预防剩余较慢的位突然被编程到较高的Vt值,因使用太大的位线偏压而加宽编程分布。
藉由判断是否有ALONBP事件被触发,编程较快的位可使用较小的位线偏压BL来编程通过PV值,而编程较慢的位可使用较大的位线偏压BL来编程通过PV值。因此,编程分布可更狭窄化,并提高编程速度。
藉由适当的编程控制,可以确保本发明的编程位Vt分布可以更狭窄化,其分布宽度约为300mV-400mV,且相邻两编程状态10及00、00及10、或10及11之间的读取区间(read margin)大约是400mV-500mV。
本发明上述实施例所揭露的MLC存储器编程方法具有以下的优点:
1、相较于现有技艺的方法,本发明的存储器编程方法对存储器中编程较慢的位以较大的位线偏压来进行编程,因此可提高编程操作的编程速度。
2、由于存储器中编程较快的位是以较小的位线偏压来进行编程。因此,编程位的Vt分布可以更狭窄化以提供较大的读取区间,因而大大降低读取操作的位错误率。
综上所述,虽然本发明已以一较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视本申请的申请专利范围所界定者为准。
Claims (18)
1.一种多阶单元存储器的编程方法,该多阶单元存储器包括多个位,该多阶单元存储器具有多个编程状态,各所述编程状态具有一编程验证值,该方法包括:
a)使用一位线偏压BL来编程该存储器中具有阈值电压值小于一预定编程状态的该PV值的位,以成为编程位,其中,该位线偏压BL值大于0;
b)当该存储器中所有所述位的Vt值皆不低于该预定编程状态达到该PV值时,结束本方法,否则继续下一步骤c);以及
c)当所述编程位的Vt值皆低于该PV值时,设定BL=BL+K1并重复该步骤a),而当所述编程位其中至少一编程位的Vt值不低于该PV值时,设定BL=BL-K2并重复该步骤a),其中,K1及K2为固定的正值。
2.如权利要求1所述的方法,其中,该多阶单元存储器是具有氧化层氮化层-氧化层结构的一电荷捕获存储器。
3.如权利要求1所述的方法,其中,该多阶单元存储器是一闪存。
4.如权利要求1所述的方法,其中,该多阶单元存储器具有四个编程状态11、10、00及01。
5.如权利要求1所述的方法,其中,该固定正值K1为50mV。
6.如权利要求1所述的方法,其中,该固定正值K2为50mV。
7.如权利要求1所述的方法,其中,在编程操作一开始到至少一编程位通过该PV值之间,各所述编程位的一字符线具有一固定电压降。
8.如权利要求7所述的方法,其中,该步骤a)在于第一次出现至少一编程位具有Vt值不低于该预定编程状态的该PV值之前,对应该预定编程状态01、00及10的所述编程位的该位线偏压BL分别为9.5V、8.5V及7.5V。
9.如权利要求7所述的方法,其中,在该步骤a)中在第一次出现至少一编程位具有Vt值不低于该预定编程状态的该PV值之后,所述编程位的该位线偏压BL是一固定电压。
10.如权利要求7所述的方法,其中,各所述编程位的一初始位偏压系加以选择以开启编程操作。
11.如权利要求10所述的方法,其中,该步骤a)中对应该预定编程状态,各所述编程位的该初始位线偏压是2V-3V。
12.如权利要求1所述的方法,其中,该步骤c)更包括:
当该位线偏压BL值大于一第一预设电压时,设定该第一预设电压为该位线偏压BL。
13.如权利要求12所述的方法,其中,该第一预设电压为6V-7V。
14.如权利要求1所述的方法,其中,该步骤d)更包括:
当该位线偏压BL值小于一第二预设电压时,设定该第二预设电压为该位线偏压BL。
15.如权利要求14所述的方法,其中,该第二预设电压为2V-3V。
16.如权利要求1所述的方法,其中,各所述编程状态的Vt分布宽度约为300mV-400mV。
17.如权利要求1所述的方法,其中,相邻的所述编程状态的一读取区间约为400mV-500mV。
18.如权利要求1所述的方法,其中,在该步骤a)之前,该方法更包括判断是否该存储器的所有位皆具有Vt值不低于该预定编程状态的该PV值,若是,则结束本方法,若不是,则继续该步骤a)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101383203A CN101354919B (zh) | 2007-07-27 | 2007-07-27 | 多阶单元存储器的编程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101383203A CN101354919B (zh) | 2007-07-27 | 2007-07-27 | 多阶单元存储器的编程方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101354919A true CN101354919A (zh) | 2009-01-28 |
CN101354919B CN101354919B (zh) | 2010-10-13 |
Family
ID=40307685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101383203A Active CN101354919B (zh) | 2007-07-27 | 2007-07-27 | 多阶单元存储器的编程方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101354919B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103390424A (zh) * | 2012-05-08 | 2013-11-13 | 北京兆易创新科技股份有限公司 | 一种存储器的擦除/编程方法及装置 |
CN103426474A (zh) * | 2012-05-16 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 一种非易失存储器的擦除方法及装置 |
CN103632725A (zh) * | 2012-08-24 | 2014-03-12 | 北京兆易创新科技股份有限公司 | 一种快闪存储器的擦除方法和装置 |
CN104916323A (zh) * | 2014-03-13 | 2015-09-16 | 旺宏电子股份有限公司 | 编程多个存储单元及存储器的方法及该存储器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6301161B1 (en) * | 2000-04-25 | 2001-10-09 | Winbond Electronics Corporation | Programming flash memory analog storage using coarse-and-fine sequence |
-
2007
- 2007-07-27 CN CN2007101383203A patent/CN101354919B/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103390424A (zh) * | 2012-05-08 | 2013-11-13 | 北京兆易创新科技股份有限公司 | 一种存储器的擦除/编程方法及装置 |
CN103426474A (zh) * | 2012-05-16 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 一种非易失存储器的擦除方法及装置 |
CN103426474B (zh) * | 2012-05-16 | 2016-03-23 | 北京兆易创新科技股份有限公司 | 一种非易失存储器的擦除方法及装置 |
CN103632725A (zh) * | 2012-08-24 | 2014-03-12 | 北京兆易创新科技股份有限公司 | 一种快闪存储器的擦除方法和装置 |
CN103632725B (zh) * | 2012-08-24 | 2016-08-10 | 北京兆易创新科技股份有限公司 | 一种快闪存储器的擦除方法和装置 |
CN104916323A (zh) * | 2014-03-13 | 2015-09-16 | 旺宏电子股份有限公司 | 编程多个存储单元及存储器的方法及该存储器 |
CN104916323B (zh) * | 2014-03-13 | 2019-03-15 | 旺宏电子股份有限公司 | 编程多个存储单元及存储器的方法及该存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN101354919B (zh) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102018116915B4 (de) | Betriebsverfahren einer nichtflüchtigen Speichervorrichtung | |
US7352624B2 (en) | Reduction of adjacent floating gate data pattern sensitivity | |
US9564237B2 (en) | Nonvolatile memory device and read method thereof | |
KR100850509B1 (ko) | 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법 | |
KR100879385B1 (ko) | 플래시 메모리 장치 및 그것의 멀티 레벨 셀 프로그램 방법 | |
KR100794311B1 (ko) | 프로그램 에러를 차단할 수 있는 멀티 비트 플래시 메모리장치의 프로그램 방법 | |
US7602650B2 (en) | Flash memory device and method for programming multi-level cells in the same | |
US20090027959A1 (en) | Programming multilevel cell memory arrays | |
JP6214083B2 (ja) | ソフトプログラミングを使用する不揮発性メモリ(nvm) | |
KR100672172B1 (ko) | 프로그램 속도를 향상시키는 ispp 방식을 이용한플래시 메모리 장치의 프로그램 방법 | |
US20210383882A1 (en) | Method of programming multi-plane memory device | |
CN101320595B (zh) | 非易失性存储器器件及其驱动方法 | |
JP2013062022A (ja) | 不揮発性メモリ装置のプログラム方法 | |
US7961513B2 (en) | Method for programming a multilevel memory | |
US20080123436A1 (en) | Non-volatile memory device and erasing method thereof | |
US7075832B2 (en) | Method for erasing an NROM cell | |
US7668017B2 (en) | Method of erasing non-volatile memory cells | |
CN101354919B (zh) | 多阶单元存储器的编程方法 | |
CN101447231A (zh) | 用于执行非易失性存储器件中的擦除操作的方法 | |
US20100034026A1 (en) | Erase method and non-volatile semiconductor memory | |
JP2008293616A (ja) | 不揮発性半導体記憶装置の消去方法 | |
US20140119129A1 (en) | Low margin read operation with crc comparision | |
JP2009129479A (ja) | 不揮発性半導体記憶装置の閾値制御方法 | |
JP5020608B2 (ja) | 低負荷ビットライン構造を有する不揮発性半導体メモリ及びそのプログラミング方法 | |
TWI323895B (en) | Method for programming a multilevel cell (mlc) memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |