DE102018116915B4

DE102018116915B4 - Betriebsverfahren einer nichtflüchtigen Speichervorrichtung

Info

Publication number: DE102018116915B4
Application number: DE102018116915.9A
Authority: DE
Inventors: Ji-Sang LEE
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2017-10-12
Filing date: 2018-07-12
Publication date: 2023-04-27
Anticipated expiration: 2038-07-13
Also published as: CN109658972B; JP2019075185A; US10957397B2; CN109658972A; US20200286566A1; KR20190041320A; KR102336662B1; JP7061549B2; DE102018116915A1; US20190115081A1; US10699788B2

Abstract

Betriebsverfahren einer nichtflüchtigen Speichervorrichtung, die eine Mehrzahl von Speicherzellen aufweist, die j eweils mit einer Mehrzahl von Wortleitungen verbunden sind, wobei das Betriebsverfahren folgende Schritte aufweist:Anlegen (S120; S220) einer Löschungsermittlungsspannung (RD_E) an eine ausgewählte Wortleitung der Mehrzahl von Wortleitungen (WL) ansprechend auf einen Programmierungsbefehl (CMD), um einen Löschungsermittlungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung (WL1) verbunden sind, durchzuführen;Anlegen (S130) einer Programmierungsspannung an die ausgewählte Wortleitung nach dem Löschungsermittlungsvorgang; undZählen einer Zahl von ungenügend gelöschten Zellen (CNTcell) der Speicherzellen, an denen der Löschungsermittlungsvorgang durchgeführt wurde, wobei das Zählen im Wesentlichen gleichzeitig zu dem Anlegen der Programmierungsspannung durchgeführt wird.

Description

HINTERGRUND
Die erfinderischen Ideen beziehen sich auf eine Speichervorrichtung und insbesondere auf eine nichtflüchtige Speichervorrichtung und auf ein Betriebsverfahren derselben, die eine defekte Wortleitung ermitteln und reparieren.
Speichervorrichtungen können verwendet werden, um Daten zu speichern, und können in nichtflüchtige Speichervorrichtungen und flüchtige Speichervorrichtungen kategorisiert werden. Als ein Beispiel von nichtflüchtigen Speichervorrichtungen können Flash-Speichervorrichtungen auf tragbare Telefone, Digitalkameras, persönliche digitale Assistenten (PDA), mobile Computervorrichtungen, ortsfeste Computervorrichtungen und/oder andere Vorrichtungen angewendet werden. In jüngster Vergangenheit sind, sowie Informationskommunikationsvorrichtungen mit mehreren Funktionen ausgestattet werden, großvolumige und hochintegrierte Speichervorrichtungen gewünscht.
US 2008 / 0 158 997 A1 offenbart: Ein Satz nichtflüchtiger Speicherelemente wird für das Löschen in Teilmengen unterteilt, um ein Überlöschen von schneller löschenden Zellen zu vermeiden. Der gesamte Satz von Elementen wird gelöscht, bis ein erster Teilsatz des Satzes von Elementen als gelöscht verifiziert ist. Der erste Teilsatz kann die schneller löschenden Zellen umfassen. Die Verifizierung des ersten Teilsatzes schließt einen zweiten Teilsatz von der Verifizierung aus. Nachdem der erste Teilsatz als gelöscht verifiziert wurde, wird er vom Löschen abgehalten, während der zweite Teilsatz weiter gelöscht wird. Der Satz der Elemente wird als gelöscht verifiziert, wenn der zweite Teilsatz als gelöscht verifiziert wird. Die Verifizierung, ob der Satz der Elemente gelöscht ist, kann beinhalten, dass der erste Teilsatz von der Verifizierung ausgeschlossen wird oder dass sowohl der erste als auch der zweite Teilsatz zusammen verifiziert werden. Je nachdem, welcher Teilsatz gelöscht und verifiziert wird, werden unterschiedliche Schrittgrößen verwendet, um den Satz der Elemente effizienter und genauer zu löschen.
US 2011 / 0 051 514 A1 offenbart: Eine nichtflüchtige Speichervorrichtung führt eine Programmoperation durch, die das Anlegen eines Programmimpulses an ausgewählte Speicherzellen, das Erfassen einer Anzahl von Fehlerbits unter den ausgewählten Speicherzellen, wobei die Fehlerbits fehlgeschlagene Programmbits und gestörte Sperrbits umfassen, und das Bestimmen eines Programmabschlussstatus der Programmoperation auf der Grundlage der Anzahl der erfassten Fehlerbits umfasst.
US 2010 / 0 074 025 A1 offenbart: Ein Programmverfahren einer nichtflüchtigen Speichervorrichtung umfasst das Anlegen einer Programmspannung an Programmzellen zum Ändern von Daten; das Verifizieren der Programmzellen auf der Grundlage der geänderten Daten; und das Verifizieren von Programmsperrzellen zum Aufrechterhalten gespeicherter Daten, selbst wenn die Programmspannung an die Programmsperrzellen angelegt wird, auf der Grundlage der gespeicherten Daten.
KURZFASSUNG
Die erfinderischen Ideen liefern eine nichtflüchtige Speichervorrichtung und ein Betriebsverfahren derselben.
Gemäß einigen beispielhaften Ausführungsformen von erfinderischen Ideen ist ein Betriebsverfahren einer nichtflüchtigen Speichervorrichtung, die eine Mehrzahl von Speicherzellen, die jeweils mit einer Mehrzahl von Wortleitungen verbunden sind, aufweist, geschaffen, wobei das Betriebsverfahren ein Anlegen einer Löschungsermittlungsspannung an eine ausgewählte Wortleitung der Mehrzahl von Wortleitungen, um ansprechend auf einen Programmierungsbefehl einen Löschungsermittlungsvorgang an Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, durchzuführen, ein Anlegen einer Programmierungsspannung an die ausgewählte Wortleitung nach dem Löschungsermittlungsvorgang und ein Zählen einer Zahl von ungenügend gelöschten Zellen der Speicherzellen, an denen der Löschungsermittlungsvorgang durchgeführt wurde, aufweist, wobei das Zählen im Wesentlichen gleichzeitig zu dem Anlegen der Programmierungsspannung durchgeführt wird.
Gemäß einigen beispielhaften Ausführungsformen von erfinderischen Ideen ist ein Betriebsverfahren einer nichtflüchtigen Speichervorrichtung vorgesehen, die eine Mehrzahl von Speicherzellen aufweist, die jeweils mit einer Mehrzahl von Wortleitungen verbunden sind, wobei das Betriebsverfahren ein Anlegen einer Programmierungsspannung an eine ausgewählte Wortleitung der Mehrzahl von Wortleitungen ansprechend auf einen Programmierungsbefehl, ein Anlegen einer Löschungsermittlungsspannung an die ausgewählte Wortleitung nach dem Anlegen der Programmierungsspannung, um einen Löschungsermittlungsvorgang an programmierungsblockierten Speicherzellen von Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, durchzuführen, ein Zählen einer Zahl von ungenügend gelöschten Zellen der programmierungsblockierten Speicherzellen aufweist, an denen der Löschungsermittlungsvorgang durchgeführt wurde, und ein Anlegen einer zusätzlichen Programmierungsspannung, die einen Spannungspegel, der größer als die Programmierungsspannung ist, hat, an die ausgewählte Wortleitung, wobei das Zählen im Wesentlichen gleichzeitig zu dem Anlegen der zusätzlichen Programmierungsspannung durchgeführt wird.
Gemäß einigen beispielhaften Ausführungsformen von erfinderischen Ideen ist ein Betriebsverfahren einer nichtflüchtigen Speichervorrichtung, die eine Mehrzahl von Speicherzellen aufweist, die jeweils mit einer Mehrzahl von Wortleitungen verbunden sind, vorgesehen, wobei das Betriebsverfahren ein Anlegen einer Programmierungsspannung an eine ausgewählte Wortleitung der Mehrzahl von Wortleitungen ansprechend auf einen Programmierungsbefehl, ein Durchführen eines Programmierungsverifizierungsvorgangs an programmierten Speicherzellen von Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, unter Verwendung einer Programmierungsverifizierungsspannung, ein Durchführen eines Löschungsermittlungsvorgangs an programmierungsblockierten Speicherzellen der Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, unter Verwendung der Programmierungsverifizierungsspannung, ein Zählen einer Zahl von ungenügend gelöschten Zellen der programmierungsblockierten Speicherzellen, an denen der Löschungsermittlungsvorgang durchgeführt wurde, aufweist, und ein Anlegen einer zusätzlichen Programmierungsspannung, die größer als die Programmierungsspannung ist, an die ausgewählte Wortleitung, wobei das Zählen im Wesentlichen gleichzeitig zu dem Anlegen der zusätzlichen Programmierungsspannung durchgeführt wird.
Figurenliste
Beispielhafte Ausführungsformen von erfinderischen Ideen werden aus der folgenden detaillierten Beschreibung, die in Verbindung mit den beigefügten Zeichnungen vorgenommen wird, klarer verständlich. Es zeigen:

1 ein Blockdiagramm, das ein Speichersystem gemäß einer Ausführungsform darstellt;
2A und 2B Beispiele eines Betriebs einer Speichervorrichtung, die eine defekte Wortleitung aufweist;
3 ein Blockdiagramm, das eine Speichervorrichtung gemäß einer Ausführungsform darstellt;
4 ein Ersatzschaltungsdiagramm eines ersten Speicherblocks von 3;
5 eine perspektivische Ansicht, die den ersten Speicherblock von 3 darstellt;
6A eine Schwellenspannungsverteilung von Speicherzellen von 4;
6B ein Programmierungsverfahren eines Bildens der Schwellenspannungsverteilung von 6A;
7 ein Flussdiagramm, das ein Betriebsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt;
8 eine Schwellenspannungsverteilung von Speicherzellen basierend auf dem Betriebsverfahren von 7:
9 ein Flussdiagramm, das ein Programmierungsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt;
10A und 10B Zeitdiagramme, die das Programmierungsverfahren von 9 darstellen:
11A bis 11C Programmierungssequenzen zum Durchführen eines Programmierungsverfahrens gemäß einer Ausführungsform;
12 und 13 Flussdiagramme, die einen Betrieb zwischen einer Speichersteuerung und einer Speichervorrichtung gemäß einigen beispielhaften Ausführungsformen darstellen;
14 eine Speichervorrichtung gemäß einer Ausführungsform;
15 ein Flussdiagramm, das ein Betriebsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt;
16 eine Schwellenspannungsverteilung von Speicherzellen basierend auf dem Betriebsverfahren von 15;
17 ein Flussdiagramm, das ein Programmierungsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt;
18A und 18B Zeitdiagramme, die das Programmierungsverfahren von 17 zeigen;
19 ein Flussdiagramm, das ein Betriebsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt;
20A ein Schaltungsdiagramm, das einen Seitenpuffer gemäß einer Ausführungsform darstellt;
20B ein Zeitdiagramm, das Steuersignale zeigt, die an den Seitenpuffer von 20A angelegt werden;
21 eine Schwellenspannungsverteilung von Speicherzellen basierend auf dem Betriebsverfahren von 19;
22 eine Speichervorrichtung gemäß einer Ausführungsform;
23 ein Flussdiagramm, das ein Programmierungsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt;
24 ein Zeitdiagramm zum Beschreiben eines Beispiels eines Betriebs einer Seitenpuffereinheit von 22 basierend auf dem Programmierungsverfahren von 23;
25A und 25B Zeitdiagramme, die das Programmierungsverfahren von 23 zeigen;
26 ein Zeitdiagramm zum Beschreiben eines Beispiels eines Betriebs der Seitenpuffereinheit von 22 basierend auf dem Programmierungsverfahren von 23;
27 ein Flussdiagramm, das ein Betriebsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt; und
28 ein Blockdiagramm, das ein Beispiel darstellt, bei dem eine Speichervorrichtung gemäß Ausführungsformen auf ein System eines Festkörperlaufwerks (SSD) angewendet wird.

DETAILLIERTE BESCHREIBUNG VON BEISPIELHAFTEN
AUSFÜHRUNGSFORMEN
Die verschiedenen Vorgänge von Verfahren, die im Vorhergehenden beschrieben wurden, können durch irgendeine geeignete Einrichtung durchgeführt werden, die fähig ist, Vorgänge durchzuführen, wie zum Beispiel verschiedenartige Hardware, verschiedenartige Schaltungen und/oder ein verschiedenartiges Modul oder verschiedenartige Module. Die Blöcke oder Schritte eines Verfahrens oder eines Algorithmus und Funktionen, die in Verbindung mit den Ausführungsformen, die hierin offenbart sind, beschrieben werden, können direkt in Hardware ausgeführt werden.
Ausführungsformen werden im Folgenden im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
1 ist ein Blockdiagramm, das ein Speichersystem 10 gemäß einer Ausführungsform darstellt.
Bezug nehmend auf 1 kann das Speichersystem 10 eine Speichervorrichtung 100 und eine Speichersteuerung 200 aufweisen. Die Speichervorrichtung 100 kann eine nichtflüchtige Speichervorrichtung sein oder aufweisen und kann als ein Speicherchip implementiert sein. Die Speichervorrichtung 100 kann ein Speicherzellenarray bzw. eine Speicherzellenanordnung 110, eine Seitenpuffereinheit 120 und einen Zähler 130 aufweisen. Bei einigen beispielhaften Ausführungsformen kann das Speichersystem 10 mit einem inneren Speicher, der in einer Elektronikvorrichtung eingebettet ist, implementiert sein, und kann beispielsweise eine eingebettete Speichervorrichtung eines universellen Flash-Speichers (UFS), eine eingebettete Multimedia-Karte (eMMC) oder ein Festkörperlaufwerk (SSD) sein oder aufweisen. Bei einigen beispielhaften Ausführungsformen kann das Speichersystem 10 mit einem äußeren Speicher implementiert sein, der an einer Elektronikvorrichtung anbringbar/von derselben abtrennbar ist, und kann beispielsweise eine UFS-Speicherkarte, eine Compact-Flash- (CF-) Karte, eine sichere digitale (SD-) Karte, eine sichere digitale Mikro- (Mikro-SD-) Karte, eine sichere digitale Mini- (Mini-SD-) Karte, eine extreme digitale (xD-) Karte oder ein Speicherstick sein.
Ansprechend auf eine Lese/Schreib-Anfrage von einem Host HOST kann die Speichersteuerung 200 die Speichervorrichtung 100 steuern, um Daten, die in der Speichervorrichtung 100 gespeichert sind, zu lesen, oder Daten in die Speichervorrichtung 100 zu programmieren. Die Speichersteuerung 200 kann im Detail einen Befehl CMD, eine Adresse ADDR und ein Steuersignal CTRL zu der Speichervorrichtung 100 liefern, um einen Programmierungsvorgang, einen Lesevorgang und einen Löschungsvorgang an der Speichervorrichtung 100 zu steuern. Daten DATEN, die zu programmieren sind, und Lesedaten DATEN können ferner zwischen der Speichersteuerung 200 und der Speichervorrichtung 100 gesendet oder empfangen werden. Die Speichersteuerung 200 kann eine Maschine 210 eines fehlerkorrigierenden Codes (ECC) aufweisen, und die ECC-Maschine 210 kann einen Fehler in Daten, die von der Speichervorrichtung 100 empfangen werden, korrigieren.
Die Speicherzellenanordnung 110 kann eine Mehrzahl von Speicherzellen aufweisen, und die Mehrzahl von Speicherzellen können beispielsweise Flash-Speicherzellen sein. Ein Beispiel, bei dem die Mehrzahl von Speicherzellen Flash-Speicherzellen sind, wird im Folgenden beschrieben werden. Die Ausführungsform ist jedoch nicht darauf begrenzt. Bei anderen Ausführungsformen kann die Mehrzahl von Speicherzellen resistive Speicherzellen, wie zum Beispiel einen resistiven Speicher mit wahlfreiem Zugriff (ReRAM), ein Phasenänderungsspeicher mit wahlfreiem Zugriff (PRAM) oder ein magnetischer Speicher mit wahlfreiem Zugriff (MRAM) sein. Bei einigen beispielhaften Ausführungsformen kann die Speicherzellenanordnung 110 eine zweidimensionale (2D-) Speicherzellenanordnung aufweisen. Bei einigen beispielhaften Ausführungsformen kann die Speicherzellenanordnung 110 eine dreidimensionale (3D-) Speicherzellenanordnung aufweisen, die eine Mehrzahl von NAND-Ketten aufweist, wie es im Folgenden unter Bezugnahme auf 4 und 5 beschrieben wird.
Die 3D-Speicherzellenanordnung kann eine Schaltung, die einen aktiven Bereich aufweist, der auf einem Siliziumsubstrat angeordnet ist und einem Betrieb jeder Speicherzelle zugeordnet ist, sein oder aufweisen und kann als ein monolithischer Typ auf einer physischen Ebene von mindestens einer von Speicherzellenanordnung konfiguriert sein, die jeweils eine Schaltung, die an oder in dem Substrat vorgesehen ist, aufweisen. Der monolithische Typ kann angeben, dass Schichten von Ebenen, die eine Anordnung konfigurieren, lediglich auf Schichten von unteren Ebenen der Anordnung gestapelt sind. Bei einer Ausführungsform kann die 3D-Speicherzellenanordnung eine Mehrzahl von NAND-Ketten aufweisen, die in einer vertikalen Richtung angeordnet sind, so dass mindestens eine Speicherzelle auf einer anderen Speicherzelle angeordnet ist. Die mindestens eine Speicherzelle kann eine Ladungseinfangschicht aufweisen. Die USPatentveröffentlichungen Nr. US 7 679 133 B2 ; US 8 553 466 B2 ; US 8 654 587 B2 und US 8 559 235 B2 und die US-Patentanmeldung Nr. US 2011/0233648 A1 offenbaren passende Elemente einer 3D-Speicherzellenanordnung, die eine Mehrzahl von Ebenen aufweisen, und bei denen Wortleitungen und/oder Bitleitungen zwischen der Mehrzahl von Ebenen gemeinsam verwendet werden.
Die Seitenpuffereinheit 120 kann ein Löschungsermittlungsresultat von jeder von Speicherzellen speichern und kann Seitenpuffersignale basierend auf dem gespeicherten Löschungsermittlungsresultat ausgeben. Bei einer Ausführungsform kann das Löschungsermittlungsresultat einer Spannung von jedem von Erfassungsknoten, die jeweils mit Bitleitungen verbunden sind, wenn eine Löschungsermittlungsspannung an eine ausgewählte Wortleitung angelegt wird, bei einem Programmierungsvorgang entsprechen. Bei einer Ausführungsform kann die Löschungsermittlungsspannung niedriger als eine Verifizierungsspannung (beispielsweise Vvfy1 von 6A) sein, die einen niedrigsten Programmierungszustand für Speicherzellen hat. Bei einer Ausführungsform kann die Löschungsermittlungsspannung gleich der Verifizierungsspannung, die den niedrigsten Programmierungszustand für die Speicherzellen hat, sein, und eine Entwicklungszeit von Erfassungsknoten, die mit Speicherzellen verbunden sind, an denen eine Löschungserfassung durchzuführen ist, kann kürzer als eine Entwicklungszeit von Erfassungsknoten, die mit programmierten Speicherzellen verbunden sind, sein.
Der Zähler 130 kann die Seitenpuffersignale von der Seitenpuffereinheit 120 empfangen und kann basierend auf den empfangen Seitenpuffersignalen die Zahl von AUS-Zellen oder ungenügend gelöschten Zellen zählen. In diesem Fall kann eine Schwellenspannung von jeder der ungenügend gelöschten Zellen größer als die Löschungsermittlungsspannung sein. Bei einer Ausführungsform können die ungenügend gelöschten Zellen Speicherzellen entsprechen, an denen ein Löschungsvorgang nicht normal durchgeführt wird. Eine ungenügend gelöschte Zelle kann eine Zelle sein, die, nachdem ein Löschungsvorgang auf die Zelle angewendet wurde, noch eine Schwellenspannung hat, die größer als die Löschungsermittlungsspannung ist. Bei einer Ausführungsform können die ungenügend gelöschten Zellen Speicherzellen entsprechen, bei denen der Löschungsvorgang normal durchgeführt wurde, sich jedoch eine Schwellenspannung aufgrund einer Programmierungsstörung erhöht hat.
Wenn die gezählte Zahl der ungenügend gelöschten Zellen größer als ein Bezugsbitzählwert ist, kann eine ausgewählte Wortleitung als eine defekte Wortleitung bestimmt werden. Zu dieser Zeit kann die Speichervorrichtung 100 einen Programmierungsvorgang an Speicherzellen, die mit der defekten Wortleitung verbunden sind, beenden und kann die Speicherzellen, die mit der defekten Wortleitung verbunden sind, als einen Nicht-bestanden-Block verarbeiten. Bei einer Ausführungsform kann die Speichervorrichtung 100 eine Nicht-bestanden-Nachricht zu der Speichersteuerung 200 liefern. Bei einer Ausführungsform kann die Speichervorrichtung 100 ein Vergleichsresultat, das durch ein Vergleichen der gezählten Zahl der ungenügend gelöschten Zellen mit dem Bezugszählwert erhalten wird, zu der Speichersteuerung 200 liefern. Wenn die gezählte Zahl der ungenügend gelöschten Zellen weniger als der oder gleich dem Bezugsbitzählwert ist, darf die Speichervorrichtung 100 die ausgewählte Wortleitung nicht als die defekte Wortleitung bestimmen. Zu dieser Zeit kann die Speichervorrichtung 100 den Programmierungsvorgang an Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, kontinuierlich durchführen.
2A stellt ein Beispiel eines Betriebs der Speichervorrichtung dar, die eine defekte Wortleitung aufweist. Bezug nehmend auf 2A kann ein Löschungsvorgang an der Speichervorrichtung durchgeführt werden, und dann kann durch Anlegen einer Löschungsverifizierungsspannung ERS_VFY an die Wortleitungen WL ein Löschungsverifzierungsvorgang durchgeführt werden. Eine defekte Wortleitung WLa der Wortleitungen WL kann aufgrund einer Verschlechterung der Speichervorrichtung und/oder eines Verarbeitungsfehlers, der durch eine Erhöhung des Programmierungs-/Löschungs-Zyklus verursacht wird, auftreten. Zu dieser Zeit wird möglicherweise der Löschungsvorgang nicht normal an Speicherzellen, die mit der defekten Wortleitung WLa verbunden sind, durchgeführt, und eine Schwellenspannung von jeder der Speicherzellen, die mit der defekten Wortleitung WLa verbunden sind, kann sich möglicherweise nicht ausreichend auf die Löschungsverifizierungsspannung ERS_VFY oder weniger senken.
Wenn ein Löschungsverifzierungsvorgang an den Wortleitungen WL durchgeführt wird, wird ein präzises Löschungsverifizierungsresultat erhalten, es erhöht sich jedoch, sowie die die Zahl der Wortleitungen WL erhöht, die Zahl von Löschungsverifizierungen, was eine übermäßige Erhöhung der Zeit, die bei dem Löschungsverifzierungsvorgang gebraucht wird, verursachen kann. Durch gleichzeitiges Anlegen der Löschungsverifizierungsspannung ERS_VFY an die Wortleitungen EL kann daher der Löschungsverifzierungsvorgang an den Wortleitungen WL gleichzeitig durchgeführt werden, oder die Wortleitungen WL können in zwei oder mehr Gruppen geteilt werden, und der Löschungsverifzierungsvorgang kann an jeder von zwei oder mehr Gruppen durchgeführt werden. In diesem Fall wird eine Zeit, die bei dem Löschungsverifzierungsvorgang gebraucht wird, reduziert, eine Genauigkeit eines Löschungsverifizierungsresultats kann jedoch reduziert werden. Die Speicherzellen, die mit der defekten Wortleitung WLa verbunden sind, werden beispielsweise nicht normal gelöscht, können jedoch gemäß dem Löschungsverifizierungsresultat als ein Löschungsbestehen erkannt werden.
In einem Fall, in dem der Programmierungsvorgang an den Speicherzellen, die mit der defekten Wortleitung WLa verbunden sind, nach dem Löschungsbestehen durchgeführt wird, können Speicherzellen, die nicht normal gelöscht wurden, auf erste bis siebte Programmierungszustände P1 bis P7 programmiert werden, und ein Programmierungsvorgang kann gemäß einem Löschungsverifizierungsresultat gelingen. Zellen in dem Programmzustand P5 können beispielsweise eine Schwellenspannung, die größer als RD5 ist, haben. In einem Fall, in dem ein Lesevorgang an den Speicherzellen, die mit der defekten Wortleitung WLa verbunden sind, nach dem Bestehen der Programmierung durchgeführt wird, kann aufgrund einer abnormen Schwellenspannungsverteilung von Speicherzellen, bei denen ein Zielzustand ein Löschungszustand E ist, ein Lese-Fehler auftreten. Zellen in dem gelöschten Zustand E können beispielsweise Zellen in dem Programmierungszustand P1 überlappen, und eine Spannung RD1 kann Zellen in dem gelöschten Zustand E gegenüber Zellen in dem Programmierungszustand P1 nicht unterscheiden. Im Detail kann aufgrund einer ECC-Maschine (beispielsweise 210 von 1), die eine Speichersteuerung (beispielsweise 200 von 1) in sich aufweist, ein nicht korrigierbarer Lese- (d. h. ein nicht durch ECC korrigierbarer) Fehler auftreten.
2B stellt ein Beispiel eines Betriebs einer Speichervorrichtung, die eine defekte Wortleitung aufweist, dar. Bezug nehmend auf 2B können basierend auf einem Resultat eines Löschungsvorgangs an der Speichervorrichtung Schwellenspannungen von Speicherzellen, die mit einer Wortleitung WLb einer Mehrzahl von Wortleitungen WL verbunden sind, sehr nahe einer Löschungsverifizierungsspannung ERS_VFY sein. Die Schwellenspannungen der Speicherzellen, die mit der Wortleitung WLb verbunden sind, können jedoch niedriger als die Löschungsverifizierungsspannung ERS_VFY sein, und somit kann gemäß dem Resultat des Löschungsvorgangs ein Löschungsdurchlauf an der Speichervorrichtung durchgeführt werden. In einem Fall, in dem ein Programmierungsvorgang an Speicherzellen, die mit Wortleitungen benachbart zu der Wortleitung WLb verbunden sind, nach dem Löschungsbestehen durchgeführt wird, können sich Schwellenspannungen von einigen der Speicherzellen, die mit der Wortleitung WLb verbunden sind, aufgrund einer Programmierungsstörung auf die Löschungsverifizierungsspannung ERS_VFY oder höher erhöhen. Auf diese Art und Weise kann ein fortschreitender Defekt, bei dem sich eine Schwellenspannung aufgrund einer Programmierungsstörung erhöht, in Speicherzellen, an denen der Löschungsvorgang normal durchgeführt wurde, auftreten.
Wenn der fortschreitende Defekt auftritt, können, wie es im Vorhergehenden unter Bezugnahme auf 2A beschrieben wurde, die Speicherzellen, die mit der Wortleitung WLb verbunden sind, auf erste bis siebte Programmierungszustände P1 bis P7 programmiert werden, und ein Programmierungsvorgang kann gemäß einem Programmierungsverifizierungsresultat durchlaufen werden. Zellen in dem gelöschten Zustand E können beispielsweise mit Zellen in dem Programmierungszustand P1 überlappen, und eine Spannung RD1 kann Zellen in dem gelöschten Zustand E gegenüber Zellen in dem Programmierungszustand P1 nicht unterscheiden. In einem Fall, in dem ein Lesevorgang an den Speicherzellen, die mit der Wortleitung WLb verbunden sind, nach dem Programmierungsdurchlauf durchgeführt wird, kann aufgrund einer abnormen Schwellenspannungsverteilung von Speicherzellen, bei denen ein Zielzustand ein Löschungszustand E ist, ein Lesefehler auftreten.
3 ist ein Blockdiagramm, das eine Speichervorrichtung 100 gemäß einer Ausführungsform darstellt. Bezug nehmend auf 3 kann die Speichervorrichtung 100 eine Speicherzellenanordnung 110, eine Seitenpuffereinheit 120, einen Zähler 130, eine Bestehen/Nicht-Bestehen- (P/F-) Prüfeinheit 140, eine Steuerlogik 150, einen Spannungsgenerator 160 und/oder einen Zeilendecodierer 170 aufweisen. Obwohl es nicht gezeigt ist, kann die Speichervorrichtung 100 ferner eine Daten-Eingabe/Ausgabe- (I/O-) Schaltung oder eine I/O-Schnittstelle aufweisen.
Die Speicherzellenanordnung 110 kann durch Bitleitungen BL mit der Seitenpuffereinheit 120 verbunden sein und kann durch Wortleitungen WL, Kettenauswahlleitungen SSL und Masseauswahlleitungen GSL mit dem Zeilendecodierer 170 verbunden sein. Die Speicherzellenanordnung 110 kann eine Mehrzahl von Speicherblöcken BLS1 bis BLKz aufweisen, und jeder der Speicherblöcke BLK1 bis BLKz kann eine Mehrzahl von Speicherzellen aufweisen. Jede der Speicherzellen kann ein Bit oder mehrere Bits speichern, und im Detail kann jede der Speicherzellen als eine Ein-Pegel-Zelle (SLC), eine Mehr-Pegel-Zelle (MLC) oder eine Drei-Pegel-Zelle (TLC) verwendet werden. Bei einer Ausführungsform können einige der Speicherblöcke BLK1 bis BLKz SLC-Blöcke sein, und die anderen Speicherblöcke können MLC-Blöcke oder TLC-Blöcke sein.
Die Seitenpuffereinheit 120 kann eine Mehrzahl von Seitenpufferns PB1 bis PBm (wobei m eine ganze Zahl ist, die größer als oder gleich zwei ist) aufweisen. Bei einer Ausführungsform kann jeder der Seitenpuffer PB1 bis PBn mit einer Bitleitung verbunden sein. Bei einer Ausführungsform kann jeder der Seitenpuffer PB1 bis PBm mit einer Bitleitungsgruppe verbunden sein, und eine Mehrzahl von Bitleitungen, die eine Bitleitungsgruppe aufweist, kann einen Seitenpuffer gemeinsam verwenden. Vier Bitleitungen können beispielsweise eine Bitleitungsgruppe konfigurieren und können einen Seitenpuffer gemeinsam verwenden. Der Zähler 130 kann basierend auf einem Seitenpuffersignal PBS die Zahl von ungenügend gelöschten Zellen zählen, um ein Zählwertresultat CR zu erzeugen. In diesem Fall können Schwellenspannungen der ungenügend gelöschten Zellen höher als eine Löschungsermittlungsspannung sein. Die P/F-Prüfeinheit 140 kann basierend auf dem Zählwertresultat CR bestimmen, ob ein Programmierungsvorgang an den Speicherzellen durchlaufen wurde, wodurch ein Gelingen-Signal oder ein Fehlschlag-Signal P/F erzeugt wird.
Die Steuerlogik 150 kann verschiedene Steuersignale zum Schreiben von Daten in die Speicherzellenanordnung 110 oder zum Lesen der Daten aus der Speicherzellenanordnung 110 basierend auf einem Befehl CMD, einer Adresse ADDR und/oder einem Steuersignal CTRL ausgeben. Die Steuerlogik 150 kann daher gesamt verschiedene Vorgänge der Speichervorrichtung 100 steuern. Die Steuerlogik 150 kann im Detail ein Spannungssteuersignal CTRL_vol zu dem Spannungsgenerator 160 liefern, eine Zeilenadresse X_ADDR zu dem Zeilendecodierer 170 liefern, eine Spaltenadresse Y-ADDR zu der Seitenpuffereinheit 120 liefern und ein Zählsteuersignal CTRL_cnt zu dem Zähler 130 liefern.
Der Spannungsgenerator 160 kann verschiedene Arten von Spannungen zum Durchführen eines Programmierungsvorgangs, eines Lesevorgangs und eines Löschungsvorgangs an der Speicherzellenanordnung 110 basierend auf dem Spannungssteuersignal CTRL_vol erzeugen. Detaillierter kann der Spannungsgenerator 160 eine Wortleitungsspannung VWL, beispielsweise eine Programmierungsspannung, eine Lesespannung, eine Durchgangsspannung, eine Löschungsverifizierungsspannung oder eine Programmierungsverifizierungsspannung, erzeugen. Der Spannungsgenerator 160 kann außerdem ferner basierend auf dem Spannungssteuersignal CTRL_vol eine Kettenauswahlleitungsspannung und eine Masseauswahlleitungsspannung erzeugen. Der Spannungsgenerator 160 kann außerdem ferner eine Löschungsspannung erzeugen, die der Speicherzellenanordnung 110 zuzuführen ist.
Ansprechend auf die Zeilenadresse X_ADDR kann der Zeilendecodierer 170 einen Speicherblock aus Speicherblöcken BLK1 bis BLKz auswählen, eine Wortleitung aus Wortleitungen WL des ausgewählten einen Speicherblocks auswählen und eine Kettenauswahlleitung aus einer Mehrzahl von Kettenauswahlleitungen SSL auswählen. Die Seitenpuffereinheit 120 kann ansprechend auf die Spaltenadresse Y-ADDR einige Bitleitungen aus einer Mehrzahl von Bitleitungen BL auswählen. Die Seitenpuffereinheit 120 kann detaillierter gemäß einem Betriebsmodus als ein Schreib-Treiber oder ein Lese- oder Erfassungsverstärker in Betrieb sein.
4 stellt ein Ersatzschaltungsdiagramm eines ersten Speicherblocks BLK1 von 3 dar.
Bezug nehmend auf 4 kann der erste Speicherblock BLK1 eine Mehrzahl von NAND-Ketten NS11 bis NS33, eine Mehrzahl von Wortleitungen WL1 bis WL8, eine Mehrzahl von Bitleitungen BL1 bis BL3, eine Mehrzahl von Masseauswahlleitungen GSL1 bis GSL3, eine Mehrzahl von Kettenauswahlleitungen SSL1 bis SSL3 und eine Leitung einer gemeinsame Source CLS (CSL) aufweisen. Jede der NAND-Ketten (beispielsweise NS11) kann einen Kettenauswahltransistor SST, eine Mehrzahl von Speicherzellen MC und einen Masseauswahltransistor GST aufweisen. Der Kettenauswahltransistor SST kann mit den Kettenauswahlleitungen SSL1 bis SSL3, die demselben entsprechen, verbunden sein. Jede der Mehrzahl von Speicherzellen MC kann mit den Wortleitungen WL1 bis WL8, die derselben entsprechen, verbunden sein. Der Masseauswahltransistor GST kann mit den Masseauswahlleitungen GSL1 bis GSL3, die demselben entsprechen, verbunden sein. Der Kettenauswahltransistor SST kann mit den Bitleitungen BL1 bis BL3, die demselben entsprechen, verbunden sein, und der Masseauswahltransistor GST kann mit der Leitung einer gemeinsame Source CSL verbunden sein.
5 ist eine perspektivische Ansicht, die den ersten Speicherblock BLK1 von 3 darstellt.
Bezug nehmend auf 5 kann der erste Speicherblock BLK1 in einer vertikalen Richtung hinsichtlich eines Substrats SUB vorgesehen sein. Das Substrat SUB kann von einem ersten Leitfähigkeitstyp (beispielsweise p-Typ) sein, und die Leitung einer gemeinsamen Source CSL, die sich in einer ersten Richtung erstreckt und mit Störstellen eines zweiten Leitfähigkeitstyps (beispielweise eines n-Typs) dotiert ist, kann an dem Substrat SUB vorgesehen sein. Eine Mehrzahl von Isolationsschichten IL, die sich in der ersten Richtung erstrecken, kann in einer dritten Richtung in einer Region des Substrats SUB zwischen zwei benachbarten Leitungen einer gemeinsame Source CLS sequenziell vorgesehen sein, und dieselben können voneinander mit einem gewissen Abstand in der dritten Richtung beabstandet sein.
Eine Mehrzahl von Säulen P, die in der ersten Richtung sequenziell angeordnet sind und durch die Mehrzahl von Isolationsschichten IL in der dritten Richtung gehen, können in einer Region des Substrats SUB zwischen zwei benachbarten Leitungen einer gemeinsamen Source CSL vorgesehen sein. Die Mehrzahl von Säulen P kann beispielsweise durch die Mehrzahl von Isolationsschichten IL das Substrat SUB berühren. Eine Oberflächenschicht S von jeder der Säulen P kann detaillierter ein Siliziummaterial eines ersten Leitfähigkeitstyps aufweisen und kann als eine Kanalregion funktionieren. Eine innere Schicht I jeder Säule P kann einen Luftspalt oder ein isolierendes Material, wie zum Beispiel Siliziumoxid, aufweisen.
Die Isolationsschichten IL, die Säulen P und eine Ladungsspeicherungsschicht CS, die entlang einer freigelegten Oberfläche des Substrats SUB vorgesehen ist, können in einer Region des Substrats SUB zwischen zwei benachbarten Leitungen einer gemeinsamen Source CSL vorgesehen sein. Die Ladungsspeicherungsschicht CS kann eine Tunnel-Isolationsschicht, eine Ladungseinfangschicht und eine Sperrisolationsschicht aufweisen. Eine Gate-Elektrode GE, die die Auswahlleitungen GSL und SSL und die Wortleitungen WL1 bis WL8 aufweist, kann ferner an einer freigelegten Oberfläche der Ladungsspeicherungsschicht CS und in einer Region des Substrats SUB zwischen zwei benachbarten Leitungen einer gemeinsamen Source CSL vorgesehen sein. Eine Mehrzahl von Drains oder von Drain-Kontakten DR kann jeweils an der Mehrzahl von Säulen P vorgesehen sein. Die Drains oder Drain-Kontakte DR können beispielsweise ein Siliziummaterial, das mit Störstellen des zweiten Leitfähigkeitstyps dotiert ist, aufweisen. Die Bitleitungen BL1 bis BL3, die sich in der zweiten Richtung erstrecken und voneinander mit einem gewissen Abstand in der ersten Richtung beabstandet sind, können an den Drains DR vorgesehen sein.
6A stellt eine Schwellenspannungsverteilung von Speicherzellen von 4 dar, und 6B stellt ein Programmierungsverfahren eines Bildens der Schwellenspannungsverteilung von 6A dar. Bezug nehmend auf 6A stellt die Abszissenachse eine Schwellenspannung Vth dar, und die Ordinatenachse stellt die Zahl von Speicherzellen dar. Bei einer Ausführungsform kann jede der Speicherzellen eine TLC sein, und Speicherzellen, die einen Löschungszustand haben, können programmiert werden, um einen Zustand zu haben, der einem von ersten bis siebten Programmierungszuständen P1 bis P7 und einem Löschungszustand E entspricht. Bei einer Ausführungsform kann jede der Speicherzellen eine MLC sein, und die Speicherzellen, die den Löschungszustand haben, können programmiert werden, um einen Zustand zu haben, der einem der ersten bis dritten Programmierungszustände P1 bis P3 und dem Löschungszustand E entspricht. Bei einer Ausführungsform kann jede der Speicherzellen eine SLC sein, und die Speicherzellen, die den Löschungszustand haben, können programmiert werden, um den Löschungszustand E oder den ersten Programmierungszustand P1 zu haben.
Bezug nehmend auf 6B kann die Speichervorrichtung eine Mehrzahl von Programmierungsschleifen PL1 bis PLn (wobei n eine ganze Zahl ist, die größer als oder gleich zwei ist) durchführen, um die Speicherzellen zu programmieren, so dass die Speicherzellen einen der ersten bis siebten Programmierungszustände P1 bis P7 und den Löschungszustand E haben. Jede der Programmierungsschleifen PL1 bis PLn kann ein Programmierungsverfahren eines Anlegens von Programmierungspulsen Vpgm1 bis VpgmN und ein Verifizierungsverfahren eines Anlegens von Verifizierungsspannungen Vvfy1 bis Vvfy7 aufweisen. Bei einer ersten Programmierungsschleife PL1 kann ein erster Programmierungspuls Vpgm1 an eine ausgewählte Wortleitung angelegt werden, und anschließend können die Verifizierungsspannungen Vvfy1 bis Vvfy7 sequenziell an die ausgewählte Wortleitung angelegt werden. Speicherzellen, bei denen basierend auf den Verifizierungsspannungen Vvfy1 bis Vvfy7 ein Verifizierungsdurchlauf durchgeführt wurde, können als einen Zielprogrammierungszustand habend bestimmt werden, und in einer zweiten Programmierungsschleife PL2 kann das Programmieren blockiert werden. Der Verifizierungsdurchlauf kann basierend auf einer entsprechenden Verifizierungsspannung angeben, dass eine Speicherzelle als eine ungenügend gelöschte Zelle ausgelesen wird. Bei der zweiten Programmierungsschleife PL2 kann, um andere Speicherzellen als die programmierungsblockierten Speicherzellen zu programmieren, ein zweiter Programmierungspuls mit einer Spannung Vpgm2, die um einen Erhöhungsprogrammierungsspannungspegel ΔVpgm größer als die Spannung Vpgm1 des ersten Programmierungspulses ist, angelegt werden, und dann kann ein Verifizierungsvorgang identisch zu einem Verifizierungsverfahren der ersten Programmierungsschleife PL1 durchgeführt werden.
7 ist ein Flussdiagramm, das ein Betriebsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt. Bezug nehmend auf 7 kann das Betriebsverfahren gemäß einer Ausführungsform einen Löschungsermittlungsvorgang beim Durchführen eines Programmierungsvorgangs der Speichervorrichtung durchführen und kann somit einem Verfahren eines Prüfens einer defekten Wortleitung entsprechen und kann beispielsweise Verfahren aufweisen, die durch die Speichervorrichtung 100 von 3 zeitseriell durchgeführt werden. Eine im Vorhergehenden unter Bezugnahme auf 1 bis 6B angegebene Beschreibung kann auf die Ausführungsform angewendet werden.
Bei einem Vorgang S110 kann die Speichervorrichtung 100 einen Programmierungsbefehl CMD empfangen. Die Speichervorrichtung 100 kann beispielsweise den Programmierungsbefehl CMD von der Speichersteuerung 200 empfangen. Die Speichervorrichtung 100 kann außerdem eine Adresse ADDR und Daten von der Speichersteuerung 200 empfangen. Auf diese Art und Weise kann ein Löschungsermittlungsvorgang zum Prüfen einer defekten Wortleitung durchgeführt werden, nachdem der Programmierungsbefehl empfangen wurde, und die Speichervorrichtung 100 kann einen Löschungsverifzierungsvorgang beim Durchführen eines Programmierungsvorgangs durchführen.
Bei einem Vorgang S120 kann durch Anlegen einer Löschungsermittlungsspannung an eine ausgewählte Wortleitung der Löschungsermittlungsvorgang an Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, durchgeführt werden. Der Zeilendecodierer 170 kann beispielsweise die Löschungsermittlungsspannung an die ausgewählte Wortleitung, die der Adresse ADDR entspricht, der Mehrzahl von Wortleitungen WL anlegen. Bei einer Ausführungsform kann ein Spannungspegel der Löschungsermittlungsspannung niedriger als eine Verifizierungsspannung (beispielsweise Vvfy1 von 6A), die einen niedrigsten Programmierungszustand für Speicherzellen hat, sein. Bei einer Ausführungsform kann der Spannungspegel der Löschungsermittlungsspannung größer als ein Verifizierungsspannungspegel (beispielsweise ERS_VFY von 2), der einen Löschungszustand für Speicherzellen hat, sein.
Bei einem Vorgang S 130 kann eine Programmierungsspannung an die ausgewählte Wortleitung angelegt werden. Der Zeilendecodierer 170 kann beispielsweise einen ersten Programmierungspuls (beispielsweise Vpgm1) an die ausgewählte Wortleitung, die der Adresse ADDR entspricht, der Mehrzahl von Wortleitungen WL anlegen. Bei einem Vorgang S140 kann die Speichervorrichtung 100 die Zahl von ungenügend gelöschten Zellen der Speicherzellen, an denen der Löschungsermittlungsvorgang durchgeführt wurde, zählen. Bei einer Ausführungsform können der Vorgang S130 und der Vorgang S140 im Wesentlichen gleichzeitig durchgeführt werden. Die Ausführungsform ist jedoch nicht darauf begrenzt, und bei einigen beispielhaften Ausführungsformen kann der Vorgang S140 nach dem Vorgang S130 durchgeführt werden. Bei einigen beispielhaften Ausführungsformen kann ferner der Vorgang S130 nach dem Vorgang S140 durchgeführt werden. Der Vorgang S140 wird im Folgenden detaillierter unter Bezugnahme auf 8 beschrieben werden.
8 stellt eine Schwellenspannungsverteilung von Speicherzellen basierend auf dem Betriebsverfahren von 7 dar.
Bezug nehmend auf 8 können vor einem Programmierungsvorgang Speicherzellen, die mit einer normalen Wortleitung verbunden sind, einen normalen Löschungszustand 81 haben, und Speicherzellen, die mit einer defekten Wortleitung verbunden sind, können einen abnormen Löschungszustand 82 haben. Schwellenspannungen der Speicherzellen, die den abnormen Löschungszustand 82 haben, können größer als jene der Speicherzellen, die den normalen Löschungszustand 81 haben, sein. Bei dem Vorgang S120 kann eine Löschungsermittlungsspannung RD_E an eine ausgewählte Wortleitung angelegt werden, und bei dem Vorgang S140 kann die Speichervorrichtung 100 die Zahl der ungenügend gelöschten Zellen zählen. Wenn die Löschungsermittlungsspannung RD_E an die Speicherzellen, die den normalen Löschungszustand 81 haben, angelegt wird, kann die Zahl der ungenügend gelöschten Zellen 0 sein. Wenn die Löschungsermittlungsspannung RD_E an die Speicherzellen, die den abnormen Löschungszustand 82 haben, angelegt wird, kann die Zahl der ungenügend gelöschten Zellen einer schraffierten Region in dem abnormen Löschungszustand 82 entsprechen.
Bezug nehmend auf 7 kann die Speichervorrichtung 100 bei einem Vorgang S150 bestimmen, ob die Zahl der ungenügend gelöschten Zellen größer als ein Bezugsbitzählwert ist. Der Bezugsbitzählwert kann im Detail einem Wert entsprechen, bei dem ein Lesefehler (d. h. ein UECC) in einem Leseresultat von jeder von programmierten Speicherzellen nicht auftritt, nachdem der Programmierungsvorgang an Speicherzellen, die mit einer ausgewählten Wortleitung verbunden sind, kontinuierlich durchgeführt wurde. Bei einer Ausführungsform kann der Bezugsbitzählwert der Zahl der Bits, die durch die ECC-Maschine 210 korrigierbar sind, entsprechen. Bei einer Ausführungsform kann der Bezugsbitzählwert geändert werden. Wenn beispielsweise ein Spannungspegel der Löschungsermittlungsspannung gesenkt wird, kann sich der Bezugsbitzählwert erhöhen, und wenn sich der Spannungspegel der Löschungsermittlungsspannung erhöht, kann sich der Bezugsbitzählwert verringern. Wenn die Zahl der ungenügend gelöschten Zellen als größer als der Bezugsbitzählwert bestimmt wird, kann ein Vorgang S 160 durchgeführt werden, und sonst kann ein Vorgang S 170 durchgeführt werden.
Bei dem Vorgang S160 kann der Programmierungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, beendet werden. Die Speichervorrichtung 100 kann im Detail einen Speicherblock, der mit der ausgewählten Wortleitung verbunden ist, als einen Nicht-bestanden-Block verarbeiten und kann eine Nicht-bestanden-Nachricht zu der Speichersteuerung 200 senden. Bei dem Vorgang S170 kann der Programmierungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, kontinuierlich durchgeführt werden. Die Speichervorrichtung 100 kann im Detail folgende Programmierungsschleifen durchführen.
9 ist ein Flussdiagramm, das ein Programmierungsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt. 10A und 10B sind Zeitdiagramme, die das Programmierungsverfahren von 9 zeigen. Im Folgenden wird das Programmierungsverfahren gemäß einer Ausführungsform unter Bezugnahme auf 1 und 9 bis 10B beschrieben werden. Das Programmierungsverfahren kann einem Implementierungsbeispiel von 7 entsprechen, und eine im Vorhergehenden unter Bezugnahme auf 7 und 8 angegebene Beschreibung kann auf das Ausführungsbeispiel angewendet werden.
Bei einem Vorgang S210 kann ein Dateneinrichtungsvorgang durchgeführt werden. Die Speichervorrichtung 100 kann beispielsweise einen Programmierungsbefehl CMD und Programmierungsdaten DATEN von der Speichersteuerung 200 empfangen und kann die empfangenen Programmierungsdaten DATEN in die Seitenpuffereinheit 120 laden. Bei einem Vorgang S220 kann eine Löschungsermittlungsspannung RD_E an eine ausgewählte Wortleitung angelegt werden. Bei einem Vorgang S230 kann die Speichervorrichtung 100 bestimmen, ob ein Schleifenzählwert eine erste Programmierungsschleife PL1 ist. Wenn der Schleifenzählwert als erste Programmierungsschleife PL1 bestimmt wird, kann bei einem Vorgang S240 die Speichervorrichtung 100 einen ersten Programmierungspuls Vpgm1 an die ausgewählte Wortleitung anlegen, um ein Programmieren durchzuführen, und kann gleichzeitig die Zahl der ungenügend gelöschten Zellen zählen.
Bei einem Vorgang S250 kann die Speichervorrichtung 100 bestimmen, ob die gezählte Zahl der ungenügend gelöschten Zellen CNTcell größer als ein Bezugsbitzählwert REF ist. Wenn bestimmt wird, dass die gezählte Zahl der ungenügend gelöschten Zellen CNTcell größer als der Bezugsbitzählwert REF ist, wie es in 10A dargestellt ist, kann die Speichervorrichtung 100 einen Programmierungsvorgang beenden und kann einen Speicherblock als einen Nicht-bestanden-Block verarbeiten. Wenn bestimmt wird, dass die gezählte Zahl der ungenügend gelöschten Zellen CNTcell weniger als der oder gleich dem Bezugsbitzählwert REF ist, kann ein Vorgang S260 durchgeführt werden, und wie in 10B dargestellt ist, kann die Speichervorrichtung 100 den Programmierungsvorgang kontinuierlich durchführen.
Bei dem Vorgang S260 kann die Speichervorrichtung 100 bestimmen, ob ein Programmierungsvorgang alle Programmierungszustände durchlaufen hat. Wenn bestimmt wird, dass der Programmierungsvorgang alle Programmierungszustände durchlaufen hat, kann der Programmierungsvorgang beendet werden, und sonst kann ein Vorgang S270 durchgeführt werden. Bei dem Vorgang S270 kann die Speichervorrichtung 100 eine Mehrzahl von Programmierungsverifizierungsspannungen Vvfy an die ausgewählte Wortleitung sequenziell anlegen, um einen Programmierungsverifizierungsvorgang bei jedem der Programmierungszustände durchzuführen. Bei einem Vorgang S280 kann sich der Schleifenzählwert um eins erhöhen. Bei einem Vorgang S290 kann beispielsweise bei einer zweiten Programmierungsschleife PL2 die Speichervorrichtung 100 einen zweiten Programmierungspuls Vpgm2 an die ausgewählte Wortleitung anlegen, um ein Programmieren durchzuführen, und kann gleichzeitig einen P/F-Prüfungsvorgang durchführen.
11A stellt eine normale Programmierungssequenz gemäß einer Ausführungsform dar.
Bezug nehmend auf 11A kann die Speichervorrichtung 100 einen ersten Befehl CMD1, eine Adresse ADDR, Daten DATEN, die Daten eines niederwertigsten Bits (LSB) aufweisen, einen zweiten Befehl CMD2 und eine Zwischenspeicheradresse L-ADDR, die einen ersten Datenzwischenspeicher anzeigt, von der Speichersteuerung 200 durch eine I/O-Leitung IOx empfangen. In diesem Fall kann der erste Befehl CMD1 eine Art eines Speicherbetriebs sein, und der zweite Befehl CMD2 kann darstellen, dass ein Datenausgabefluss, der dem ersten Befehl CMD1 zugeordnet ist, fortgesetzt wird. Die Speichervorrichtung 100 kann ein Bereit-/Belegt-Signal RnBx, das einen niedrigen Pegel, z. B. einen logisch niedrigen Pegel, hat, zu der Speichersteuerung 200 senden, und während das Breit-/Belegt-Signal RnBx einen niedrigen Pegel beibehält, kann die Speichervorrichtung 100 die LSB-Daten in dem ersten Datenzwischenspeicher abspeichern.
Die Speichervorrichtung 100 kann anschließend den ersten Befehl CMD1, die Adresse ADDR, Daten DATEN, die Daten eines mittelwertigen Bits (CSB) aufweisen, den zweiten Befehl CMD2 und eine Zwischenspeicheradresse L-ADDR, die einen zweiten Datenzwischenspeicher anzeigt, von der Speichersteuerung 200 durch die I/O-Leitung IOx empfangen. Die Speichervorrichtung 100 kann das Bereit-/Belegt-Signal RnBx, das einen niedrigen Pegel hat, zu der Speichersteuerung 200 senden, und während das Bereit-/Belegt-Signal RnBx einen niedrigen Pegel beibehält, kann die Speichervorrichtung 100 die CSB-Daten in dem zweiten Datenzwischenspeicher abspeichern.
Die Speichervorrichtung 100 kann anschließend den ersten Befehl CMD1, die Adresse ADDR, Daten DATEN, die Daten eines höchstwertigen Bits (MSB) aufweisen, den zweiten Befehl CMD2 und eine Zwischenspeicheradresse L-ADDR, die einen dritten Datenzwischenspeicher anzeigt, durch die I/O-Leitung IOx von der Speichersteuerung 200 empfangen. Die Speichervorrichtung 100 kann das Bereit-/Belegt-Signal RnBx, das einen niedrigen Pegel hat, zu der Speichersteuerung 200 senden, und während das Bereit-/Belegt-Signal RnBx einen niedrigen Pegel beibehält, kann die Speichervorrichtung 100 die MSB-Daten in dem dritten Datenzwischenspeicher abspeichern.
Die Speichervorrichtung 100 kann anschließend den ersten Befehl CMD1, die Adresse ADDR und einen Bestätigungsbefehl, der den zweiten Befehl CMD2 aufweist, empfangen. In diesem Fall kann der erste Befehl CMD1 eine Art eines Speicherbetriebs sein, und der zweite Befehl CMD2 kann einen Programmierungsvorgang anzeigen. Die Speichervorrichtung 100 kann das Bereit-/Belegt-Signal RnBx, das einen niedrigen Pegel hat, zu der Speichersteuerung 200 senden, und während das Bereit-/Belegt-Signal RnBx einen niedrigen Pegel beibehält, kann die Speichervorrichtung 100 einen Programmierungsvorgang durchführen.
11B stellt ein Beispiel dar, bei dem eine defekte Wortleitung bei einem Löschungsermittlungsvorgang, der in einem Dateneingabeintervall durchgeführt wird, gemäß einer Ausführungsform nicht ermittelt wird. Bezug nehmend auf 11B entspricht eine Programmierungssequenz gemäß der Ausführungsform einem Modifikationsbeispiel von 11A und besitzt im Detail einen Unterschied zu 11A dahingehend, dass der Löschungsermittlungsvorgang in einem Intervall startet, in dem die LSB-Daten abgespeichert werden. Bei der Ausführungsform kann die Speichervorrichtung 100 das Bereit-/Belegt-Signal RnBi von einer ersten Zeit t1 zu einer zweiten Zeit t2 auf einem niedrigen Pegel beibehalten, die LSB-Daten zu der ersten Zeit t1 abspeichern und den Löschungsermittlungsvorgang an Speicherzellen, die mit einer ausgewählten Wortleitung verbunden sind, starten, um die defekte Wortleitung zu prüfen. Wenn basierend auf einer Adresse ADDR die ausgewählte Wortleitung als ein Resultat des Löschungsermittlungsvorgangs nicht die defekte Wortleitung ist, kann die Speichervorrichtung 100 einen Programmierungsvorgang zu einer dritten Zeit t3 starten.
11C stellt ein Beispiel, bei dem eine defekte Wortleitung bei einem Löschungsermittlungsvorgang, der in einem Daten-Eingabeintervall durchgeführt wird, ermittelt wird, gemäß einer Ausführungsform dar. Bezug nehmend auf 11C kann eine Programmierungssequenz gemäß der Ausführungsform einem Modifikationsbeispiel von 11B entsprechen, und im Detail kann sich ein Betrieb, nach dem ein Bestätigungsbefehl empfangen wurde, von 11B unterscheiden. Bei der Ausführungsform kann, wenn basierend auf einer Adresse ADDR eine ausgewählte Wortleitung als ein Resultat des Löschungsermittlungsvorgangs die defekte Wortleitung ist, die Speichervorrichtung 100 ein Niederpegel-Bereit-/Belegt-Signal RnBi, das ein Nicht-Bestehen der Programmierung darstellt, zu der Speichersteuerung 200 zu einer dritten Zeit t3 senden und einen Programmierungsvorgang beenden.
12 ist ein Flussdiagramm, das einen Betrieb zwischen einer Speichersteuerung und einer Speichervorrichtung gemäß einer Ausführungsform darstellt. Im Detail kann der Betrieb gemäß der Ausführungsform einem Fall entsprechen, in dem ein Programmierungs-/Löschungszyklus weniger als ein oder gleich einem Bezugswert ist. Bei einem Vorgang S310 kann die Speichersteuerung 200 einen Programmierungsbefehl erzeugen. Bei einem Vorgang S320 kann die Speichersteuerung 200 bestimmen, ob der Programmierungs-/Löschungszyklus größer als der Bezugswert ist. Wenn bestimmt wird, dass der Programmierungs-/Löschungszyklus nicht größer als der Bezugswert ist, können die Vorgänge S330 bis S390 durchgeführt werden. Die Vorgänge S330 bis S390 können beispielsweise der Ausführungsform von 11A entsprechen.
Bei dem Vorgang S330 kann die Speichersteuerung 200 einen Befehl CMD, eine Adresse ADDR und LSB-Daten zu der Speichervorrichtung 100 senden. Der Befehl CMD kann beispielsweise den ersten Befehl CMD1 und den zweiten Befehl CMD2, die in 11A dargestellt sind, aufweisen. Bei einem Vorgang S340 kann die Speichervorrichtung 100 die LSB-Daten in einem ersten Datenzwischenspeicher abspeichern. Bei einem Vorgang S345 kann die Speichervorrichtung 100 ein Bereit-Signal zu der Speichersteuerung 200 senden. Das Bereit-Signal kann beispielsweise einem Bereit-/Belegt-Signal RnBx, das einen hohen Pegel, z. B einen logisch hohen Pegel, hat, entsprechen.
Bei einem Vorgang S350 kann die Speichersteuerung 200 den Befehl CMD, die Adresse ADDR und CSB-Daten zu der Speichervorrichtung 100 senden. Bei einem Vorgang S360 kann die Speichervorrichtung 100 die CSB-Daten in einem zweiten Datenzwischenspeicher abspeichern. Bei einem Vorgang S365 kann die Speichervorrichtung 100 das Bereit-Signal zu der Speichersteuerung 200 senden. Wenn beispielsweise jede der Speicherzellen eine MLC ist, können die Vorgänge S350 bis S365 weggelassen sein. Wenn beispielsweise jede der Speicherzellen eine SLC ist, können die Vorgänge S350 bis S385 weggelassen sein. Bei einem Vorgang S370 kann die Speichersteuerung 200 den Befehl CMD, die Adresse ADDR und MSB-Daten zu der Speichervorrichtung 100 senden. Bei einem Vorgang S380 kann die Speichervorrichtung 100 die MSB-Daten in einem dritten Datenzwischenspeicher abspeichern. Bei einem Vorgang S385 kann die Speichervorrichtung 100 das Bereit-Signal zu der Speichersteuerung 200 senden. Bei einem Vorgang S390 kann die Speichersteuerung 200 einen Bestätigungsbefehl und die Adresse ADDR zu der Speichervorrichtung 100 senden. Bei einem Vorgang S395 kann die Speichervorrichtung 100 einen Programmierungsvorgang durchführen.
13 ist ein Flussdiagramm, das einen Betrieb zwischen einer Speichersteuerung und einer Speichervorrichtung gemäß einer Ausführungsform darstellt. Der Betrieb gemäß der Ausführungsform kann im Detail einem Fall entsprechen, in dem ein Programmierungs-/Löschungszyklus größer als ein Bezugswert ist. Bezug nehmend auf 13 kann bei dem Vorgang S310 die Speichersteuerung 200 einen Programmierungsbefehl erzeugen. Bei dem Vorgang S320 kann die Speichersteuerung 200 bestimmen, ob der Programmierungs-/Löschungszyklus größer als der Bezugswert ist. Wenn bestimmt wird, dass der Programmierungs-/Löschungszyklus größer als der Bezugswert ist, können Vorgänge S410 bis S490 durchgeführt werden. Die Vorgänge S410 bis S490 können beispielsweise den Ausführungsformen von 11A und 11C entsprechen.
Bei einem Vorgang S410 kann die Speichersteuerung 200 einen Befehl CMD, eine Adresse ADDR und LSB-Daten zu der Speichervorrichtung 100 senden. Der Befehl CMD kann beispielsweise den ersten Befehl CMD1 und den zweiten Befehl CMD2, die in 11B dargestellt sind, aufweisen. Bei einem Vorgang S420 kann die Speichervorrichtung 100 die LSB-Daten in einem ersten Datenzwischenspeicher abspeichern, einen Löschungsermittlungsvorgang zum Prüfen einer defekten Wortleitung durchführen und die Zahl der ungenügend gelöschten Zellen zählen. In diesem Fall können der Löschungsermittlungsvorgang und ein Vorgang eines Zählens der Zahl der ungenügend gelöschten Zellen in einem spezifischen (oder alternativ einem beliebigen) Intervall zwischen Vorgängen S420 bis S460 durchgeführt werden. Bei einem Vorgang S425 kann die Speichervorrichtung 100 ein Bereit-Signal zu der Speichersteuerung 200 senden. Das Bereit-Signal kann beispielsweise einem Bereit-/Belegt-Signal RnBx, das einen hohen Pegel hat, entsprechen. Die Speichervorrichtung 100 kann ferner ein Bereit-/Belegt-Signal RnBi auf einem niedrigen Pegel kontinuierlich beibehalten, um den Löschungsermittlungsvorgang durchzuführen.
Bei einem Vorgang S430 kann die Speichersteuerung 200 den Befehl CMD, die Adresse ADDR und CSB-Daten zu der Speichervorrichtung 100 senden. Bei einem Vorgang S440 kann die Speichervorrichtung 100 die CSB-Daten in einem zweiten Datenzwischenspeicher abspeichern. Bei einem Vorgang S445 kann die Speichervorrichtung 100 das Bereit-Signal zu der Speichersteuerung 200 senden. Wenn beispielsweise jede der Speicherzellen eine MLC ist, können die Vorgänge S430 bis S445 weggelassen sein. Wenn beispielsweise jede der Speicherzellen eine SLC ist, können die Vorgänge S430 bis S470 weggelassen sein. Bei einem Vorgang S450 kann die Speichersteuerung 200 den Befehl CMD, die Adresse ADDR und MSB-Daten zu der Speichervorrichtung 100 senden. Bei einem Vorgang S460 kann die Speichervorrichtung 100 die MSB-Daten in einem dritten Datenzwischenspeicher abspeichern. Bei einem Vorgang S465 kann die Speichervorrichtung 100 das Bereit-Signal zu der Speichersteuerung 200 senden. Bei einem Vorgang S470 kann die Speichersteuerung 200 einen Bestätigungsbefehl und die Adresse ADDR zu der Speichervorrichtung 100 senden.
Bei einem Vorgang S480 kann die Speichervorrichtung 100 bestimmen, ob die gezählte Zahl der ungenügend gelöschten Zellen größer als ein Bezugsbitzählwert ist. Wenn bestimmt wird, dass die gezählte Zahl der ungenügend gelöschten Zellen größer als der Bezugsbitzählwert ist, kann ein Vorgang S485 durchgeführt werden, und sonst kann ein Vorgang S490 durchgeführt werden. Bei dem Vorgang S485 kann die Speichervorrichtung 100 eine Nicht-bestanden-Nachricht zu der Speichersteuerung 200 senden. Bei dem Vorgang S490 kann die Speichervorrichtung 100 einen Programmierungsvorgang durchführen.
14 stellt eine Speichervorrichtung 100a gemäß einer Ausführungsform dar.
Bezug nehmend auf 14 kann die Speichervorrichtung 100a einem Beispiel der Speichervorrichtung 100 von 3 entsprechen. Eine ausgewählte Wortleitung zum Durchführen eines Programmierungsvorgangs kann beispielsweise die WL1 sein. In einem Programmierungsdurchführungsintervall kann eine Programmierungsspannung an die ausgewählte Wortleitung WL1 angelegt werden, eine Massespannung GND kann an eine erste Bitleitung BL1 angelegt werden, und eine Leistungsversorgungsspannung VDD kann an einen zweite Bitleitung BL2 angelegt werden. Eine erste Speicherzelle MC1, die mit der ersten Bitleitung BL1 verbunden ist, kann daher programmiert werden, und eine zweite Speicherzelle MC2, die mit der zweiten Bitleitung BL2 verbunden ist, kann programmierungsblockiert sein. In diesem Fall kann auf die erste Speicherzelle MC1 als eine programmierte Speicherzelle Bezug genommen werden, und auf die zweite Speicherzelle MC2 kann als eine programmierungsblockierte Speicherzelle Bezug genommen werden. In einem Programmierungsverifizierungsintervall kann eine Löschungsermittlungsspannung RD_E an die ausgewählte Wortleitung WL 1 angelegt werden, und dann kann eine erste Programmierungsverifizierungsspannung Vvfy1 an die ausgewählte Wortleitung WL1 angelegt werden. Ein Betriebsverfahren der Speichervorrichtung 100a wird im Folgenden unter Bezugnahme auf 15 und 16 beschrieben werden.
15 ist ein Flussdiagramm, das ein Betriebsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt. Bezug nehmend auf 15 kann das Betriebsverfahren gemäß einer Ausführungsform einem Verfahren entsprechen, das durch Durchführen eines Löschungsermittlungsvorgangs bei einem Programmierungsvorgang der Speichervorrichtung eine defekte Wortleitung prüft, und kann beispielsweise Verfahren aufweisen, die durch die Speichervorrichtung 100a von 14 zeitseriell durchgeführt werden.
Bei einem Vorgang S510 kann die Speichervorrichtung 100a einen Programmierungsbefehl empfangen. Bei einem Vorgang S520 kann die Speichervorrichtung die Programmierungsspannung an eine ausgewählte Wortleitung anlegen. Die Massespannung GND kann ferner an die erste Bitleitung BL1 angelegt werden, und die Leistungsversorgungsspannung VDD kann an die zweite Bitleitung BL2 angelegt werden. Eine ausgewählte Speicherzelle MC1 kann daher programmiert werden, und eine nicht ausgewählte Speicherzelle MC2 kann programmierungsblockiert sein.
Bei einem Vorgang S530 kann durch Anlegen der Löschungsermittlungsspannung RD_E an die ausgewählte Wortleitung WL1 die Speichervorrichtung 100a den Löschungsermittlungsvorgang an Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, durchführen. Die Speichervorrichtung 100a kann beispielsweise die Löschungsermittlungsspannung RD_E an die ausgewählte Wortleitung WL1 anlegen. Bei einer Ausführungsform kann ein Spannungspegel der Löschungsermittlungsspannung RD_E niedriger als eine Verifizierungsspannung (beispielsweise Vvfyl), die einen niedrigsten Programmierungszustand für die Speicherzellen hat, sein.
Bei einem Vorgang S540 kann die Speichervorrichtung 100a die Zahl der ungenügend gelöschten Zellen von programmierungsblockierten Speicherzellen zählen. Die programmierungsblockierten Speicherzellen können beispielsweise Speicherzellen entsprechen, bei denen ein Zielzustand ein Löschungszustand ist. Der Zähler 130 kann beispielsweise ein Seitenpuffersignal von der Seitenpuffereinheit 120 empfangen und kann basierend auf dem empfangenen Seitenpuffersignal die Zahl der ungenügend gelöschten Zellen zählen. Bei einer Ausführungsform kann das Betriebsverfahren ferner ein Verfahren, das zwischen dem Vorgang S540 und dem Vorgang S550 durchgeführt wird, eines Anlegens der Programmierungsverifizierungsspannung an die ausgewählte Wortleitung WL1 aufweisen, um den Programmierungsverifizierungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung WL1 verbunden sind, durchzuführen.
Bei einem Vorgang S550 kann die Speichervorrichtung 100a bestimmen, ob die Zahl der ungenügend gelöschten Zellen größer als ein Bezugsbitzählwert ist. Der Bezugsbitzählwert kann im Detail einem Wert entsprechen, bei dem ein Lesefehler (d. h. ein UECC) in einem Leseresultat von j eder von programmierten Speicherzellen nicht auftritt, nachdem der Programmierungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung WL1 verbunden sind, kontinuierlich durchgeführt wurde. Wenn bestimmt wird, dass die Zahl der ungenügend gelöschten Zellen größer als der Bezugsbitzählwert ist, kann ein Vorgang S560 durchgeführt werden, und sonst kann ein Vorgang S570 durchgeführt werden. Bei dem Vorgang S560 kann die Speichervorrichtung 100a den Programmierungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung WL1 verbunden sind, beenden. Die Speichervorrichtung 100a kann im Detail einen Speicherblock, der mit der ausgewählten Wortleitung WL1 verbunden ist, als einen Nicht-bestanden-Block verarbeiten. Bei dem Vorgang S570 kann der Programmierungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung WL1 verbunden sind, kontinuierlich durchgeführt werden. Die Speichervorrichtung 100a kann im Detail folgende Programmierungsschleifen durchführen.
16 stellt eine Schwellenspannungsverteilung von Speicherzellen basierend auf dem Betriebsverfahren von 15 dar.
Bezug nehmend auf 16 können vor einem Programmierungsvorgang Speicherzellen, die mit einer normalen Wortleitung verbunden sind, einen normalen Löschungszustand 161 haben, und Speicherzellen, die mit einer defekten Wortleitung verbunden sind, können einen abnormen Löschungszustand 162 haben. Wenn ein erster Programmierungspuls Vpgm1 an eine ausgewählte Wortleitung angelegt wird, können programmierte Speicherzellen der Speicherzellen, die den normalen Löschungszustand 161 haben, einen ersten Programmierungszustand 164 haben, und die programmierungsblockierten Speicherzellen können den normalen Löschungszustand 161 beibehalten. Wenn der erste Programmierungspuls Vpgm1 an die ausgewählte Wortleitung angelegt wird, können programmierte Speicherzellen der Speicherzellen, die den abnormen Löschungszustand 162 haben, einen zweiten Programmierungszustand 163 haben, und die programmierungsblockierten Speicherzellen können den abnormen Löschungszustand 162 beibehalten. Wenn eine Löschungsermittlungsspannung RD_E an die Speicherzellen, die den abnormen Löschungszustand 162 haben, angelegt wird, kann die Zahl der ungenügend gelöschten Zellen einer schraffierten Region in dem abnormen Löschungszustand 162 entsprechen.
17 ist ein Flussdiagramm, das ein Programmierungsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt. 18A und 18B sind Zeitdiagramme, die das Programmierungsverfahren von 17 darstellen. Das Programmierungsverfahren gemäß einer Ausführungsform wird im Folgenden unter Bezugnahme auf 14 und 17 bis 18B beschrieben werden. Das Programmierungsverfahren kann einem Implementierungsbeispiel von 15 entsprechen, und eine im Vorhergehenden unter Bezugnahme auf 15 und 16 angegebene Beschreibung kann auf die Ausführungsform angewendet werden.
Bei einem Vorgang S610 kann ein Dateneinrichtungsvorgang durchgeführt werden. Bei dem Vorgang S620 kann die Speichervorrichtung bestimmen, ob ein Schleifenzählwert eine erste Programmierungsschleife PL1 ist. Wenn der Schleifenzählwert als die erste Programmierungsschleife PL1 bestimmt wird, kann bei einem Vorgang S630 die Speichervorrichtung einen ersten Programmierungspuls Vpgm1 an eine ausgewählte Wortleitung anlegen, um ein Programmieren durchzuführen. Bei einem Vorgang S640 kann eine Löschungsermittlungsspannung RD_E an die ausgewählte Wortleitung angelegt werden. Bei einem Vorgang S650 kann die Speichervorrichtung eine Mehrzahl von Programmierungsverifizierungsspannungen Vvfy an die ausgewählte Wortleitung sequenziell anlegen, um einen Programmierungsverifizierungsvorgang an jedem der Programmierungszustände durchzuführen. Bei einer Ausführungsform kann der Vorgang S650 nach dem Vorgang S640 durchgeführt werden. Bei einer Ausführungsform kann der Vorgang S640 nach dem Vorgang S650 durchgeführt werden. Bei einem Vorgang S655 kann sich der Schleifenzählwert um eins erhöhen.
Bei einem Vorgang S660 kann die Speichervorrichtung bestimmen, ob der Schleifenzählwert eine zweite Programmierungsschleife PL2 ist. Wenn bei einem Vorgang S670 bestimmt wird, dass der Schleifenzählwert die zweite Programmierungsschleife PL2 ist, kann die Speichervorrichtung einen zweiten Programmierungspuls Vpgm2 an die ausgewählte Wortleitung anlegen, um ein Programmieren durchzuführen, und kann gleichzeitig die Zahl der ungenügend gelöschten Zellen zählen. Bei einem Vorgang S675 kann die Speichervorrichtung bestimmen, ob die gezählte Zahl der ungenügend gelöschten Zellen CNTcell größer als ein Bezugsbitzählwert REF ist. Wenn bestimmt wird, dass die gezählte Zahl der ungenügend gelöschten Zellen CNTcell größer als der Bezugsbitzählwert REF ist, wie es in 18A dargestellt ist, kann die Speichervorrichtung einen Programmierungsvorgang beenden und kann einen Speicherblock als einen Nicht-bestanden-Block verarbeiten. Wenn bestimmt wird, dass die gezählte Zahl der ungenügend gelöschten Zellen CNTcell weniger als der oder gleich dem Bezugsbitzählwert REF ist, kann ein Vorgang S680 durchgeführt werden, und wie es in 18B dargestellt ist, kann die Speichervorrichtung den Programmierungsvorgang kontinuierlich durchführen.
Bei einem Vorgang S680 kann die Speichervorrichtung bestimmen, ob eine Programmierung alle Programmierungszustände durchlaufen hat. Wenn bestimmt wird, dass die Programmierung alle Programmierungszustände durchlaufen hat, kann der Programmierungsvorgang beendet werden, und sonst kann der Vorgang S650 durchgeführt werden. Bei dem Vorgang S650 kann die Speichervorrichtung eine Mehrzahl von Programmierungsverifizierungsspannungen Vvfy an die ausgewählte Wortleitung sequenziell anlegen, um einen Programmierungsverifizierungsvorgang bei jedem der Programmierungszustände durchzuführen. bei dem Vorgang S655 kann sich der Schleifenzählwert um eins erhöhen. Bei dem Vorgang S660 kann die Speichervorrichtung bestimmen, ob der Schleifenzählwert die zweite Programmierungsschleife PL2 ist. Bei einem Vorgang S690 kann beispielsweise in einer dritten Programmierungsschleife PL3 die Speichervorrichtung einen dritten Programmierungspuls Vpgm3 an die ausgewählte Wortleitung anlegen, um ein Programmieren durchzuführen, und kann gleichzeitig ein Bestehen/Nicht-Bestehen des Programmierungsvorgangs prüfen.
19 ist ein Flussdiagramm, das ein Betriebsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt. Bezug nehmend auf 19 kann das Betriebsverfahren gemäß einer Ausführungsform einem Verfahren entsprechen, das durch Durchführen eines Löschungsermittlungsvorgangs bei einem Programmierungsvorgang der Speichervorrichtung eine defekte Wortleitung prüft, und kann beispielsweise Verfahren aufweisen, die durch die Speichervorrichtung 100a von 14 zeitseriell durchgeführt werden.
Bei einem Vorgang S710 kann die Speichervorrichtung einen Programmierungsbefehl empfangen. Bei einem Vorgang S720 kann die Speichervorrichtung eine Programmierungsspannung an eine ausgewählte Wortleitung anlegen. Die Speichervorrichtung 100a kann beispielsweise einen ersten Programmierungspuls Vpgm1 an eine ausgewählte Wortleitung WL1 anlegen. Eine Massespannung GND kann ferner an eine erste Bitleitung BL1 angelegt werden, und eine Leistungsversorgungsspannung VDD kann an eine zweite Bitleitung BL2 angelegt werden. Eine ausgewählte Speicherzelle MC1 kann daher programmiert werden, und eine nicht ausgewählte Speicherzelle MC2 kann programmierungsblockiert sein. Bei einem Vorgang S730 kann ein Löschungsermittlungsvorgang an den programmierungsblockierten Speicherzellen durch ein Verwenden einer Programmierungsverifizierungsspannung und einer ersten Entwicklungszeit durchgeführt werden. Bei einem Vorgang S740 kann ein Programmierungsverifizierungsvorgang an den programmierten Speicherzellen durch ein Verwenden der Programmierungsverifizierungsspannung und einer zweiten Entwicklungszeit durchgeführt werden. Bei einer Ausführungsform kann die erste Entwicklungszeit kürzer als die zweite Entwicklungszeit sein.
Bei einem Vorgang S750 kann die Speichervorrichtung die Zahl der ungenügend gelöschten Zellen der programmierungsblockierten Speicherzellen zählen. Die programmierungsblockierten Speicherzellen können beispielsweise Speicherzellen entsprechen, bei denen ein Zielzustand ein Löschungszustand ist. Bei einem Vorgang S760 kann die Speichervorrichtung bestimmen, ob die Zahl der ungenügend gelöschten Zellen größer als ein Bezugsbitzählwert ist. Wenn bestimmt wird, dass die Zahl der ungenügend gelöschten Zellen größer als der Bezugsbitzählwert ist, kann ein Vorgang S770 durchgeführt werden, und sonst kann ein Vorgang S780 durchgeführt werden. Bei dem Vorgang S770 kann die Speichervorrichtung einen Programmierungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, beenden. Im Detail kann die Speichervorrichtung einen Speicherblock, der mit der ausgewählten Wortleitung verbunden ist, als einen Nicht-bestanden-Block verarbeiten. Bei einem Vorgang S780 kann der Programmierungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, kontinuierlich durchgeführt werden. Die Speichervorrichtung kann im Detail folgende Programmierungsschleifen durchführen.
20A ist ein Schaltungsdiagramm, das einen Seitenpuffer PB gemäß einer Ausführungsform darstellt.
Bezug nehmend auf 20A kann der Seitenpuffer PB einem der ersten und zweiten Seitenpuffer PB1 und PB2 von 14 entsprechen. Der Seitenpuffer PB kann eine Vorladeschaltung PC, einen Erfassungs- bzw. Lesezwischenspeicher SL, erste bis dritte Datenzwischenspeicher DL1 bis DL3 und einen Cache-Zwischenspeicher CL, die mit einem Erfassungs- bzw. Leseknoten SO verbunden sind, aufweisen. Die Zahl der ersten bis dritten Datenzwischenspeicher DL1 bis DL3 kann basierend auf einem Datenbit, das in einer Speicherzelle gespeichert ist, variieren. Der Seitenpuffer PB kann außerdem ferner einen Bitleitungs-Auswahltransistor TR1, einen Bitleitungs-Spannungssteuertransistor TR2, einen Vorladetransistor TR3 und eine Mehrzahl von überwachenden Transistoren TR4 bis TR8 aufweisen.
Bei einer Ausführungsform kann der Seitenpuffer PB einen Programmierungsverifizierungsvorgang an Speicherzellen, die bei einem Programmierungsvorgang programmiert wurden, durchführen und kann einen Löschungsermittlungsvorgang an programmierungsblockierten Speicherzellen durchführen. Der Seitenpuffer PB kann im Detail Daten, die durch eine Bitleitung BL bei einem Programmierungsverifizierungsvorgang erfasst wurden, in dem Erfassungszwischenspeicher SL speichern. In diesem Fall kann eine zweite Entwicklungszeit für die programmierten Speicherzellen länger als eine erste Entwicklungszeit für die programmierungsblockierten Speicherzellen sein.
Der erste Datenzwischenspeicher DL1, der Zieldaten speichert, kann basierend auf den erfassten Daten, die in dem Erfassungszwischenspeicher SL gespeichert sind, eingestellt sein. Wenn beispielsweise die erfassten Daten einen Abschluss eines Programmierens darstellen, kann der erste Datenzwischenspeicher DL1 zu einer Programmierungsblockierungseinstellung für eine Speicherzelle, die aus einer im Folgenden beschriebenen Programmierungsschleife ausgewählt wurde, geändert werden. Der Cache-Zwischenspeicher CL kann Eingabedaten, die von außen geliefert werden, vorübergehend speichern. Bei dem Programmierungsvorgang können die Zieldaten, die in dem Cache-Zwischenspeicher CL gespeichert sind, in den ersten bis dritten Datenzwischenspeichern DL1 bis DL3 gespeichert werden.
20B ist ein Zeitdiagramm, das Steuersignale, die an den Seitenpuffer PB von 20A angelegt werden, zeigt.
Bezug nehmend auf 20A und 20B kann zu einer Zeit T1 ein Vorladesteuersignal LADEN auf einem niedrigen Pegel (beispielsweise 0 V) geliefert werden, um den Erfassungsknoten SO vorzuladen. Der Vorladetransistor TR3 kann daher eingeschaltet werden, und ein Spannungspegel des Erfassungsknotens SO kann sich auf einen Vorladepegel (beispielsweise Vpre2) erhöhen. Ein Bitleitungsspannungssteuersignal BLSHF kann ferner zu einem Leistungsversorgungsspannungspegel (beispielsweise VDD) geschaltet werden, um eine Bitleitung BL, die mit dem Erfassungsknoten SO verbunden ist, vorzuladen. Der Bitleitungsspannungssteuertransistor TR2 kann dementsprechend eingeschaltet werden, und ein Spannungspegel der Bitleitung BL kann sich auf eine gewisse Bitleitungsspannung erhöhen. Ein Vorladevorgang an der Bitleitung BL kann so lange durchgeführt werden, bis der Vorladetransistor TR3 ausgeschaltet ist. Zu dieser Zeit können ein Bitleitungsklemmsteuersignal BLCLAMP, ein Massesteuersignal SOGND und ein Überwachungssteuersignal MON1 auf einem niedrigen Pegel (beispielsweise 0 V) geliefert werden, und ein Bitleitungseinrichtungssteuersignal BLSETUP kann auf einem Leistungsversorgungsspannungspegel (beispielsweise VDD) geliefert werden.
Zu einer Zeit T2 kann ein Entwicklungsvorgang an dem Erfassungsknoten SO durchgeführt werden. Um den Erfassungsknoten SO zu entwickeln, können das Vorlade-Steuersignal LADEN und das Überwachungssteuersignal MON1 auf den Leistungsversorgungsspannungspegel (beispielsweise VDD) geschaltet werden. Eine Spannung des Erfassungsknotens SO kann daher basierend auf einer Schwellenspannung einer ausgewählten Speicherzelle gesenkt werden, und die Spannung des Erfassungsknotens SO kann in dem Erfassungszwischenspeicher SL gespeichert werden. Zu einer Zeit T3 können Daten in einem Datenzwischenspeicher DL basierend auf Daten, die in dem Erfassungszwischenspeicher SL gespeichert sind, zwischengespeichert werden.
21 stellt eine Schwellenspannungsverteilung von Speicherzellen basierend auf dem Betriebsverfahren von 19 dar. Bezug nehmend auf 21 können vor einem Programmierungsvorgang Speicherzellen, die mit einer normalen Wortleitung verbunden sind, einen normalen Löschungszustand 211 haben, und Speicherzellen, die mit einer defekten Wortleitung verbunden sind, können einen abnormen Löschungszustand 212 haben. Wenn ein erster Programmierungspuls Vpgm1 an eine ausgewählte Wortleitung angelegt wird, können programmierte Speicherzellen der Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, einen ersten Programmierungszustand 213 haben, und programmierungsblockierte Speicherzellen können den normalen Löschungszustand 211 oder den abnormen Löschungszustand 212 beibehalten.
Bei einer Ausführungsform kann durch ein Verwenden einer ersten Programmierungsverifizierungsspannung Vvfy1 und einer ersten Entwicklungszeit DVL1 ein Löschungsermittlungsvorgang an den programmierungsblockierten Speicherzellen durchgeführt werden. Die Zahl der ungenügend gelöschten Zellen der programmierungsblockierten Speicherzellen kann anschließend gezählt werden, und die ungenügend gelöschten Zellen können der schraffierten Region in dem abnormen Löschungszustand 212 entsprechen. Bei einer Ausführungsform kann durch ein Verwenden der ersten Programmierungsverifizierungsspannung Vvfy1 und einer zweiten Entwicklungszeit DVL2 ein Programmierungsverifizierungsvorgang an den programmierten Speicherzellen durchgeführt werden.
22 stellt eine Speichervorrichtung 100b gemäß einer Ausführungsform dar.
Bezug nehmend auf 22 kann die Speichervorrichtung 100b einem Beispiel der Speichervorrichtung 100 von 3 entsprechen. Eine Seitenpuffereinheit 120a kann erste und zweite Seitenpuffer 121 und 122 aufweisen. Der erste Seitenpuffer 121 kann eine Vorladeschaltung 1211, eine Verbindungseinheit 1212 und einen Zwischenspeicher 1213 aufweisen. Die Verbindungseinheit 1212 kann eine erste Bitleitung BL1 mit einem ersten Erfassungsknoten SO1 verbinden. Der zweite Seitenpuffer 122 kann eine Vorladeschaltung 1221, eine Verbindungseinheit 1222 und einen Zwischenspeicher 1223 aufweisen. Die Verbindungseinheit 1222 kann eine zweite Bitleitung BL2 mit einem zweiten Erfassungsknoten SO2 verbinden. Jede der Vorladeschaltungen 1211 und 1221 kann beispielsweise der Vorladeschaltung PC und dem dritten Transistor TR3 von 20A entsprechen, jede der Verbindungseinheiten 1212 und 1222 kann den ersten und zweiten Transistoren TR1 und TR2 von 20A entsprechen, und jeder der Zwischenspeicher 1213 und 1223 kann den vierten bis achten zweiten Transistoren TR4 bis TR8, dem Erfassungszwischenspeicher SL, den ersten bis dritten Datenzwischenspeichern DL1 bis DL3 und dem Cache-Zwischenspeicher CL von 20A entsprechen. Elemente der Seitenpuffereinheit 120a, beispielsweise die Vorladeschaltungen 1211 und 1221, die Verbindungseinheiten 1212 und 1222, die Zwischenspeicher 1213 und 1223 und der Zähler 130 können in Hardware implementiert sein.
In einem Programmierungsintervall kann eine Programmierungsspannung an eine ausgewählte Wortleitung WL1 angelegt werden, eine Massespannung GND kann an eine erste Bitleitung BL1 angelegt werden, und eine Leistungsversorgungsspannung VDD kann an eine zweite Bitleitung BL2 angelegt werden. Eine erste Speicherzelle MC1, die mit der ersten Bitleitung BL1 verbunden ist, kann daher programmiert werden, und eine zweite Speicherzelle MC2, die mit der zweiten Bitleitung BL2 verbunden ist, kann programmierungsblockiert sein. In einem Programmierungsverifizierungsintervall kann eine erste Programmierungsverifizierungsspannung Vvfy1 an die ausgewählte Wortleitung WL1 angelegt werden. Bei einer Ausführungsform kann der erste Seitenpuffer 121, der mit der ersten Speicherzelle MC1 verbunden ist, durch Entwickeln des ersten Erfassungsknotens SO1 während einer zweiten Entwicklungszeit DLV2 einen Programmierungsverifizierungsvorgang an der ersten Speicherzelle MC1 durchführen. Bei einer Ausführungsform kann der zweite Seitenpuffer 122, der mit der zweiten Speicherzelle MC2 verbunden ist, durch Entwickeln des zweiten Erfassungsknotens SO2 während der zweiten Entwicklungszeit DLV2 einen Löschungsermittlungsvorgang an der zweiten Speicherzelle MC2 durchführen. Ein Betriebsverfahren der Speichervorrichtung 100b wird im Folgenden im Detail unter Bezugnahme auf 23 bis 25B beschrieben werden.
23 ist ein Flussdiagramm, das ein Programmierungsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt. 24 ist ein Zeitdiagramm zum Beschreiben eines Beispiels eines Betriebs einer Seitenpuffereinheit von 22 basierend auf dem Programmierungsverfahren von 23. 25A und 25B sind Zeitdiagramme, die das Programmierungsverfahren von 23 zeigen. Das Betriebsverfahren gemäß einer Ausführungsform kann beispielsweise Verfahren, die zeitseriell durch die Speichervorrichtung 100b von 22 durchgeführt werden, aufweisen. Das Programmierungsverfahren gemäß einer Ausführungsform wird im Folgenden unter Bezugnahme auf 23 bis 25B beschrieben werden. Das Programmierungsverfahren kann einem Implementierungsbeispiel von 19 entsprechen, und im Vorhergehenden unter Bezugnahme auf 19 bis 21 angegebene Beschreibungen können auf die Ausführungsform angewendet werden.
Bei einem Vorgang S810 kann ein Dateneinrichtungsvorgang durchgeführt werden. Bei einem Vorgang S820 kann die Speichervorrichtung bestimmen, ob ein Schleifenzählwert eine erste Programmierungsschleif PL1 ist. Wenn der Schleifenzählwert bei dem Vorgang S830 als die erste Programmierungsschleife PL1 bestimmt wird, kann die Speichervorrichtung einen ersten Programmierungspuls Vpgm1 an eine ausgewählte Wortleitung anlegen, um ein Programmieren durchzuführen. Bei einem Vorgang S840 kann die Speichervorrichtung bestimmen, ob ein Programmierungsvorgang bei allen Programmierungszuständen durchlaufen wurde. Wenn der Programmierungsvorgang als bei allen Programmierungszuständen durchlaufen bestimmt wird, kann ein Programmierungsvorgang beendet werden, und ein Vorgang S845 kann sonst durchgeführt werden. Bei dem Vorgang S845 kann die Speichervorrichtung bestimmen, ob der Schleifenzählwert die erste Programmierungsschleife PL1 ist.
Wenn der Schleifenzählwert als die erste Programmierungsschleife PL1 bestimmt wird, kann bei einem Vorgang S850 die Speichervorrichtung durch ein Verwenden einer ersten Programmierungsverifizierungsspannung Vvfy1 einen Programmierungsverifizierungsvorgang an programmierten Speicherzellen durchführen und kann gleichzeitig einen Löschungsermittlungsvorgang für programmierungsblockierte Speicherzellen durchführen. Ein Programmierungsverifizierungsintervall, in dem die erste Programmierungsverifizierungsspannung Vvfy1 an die ausgewählte Wortleitung angelegt wird, kann beispielweise einem Vorladeintervall, einem Entwicklungsintervall und einem Erfassungsintervall entsprechen. In dem Vorladeintervall können die ersten und zweite Bitleitungen BL1 und BL2 mit einer gewissen Bitleitungsspannung vorgeladen werden, und die ersten und zweiten Erfassungsknoten SO1 und SO2 können mit einer Vorladespannung (beispielsweise Vpre2 von 20A) vorgeladen werden.
In dem Entwicklungsintervall kann sich der erste Seitenpuffer 121, der mit der programmierten Speicherzelle MC1 verbunden ist, von dem zweiten Seitenpuffer 122, der mit der programmierungsblockierten Speicherzelle MC2 verbunden ist, unterscheiden. Bei einer Ausführungsform kann sich der zweite Erfassungsknoten SO2, der mit der programmierungsblockierten Speicherzelle MC2 verbunden ist, während einer ersten Entwicklungszeit DVL1 entwickeln. Bei einer Ausführungsform kann sich der erste Erfassungsknoten SO1, der mit der programmierten Speicherzelle MC1 verbunden ist, während einer zweiten Entwicklungszeit DVL2 entwickeln. Bei einer Ausführungsform kann die zweite Entwicklungszeit DVL2 länger als die erste Entwicklungszeit DVL1 sein.
Ein Löschungsermittlungsvorgang an dem zweiten Erfassungsknoten SO2, der mit der programmierungsblockierten Speicherzelle MC2 verbunden ist, wird als Erstes beschrieben werden. Wenn beispielsweise eine Spannung des zweiten Erfassungsknotens SO2 einer Kurve 241 einer durchgezogenen Linie entspricht, kann die Spannung des zweiten Erfassungsknotens SO2 während der ersten Entwicklungszeit DVL1 auf eine Bezugsspannung Vref oder weniger abfallen, und somit kann die programmierungsblockierte Speicherzelle MC2 als eine EIN-Zelle erfasst werden. Wenn ferner die Spannung des zweiten Erfassungsknotens SO2 einer Kurve 242 einer gepunkteten Linie entspricht, kann die Spannung des zweiten Erfassungsknotens SO2 während der ersten Entwicklungszeit DVL1 nicht auf die Bezugsspannung Vref oder weniger abfallen, und somit kann die programmierungsblockierte Speicherzelle MC2 als eine ungenügend gelöschte Zelle erfasst werden.
Ein Programmierungsverifizierungsvorgang an dem ersten Erfassungsknoten SO1, der mit der programmierten Speicherzelle MC1 verbunden ist, wird als Nächstes beschrieben werden. Wenn beispielsweise eine Spannung des ersten Erfassungsknotens SO1 der Kurve 241 einer durchgezogenen Linie entspricht, kann die Spannung des ersten Erfassungsknotens SO1 während der zweiten Entwicklungszeit DVL2 auf die Bezugsspannung Vref oder weniger abfallen, und somit kann die programmierte Speicherzelle MC 1 als eine EIN-Zelle erfasst werden. Wenn ferner die Spannung des ersten Erfassungsknotens SO1 der Kurve 242 einer punktierten Linie entspricht, kann die Spannung des ersten Erfassungsknotens SO1 während der zweiten Entwicklungszeit DVL2 auf die Bezugsspannung Vref oder weniger abfallen, und die programmierte Speicherzelle MC 1 kann somit als eine EIN-Zelle erfasst werden.
Wie im Vorhergehenden beschrieben wurde, kann gemäß der Ausführungsform die zweite Entwicklungszeit DVL2 für einen Programmierungsverifizierungsvorgang an programmierten Speicherzellen länger als die erste Entwicklungszeit DVL1 für einen Löschungsermittlungsvorgang an programmierungsblockierten Speicherzellen sein, und somit können Speicherzellen, die eine Schwellenspannung haben, die niedriger als die erste Programmierungsverifizierungsspannung Vvfy1 ist, der programmierungsblockierten Speicherzellen als ungenügend gelöschte Zellen bestimmt werden. Der gleiche Effekt wie ein Anlegen einer Löschungsermittlungsspannung, die niedriger als die erste Programmierungsverifizierungsspannung Vvfy1 für den Löschungsermittlungsvorgang ist, kann dementsprechend erhalten werden.
Bei einem Vorgang S865 kann sich ein Schleifenzählwert um eins erhöhen. Bei einem Vorgang S810 kann bestimmt werden, ob der Schleifenzählwert die erste Programmierungsschleife PL1 ist, und bei einem Vorgang S870 kann bestimmt werden, ob der Schleifenzählwert die zweite Programmierungsschleife PL2 ist. Wenn der Schleifenzählwert als die zweite Programmierungsschleife PL2 bestimmt wird, kann bei einem Vorgang S880 durch Anlegen des zweiten Programmierungspulses Vpgm2 an eine ausgewählte Wortleitung ein Programmieren durchgeführt werden, und die Zahl von ungenügend gelöschten Zellen kann gleichzeitig gezählt werden. Bei einem Vorgang S885 kann die Speichervorrichtung bestimmen, ob die gezählte Zahl der ungenügend gelöschten Zellen CNTcell größer als ein Bezugsbitzählwert REF ist. Wenn bestimmt wird, dass die gezählte Zahl der ungenügend gelöschten Zellen CNTcell größer als der Bezugsbitzählwert REF ist, wie es in 25A dargestellt ist, kann die Speichervorrichtung einen Programmierungsvorgang beenden und kann einen Speicherblock als einen Nicht-bestanden-Block verarbeiten. Wenn bestimmt wird, dass die gezählte Zahl der ungenügend gelöschten Zellen CNTcell weniger als der oder gleich dem Bezugsbitzählwert REF ist, kann ein Vorgang S840 durchgeführt werden, und wie in 25B dargestellt ist, kann die Speichervorrichtung den Programmierungsvorgang kontinuierlich durchführen.
Bei dem Vorgang S840 kann die Speichervorrichtung bestimmen, ob ein Programmierungsvorgang bei allen Programmierungszuständen durchlaufen wurde. Wenn der Programmierungsvorgang als bei allen Programmierungszuständen durchlaufen bestimmt wird, kann der Programmierungsvorgang beendet werden, und sonst kann ein Vorgang S845 durchgeführt werden. Wenn der Schleifenzählwert als die zweite Programmierungsschleife PL2 bestimmt wird, kann bei einem Vorgang S860 die Speichervorrichtung eine Mehrzahl von Programmierungsverifizierungsspannungen Vvfy an die ausgewählte Wortleitung sequenziell anlegen, um einen Programmierungsverifizierungsvorgang bei jedem der Programmierungszustände durchzuführen. Bei dem Vorgang S865 kann sich der Schleifenzählwert um eins erhöhen. Bei einem Vorgang S820 kann bestimmt werden, ob der Schleifenzählwert die erste Programmierungsschleife PL1 ist, und bei dem Vorgang S870 kann bestimmt werden, ob der Schleifenzählwert die zweite Programmierungsschleife PL2 ist. Wenn der Schleifenzählwert als die dritte Programmierungsschleife PL3 bestimmt wird, kann die Speichervorrichtung bei einem Vorgang S890 einen dritten Programmierungspuls Vpgm3 an die ausgewählte Wortleitung anlegen, um ein Programmieren durchzuführen, und kann gleichzeitig ein Bestehen/Nicht-Bestehen des Programmierungsvorgangs prüfen.
26 ist ein Zeitdiagramm zum Beschreiben eines Beispiels eines Betriebs der Seitenpuffereinheit von 22 basierend auf dem Programmierungsverfahren von 23. Ein Betrieb der Seitenpuffereinheit wird im Folgenden unter Bezugnahme auf 23 und 26 beschrieben werden. Bei einer Ausführungsform kann durch ein Verwenden der ersten Programmierungsverifizierungsspannung Vvfy1 ein Programmierungsverifizierungsvorgang an programmierten Speicherzellen durchgeführt werden, und gleichzeitig kann ein Löschungsermittlungsvorgang an programmierungsblockierten Speicherzellen durchgeführt werden. Ein Programmierungsverifizierungsintervall, in dem die erste Programmierungsverifizierungsspannung Vvfy1 an eine ausgewählte Wortleitung angelegt wird, kann beispielsweise einem ersten Vorladeintervall, einem ersten Entwicklungsintervall, einem ersten Erfassungsintervall, einem zweiten Vorladeintervall, einem zweiten Entwicklungsintervall und einem zweiten Erfassungsintervall entsprechen. In dem ersten Vorladeintervall können die ersten und zweiten Bitleitungen BL1 und BL2 mit einer gewissen Bitleitungsspannung vorgeladen werden, und die ersten und zweiten Erfassungsknoten SO1 und SO2 können mit einer Vorladespannung (beispielsweise Vpre2 von 20A) vorgeladen werden.
In dem ersten Entwicklungsintervall können sich die ersten und zweiten Erfassungsknoten SO1 und SO2 während der ersten Entwicklungszeit DVL1 entwickeln. Daten, die durch den Erfassungsknoten SO1 erfasst werden, können beispielsweise in einem ersten Erfassungszwischenspeicher, den der Zwischenspeicher 1213 aufweist, gespeichert werden, und Daten, die durch den zweiten Erfassungsknoten SO2 erfasst werden, können in einem ersten Erfassungszwischenspeicher, den der Zwischenspeicher 1223 aufweist, gespeichert werden. In dem ersten Erfassungsintervall kann in jedem der Zwischenspeicher 1213 und 1223 ein Datenzwischenspeicher basierend auf den Daten, die in dem ersten Erfassungszwischenspeicher gespeichert sind, eingestellt werden. In dem zweiten Vorladeintervall können die ersten und zweiten Erfassungsknoten SO1 und SO2 mit einer Vorladespannung Vpre2 vorgeladen werden.
In dem zweiten Entwicklungsintervall können sich der erste und zweite Erfassungsknoten SO1 und SO2 während der zweiten Entwicklungszeit DVL2 entwickeln. In diesem Fall kann die zweite Entwicklungszeit DVL2 länger als die erste Entwicklungszeit DVL1 sein. Daten, die durch den ersten Erfassungsknoten SO1 erfasst werden, können beispielsweise in einem zweiten Erfassungszwischenspeicher, den der Zwischenspeicher 1213 aufweist, gespeichert werden, und Daten, die durch den zweiten Erfassungsknoten SO2 erfasst werden, können in einem zweiten Erfassungszwischenspeicher, den der Zwischenspeicher 1223 aufweist, gespeichert werden. In diesem Fall kann einer einer Mehrzahl von Zwischenspeichern als der zweite Erfassungszwischenspeicher verwendet werden. In dem zweiten Erfassungsintervall kann in jedem der Zwischenspeicher 1213 und 1223 ein Datenzwischenspeicher basierend auf den Daten, die in dem zweiten Erfassungszwischenspeicher gespeichert sind, eingestellt werden.
Bei einer Ausführungsform kann der erste Seitenpuffer 121, der mit der programmierten Speicherzelle MC1 verbunden ist, basierend auf den Daten, die in dem zweiten Erfassungszwischenspeicher gespeichert sind, ein Bestehen/Nicht-Bestehen der Programmierung bestimmen. Bei einer Ausführungsform kann der zweite Seitenpuffer 122, der mit der programmierungsblockierten Speicherzelle MC2 verbunden ist, basierend auf den Daten, die in dem ersten Erfassungszwischenspeicher gespeichert sind, den Löschungsermittlungsvorgang durchführen. Selbst wenn daher die gleiche erste Programmierungsverifizierungsspannung Vvfy1 an die ausgewählte Wortleitung angelegt wird, wird ein Resultat, bei dem der Programmierungsverifizierungsvorgang an programmierten Speicherzellen durchgeführt wird, und der Löschungsermittlungsvorgang an programmierungsblockierten Speicherzellen durchgeführt wird, erhalten.
27 ist ein Flussdiagramm, das ein Betriebsverfahren einer Speichervorrichtung gemäß einer Ausführungsform darstellt. Bezug nehmend auf 27 kann das Betriebsverfahren gemäß einer Ausführungsform einem Verfahren entsprechen, das durch Durchführen eines Löschungsermittlungsvorgangs bei einem Programmierungsvorgang der Speichervorrichtung eine defekte Wortleitung prüft, und kann beispielsweise Verfahren, die durch die Speichervorrichtung 100a von 14 zeitseriell durchgeführt werden, aufweisen. Eine Beschreibung, die im Vorhergehenden unter Bezugnahme auf 1-26 angegeben wurde, kann auf die Ausführungsform angewendet werden.
Bei einem Vorgang S910 kann die Speichervorrichtung einen Programmierungsbefehl empfangen. Bei einem Vorgang S920 kann die Speichervorrichtung bestimmen, ob ein Programmierungs-/Löschungszyklus größer als ein Bezugswert ist. Wenn bestimmt wird, dass der Programmierungs-/Löschungszyklus größer als der Bezugswert ist, kann ein Vorgang S930 durchgeführt werden, und sonst kann ein Vorgang S970 durchgeführt werden. Bei dem Vorgang S930 kann ein Löschungsermittlungsvorgang vor oder in der Mitte eines Durchführens eines Programmierungsvorgangs durchgeführt werden. Bei einem Vorgang S940 kann die Zahl der ungenügend gelöschten Speicherzellen gezählt werden. Bei einem Vorgang S950 kann die Speichervorrichtung bestimmen, ob die Zahl der ungenügend gelöschten Zellen größer als ein Bezugsbitzählwert ist. Wenn bestimmt wird, dass die Zahl der ungenügend gelöschten Zellen größer als der Bezugsbitzählwert ist, kann ein Vorgang S960 durchgeführt werden, und sonst kann der Vorgang S970 durchgeführt werden.
28 ist ein Blockdiagramm, das ein Beispiel darstellt, bei dem eine Speichervorrichtung gemäß Ausführungsformen auf ein SSD-System 1000 angewendet ist. Bezug nehmend auf 28 kann das SSD-System 1000 einen Host 1100 und ein SSD 1200 aufweisen. Das SSD 1200 kann durch einen Signalverbinder ein Signal zu dem Host 1100 senden oder von demselben empfangen und kann durch einen Leistungsverbinder mit einer Leistung versorgt werden. Das SSD 1200 kann eine SSD-Steuerung 1210, eine Hilfsleistungsversorgung 1220 und eine Mehrzahl von Speichervorrichtungen 1230, 1240 und 1250 aufweisen. Die Speichervorrichtungen 1230, 1240 und 1250 können jeweils ein vertikal gestapelter NAND-Flash-Speicher sein. In diesem Fall kann das SSD 1200 durch ein Verwenden der im Vorhergehenden unter Bezugnahme auf 1 bis 27 beschriebenen Ausführungsformen implementiert sein.

Claims

Betriebsverfahren einer nichtflüchtigen Speichervorrichtung, die eine Mehrzahl von Speicherzellen aufweist, die j eweils mit einer Mehrzahl von Wortleitungen verbunden sind, wobei das Betriebsverfahren folgende Schritte aufweist: Anlegen (S120; S220) einer Löschungsermittlungsspannung (RD_E) an eine ausgewählte Wortleitung der Mehrzahl von Wortleitungen (WL) ansprechend auf einen Programmierungsbefehl (CMD), um einen Löschungsermittlungsvorgang an den Speicherzellen, die mit der ausgewählten Wortleitung (WL1) verbunden sind, durchzuführen; Anlegen (S130) einer Programmierungsspannung an die ausgewählte Wortleitung nach dem Löschungsermittlungsvorgang; und Zählen einer Zahl von ungenügend gelöschten Zellen (CNTcell) der Speicherzellen, an denen der Löschungsermittlungsvorgang durchgeführt wurde, wobei das Zählen im Wesentlichen gleichzeitig zu dem Anlegen der Programmierungsspannung durchgeführt wird.
Betriebsverfahren nach Anspruch 1, mit ferner folgendem Schritt: Beenden (S160) eines Programmierungsvorgangs, der durch den Programmierungsbefehl (CMD) ausgelöst wurde, ansprechend darauf, dass die Zahl der ungenügend gelöschten Zellen (CNTcell) größer als ein Bezugsbitzählwert (REF) ist.
Betriebsverfahren nach Anspruch 1 oder 2, mit ferner folgendem Schritt: Verarbeiten eines Speicherblocks, der mit der ausgewählten Wortleitung verbunden ist, als ein Nicht-bestanden-Block ansprechend darauf, dass die Zahl der ungenügend gelöschten Zellen (CNTcell) größer als ein Bezugsbitzählwert (REF) ist.
Betriebsverfahren nach einem der Ansprüche 1 bis 3, bei dem ein Spannungspegel der Löschungsermittlungsspannung (RD_E) weniger als ein Verifizierungsspannungspegel (Vvfy1) ist, der einen niedrigsten Programmierungszustand für die Speicherzellen hat.
Betriebsverfahren nach einem der Ansprüche 1 bis 3, bei dem ein Spannungspegel der Löschungsermittlungsspannung (RD_E) größer als ein Verifizierungsspannungspegel (ERS_VFY) ist, der einen Löschungszustand für die Speicherzellen hat.
Betriebsverfahren nach einem der Ansprüche 1 bis 3, bei dem ein Spannungspegel der Löschungsermittlungsspannung (RD_E) gleich demselben einer Verifizierungsspannung (Vvfy1) eines niedrigsten Programmierungszustands für die Speicherzellen ist, und eine Entwicklungszeit (DVL1) eines Erfassungsknotens bei dem Löschungsermittlungsvorgang kürzer als eine Entwicklungszeit (DVL1) eines Erfassungsknotens bei einem Verifizierungsvorgang ist, der den niedrigsten Programmierungszustand hat.
Betriebsverfahren nach Anspruch 1, mit ferner folgendem Schritt: Anlegen einer Programmierungsverifizierungsspannung an die ausgewählte Wortleitung nach dem Anlegen (S130) der Programmierungsspannung.
Betriebsverfahren nach einem der Ansprüche 1 bis 7, bei dem ein Programmierungsvorgang, der durch den Programmierungsbefehl ausgelöst wird, eine Mehrzahl von Programmierungsschleifen aufweist, die sequenziell durchgeführt werden, und jede der Mehrzahl von Programmierungsschleifen ein Programmierungsdurchführungsintervall und ein Programmierungsverifizierungsintervall nach dem Programmierungsdurchführungsintervall aufweist, und das Zählen in einem Programmierungsdurchführungsintervall einer ersten Programmierungsschleife (PL1) der Mehrzahl von Programmierungsschleifen durchgeführt wird.
Betriebsverfahren nach Anspruch 1, mit ferner folgendem Schritt: Empfangen (S110) des Programmierungsbefehls (CMD), wobei das Empfangen des Programmierungsbefehls (CMD) folgende Schritte aufweist: Empfangen eines ersten Programmierungsbefehls (CMD1), einer Adresse (ADDR) und von Daten eines niederwertigsten Bits (LSB), und Empfangen eines zweiten Programmierungsbefehls (CMD2), der Adresse (ADDR) und von Daten eines höchstwertigen Bits (MSB), wobei das Durchführen des Löschungsermittlungsvorgangs nach dem Empfangen des ersten Programmierungsbefehls (CMD1) durchgeführt wird.
Betriebsverfahren einer nichtflüchtigen Speichervorrichtung, die eine Mehrzahl von Speicherzellen (MC) aufweist, die jeweils mit einer Mehrzahl von Wortleitungen (WL) verbunden sind, wobei das Betriebsverfahren folgende Schritte aufweist: Anlegen (S520) einer Programmierungsspannung an eine ausgewählte Wortleitung der Mehrzahl von Wortleitungen (WL) ansprechend auf einen Programmierungsbefehl (CMD); Anlegen (S530) einer Löschungsermittlungsspannung (RD_E) an die ausgewählte Wortleitung nach dem Anlegen (S520) der Programmierungsspannung, um einen Löschungsermittlungsvorgang an programmierungsblockierten Speicherzellen von Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, durchzuführen; Zählen (S540) einer Zahl von ungenügend gelöschten Zellen (CNTcell) der programmierungsblockierten Speicherzellen, an denen der Löschungsermittlungsvorgang durchgeführt wurde; und Anlegen einer zusätzlichen Programmierungsspannung, die einen Spannungspegel, der größer als die Programmierungsspannung ist, hat, an die ausgewählte Wortleitung, wobei das Zählen im Wesentlichen gleichzeitig zu dem Anlegen der zusätzlichen Programmierungsspannung durchgeführt wird.
Betriebsverfahren nach Anspruch 10, mit ferner folgendem Schritt: Beenden (S560) eines Programmierungsvorgangs, der durch den Programmierungsbefehl (CMD) ausgelöst wurde, ansprechend darauf, dass die Zahl der ungenügend gelöschten Zellen (CNTcell) größer als ein Bezugsbitzählwert (REF) ist.
Betriebsverfahren nach Anspruch 10 oder 11, mit ferner folgendem Schritt: Anlegen (S270) einer Programmierungsverifizierungsspannung (Vvfy) an die ausgewählte Wortleitung nach dem Durchführen des Löschungsermittlungsvorgangs, um einen Programmierungsverifizierungsvorgang an programmierten Speicherzellen der Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, durchzuführen.
Betriebsverfahren nach Anspruch 10 oder 11, mit ferner folgendem Schritt: Anlegen einer Programmierungsverifizierungsspannung an die ausgewählte Wortleitung nach dem Anlegen (S520) der Programmierungsspannung und vor dem Durchführen des Löschungsermittlungsvorgangs, um einen Programmierungsverifizierungsvorgang an programmierten Speicherzellen der Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, durchzuführen.
Betriebsverfahren einer nichtflüchtigen Speichervorrichtung, die eine Mehrzahl von Speicherzellen (MC) aufweist, die jeweils mit einer Mehrzahl von Wortleitungen (WL) verbunden sind, mit folgenden Schritten: Anlegen einer Programmierungsspannung an eine ausgewählte Wortleitung der Mehrzahl von Wortleitungen (WL) ansprechend auf einen Programmierungsbefehl (CMD); Durchführen eines Programmierungsverifizierungsvorgangs an programmierten Speicherzellen von Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, unter Verwendung (S740) einer Programmierungsverifizierungsspannung; Durchführen eines Löschungsermittlungsvorgangs an programmierungsblockierten Speicherzellen der Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, unter Verwendung (S730) der Programmierungsverifizierungsspannung; Zählen (S750) einer Zahl von ungenügend gelöschten Zellen (CNTcell) der programmierungsblockierten Speicherzellen, an denen der Löschungsermittlungsvorgang durchgeführt wurde; und Anlegen einer zusätzlichen Programmierungsspannung, die größer als die Programmierungsspannung ist, an die ausgewählte Wortleitung, wobei das Zählen (S750) im Wesentlichen gleichzeitig zu dem Anlegen der zusätzlichen Programmierungsspannung durchgeführt wird.
Betriebsverfahren nach Anspruch 14, mit ferner folgendem Schritt: Beenden (S770) eines Programmierungsvorgangs, der durch den Programmierungsbefehl ausgelöst wurde, ansprechend darauf, dass die Zahl der ungenügend gelöschten Zellen (CNTcell) größer als ein Bezugsbitzählwert ist.
Betriebsverfahren nach Anspruch 14 oder 15, bei dem bei dem Löschungsermittlungsvorgang ein Entwicklungsintervall für die programmierungsblockierten Speicherzellen einer ersten Entwicklungszeit (DVL1) entspricht, und bei dem Programmierungsverifizierungsvorgang ein Entwicklungsintervall für die programmierten Speicherzellen einer zweiten Entwicklungszeit (DVL2) entspricht, die länger als die erste Entwicklungszeit (DVL1) ist.
Betriebsverfahren nach einem der Ansprüche 14 bis 16, bei dem die programmierungsblockierten Speicherzellen Speicherzellen aufweisen, bei denen ein Zielzustand ein Löschungszustand ist.