KR20220120033A - 메모리 장치 및 그 동작 방법 - Google Patents

메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220120033A
KR20220120033A KR1020210023654A KR20210023654A KR20220120033A KR 20220120033 A KR20220120033 A KR 20220120033A KR 1020210023654 A KR1020210023654 A KR 1020210023654A KR 20210023654 A KR20210023654 A KR 20210023654A KR 20220120033 A KR20220120033 A KR 20220120033A
Authority
KR
South Korea
Prior art keywords
program
memory cells
program state
memory
bits
Prior art date
Application number
KR1020210023654A
Other languages
English (en)
Inventor
최형진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210023654A priority Critical patent/KR20220120033A/ko
Priority to US17/396,552 priority patent/US11646089B2/en
Priority to CN202111159504.4A priority patent/CN114974380A/zh
Publication of KR20220120033A publication Critical patent/KR20220120033A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 메모리 장치는 복수의 메모리 셀들, 주변 회로 및 제어 로직을 포함할 수 있다. 주변 회로는 복수의 메모리 셀들을 복수의 프로그램 상태들 중 어느 하나의 상태로 프로그램할 수 있다. 제어 로직은 복수의 프로그램 상태들 중 적어도 하나의 프로그램 상태에 대한 프로그램 검증 동작을 수행하도록 주변 회로를 제어할 수 있다. 제어 로직은 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작에서 상기 타겟 프로그램 상태에 대응되는 프로그램 검증 전압과 상기 복수의 메모리 셀들의 문턱 전압들을 비교하여 미리 설정된 논리 값을 갖는 비트 수를 카운트할 수 있다. 제어 로직은 상기 미리 설정된 논리 값을 갖는 비트 수를 기초로, 복수의 프로그램 상태들 중 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정할 수 있다.

Description

메모리 장치 및 그 동작 방법{MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 향상된 프로그램 동작 성능을 갖는 메모리 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 장치는 복수의 메모리 셀들, 주변 회로 및 제어 로직을 포함한다. 주변 회로는 복수의 메모리 셀들을 복수의 프로그램 상태들 중 어느 하나의 상태로 프로그램할 수 있다. 제어 로직은 복수의 프로그램 상태들 중 적어도 하나의 프로그램 상태에 대한 프로그램 검증 동작을 수행하도록 주변 회로를 제어할 수 있다. 제어 로직은 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작에서 타겟 프로그램 상태에 대응되는 프로그램 검증 전압과 복수의 메모리 셀들의 문턱 전압들을 비교하여 미리 설정된 논리 값을 갖는 비트 수를 카운트할 수 있다. 제어 로직은 미리 설정된 논리 값을 갖는 비트 수를 기초로, 복수의 프로그램 상태들 중 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정할 수 있다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 포함하는 메모리 장치의 동작 방법은, 복수의 프로그램 상태들 중 적어도 하나의 프로그램 상태에 대한 프로그램 검증 동작을 수행하는 단계; 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작에서 타겟 프로그램 상태에 대응되는 프로그램 검증 전압과 복수의 메모리 셀들의 문턱 전압들을 비교하여 미리 설정된 논리 값을 갖는 비트 수를 카운트하는 단계; 및 미리 설정된 논리 값을 갖는 비트 수를 기초로 복수의 프로그램 상태들 중 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정하는 단계;를 포함할 수 있다.
본 기술에 따르면 향상된 프로그램 동작 성능을 갖는 저장 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 설명하기 위한 도면이다.
도 5는 도 4의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 6은 도 4의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 7은 본 발명의 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 타겟 프로그램 상태에 대한 프로그램 검증 동작에서 미리 설정된 논리 값을 갖는 비트 수에 대한 카운팅을 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따른 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 설명하기 위한 도면이다.
도 10은 일 실시 예에 따른 도 2의 페이지 버퍼를 설명하기 위한 도면이다.
도 11은 일 실시 예에 따른 도 2의 페이지 버퍼를 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 13은 본 발명의 실시 예에 따른 메모리 장치의 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정하는 동작을 설명하기 위한 순서도이다.
도 14는 일 실시 예에 따른 메모리 장치의 프로그램 검증 동작을 설명하기 위한 순서도이다.
도 15는 일 실시 예에 따른 메모리 장치의 프로그램 검증 동작을 설명하기 위한 순서도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.
메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트와 메모리 장치(100) 간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 쓰기 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
호스트는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 어드레스 디코더(121)는 선택된 워드라인에 전압 생성부(122)로부터 공급받은 동작 전압(Vop)을 인가할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.
생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 전압이 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 어드레스(ADDR), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 어드레스(ADDR)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
실시 예에서, 주변 회로(120)는 복수의 메모리 셀들에 대해 복수의 프로그램 상태들 중 어느 하나의 상태로 프로그램할 수 있다.
제어 로직(130)은 복수의 메모리 셀들에 대해, 복수의 프로그램 상태들 중 적어도 하나의 프로그램 상태에 대한 프로그램 검증 동작을 수행하도록 주변 회로(120)를 제어할 수 있다. 제어 로직(130)은 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작의 결과를 기초로, 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정할 수 있다. 제어 로직(130)은 결정된 개시점에 대응되는 프로그램 루프부터 상위 프로그램 상태에 대한 프로그램 검증 동작을 시작하도록 주변 회로(120)를 제어할 수 있다.
실시 예에서 제어 로직(130)은 비트라인 전압 제어부(131) 및 프로그램 검증 제어부(132)를 포함할 수 있다.
비트라인 전압 제어부(131)는 복수의 메모리 셀들과 연결된 복수의 비트라인들을 프리차지하도록 주변 회로(120)를 제어할 수 있다. 실시 예에서, 비트라인 전압 제어부(131)는 타겟 프로그램 상태에 대한 프로그램 검증 동작에서, 복수의 메모리 셀들과 연결된 복수의 비트라인들 모두를 프리차지하는 All BL Scheme을 수행하도록 주변 회로(120)를 제어할 수 있다. 다른 실시 예에서, 비트라인 전압 제어부(131)는 타겟 프로그램 상태에 대한 프로그램 검증 동작에서, 복수의 메모리 셀들과 연결된 복수의 비트라인들 중 선택된 비트라인들을 프리차지하는 Sel BL Scheme을 수행하도록 주변 회로(120)를 제어할 수 있다. 선택된 비트라인들은 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 센싱 래치에 저장된 데이터에 따라 프로그램 페일로 결정된 메모리 셀과 연결된 비트라인일 수 있다.
프로그램 검증 제어부(132)는 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작에서 타겟 프로그램 상태에 대응되는 프로그램 검증 전압과 복수의 메모리 셀들의 문턱 전압들을 비교할 수 있다. 프로그램 검증 제어부(132)는 비교 결과를 기초로 미리 설정된 논리 값을 갖는 비트 수를 카운트할 수 있다. 타겟 프로그램 상태는 적어도 하나의 프로그램 상태 중 최상위 프로그램 상태일 수 있다. 타겟 프로그램 상태는 적어도 하나의 프로그램 상태 중 대응되는 프로그램 검증 전압이 가장 높은 프로그램 상태일 수 있다.
프로그램 검증 제어부(132)는 카운트한 미리 설정된 논리 값을 갖는 비트 수를 기초로 복수의 프로그램 상태들 중 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정할 수 있다. 실시 예에서, 카운트된 비트 수는 미리 설정된 논리 값에 따라, 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 패스 비트 수 또는 페일 비트 수일 수 있다. 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 타겟 프로그램 상태에 대응되는 프로그램 검증 전압보다 낮은 문턱 전압을 갖는 메모리 셀들의 개수는 페일 비트 수일 수 있다. 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 타겟 프로그램 상태에 대응되는 프로그램 검증 전압보다 높거나 같은 문턱 전압을 갖는 메모리 셀들의 개수는 패스 비트 수일 수 있다.
일 실시 예에서, 미리 설정된 논리 값이 1이면 카운트된 비트 수는 페일 비트 수를 나타내고, 미리 설정된 논리 값이 0이면 카운트된 비트 수는 패스 비트 수를 나타낼 수 있다. 다른 실시 예에서, 미리 설정된 논리 값이 0이면 카운트된 비트 수는 페일 비트 수를 나타내고, 미리 설정된 논리 값이 1이면 카운트된 비트 수는 패스 비트 수를 나타낼 수 있다.
예를 들어, 프로그램 검증 제어부(132)는 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 프로그램 페일된 메모리 셀의 개수인 페일 비트 수를 카운트할 수 있다. 프로그램 검증 제어부(132)는 페일 비트 수와 기준 값의 비교 결과를 기초로 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정할 수 있다. 프로그램 검증 제어부(132)는 페일 비트 수가 기준 값보다 적거나 같으면, 현재 진행 중인 프로그램 루프의 다음 프로그램 루프를 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점으로 결정할 수 있다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 3을 참조하면, 제1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제1 내지 제m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 3에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m, (m은 양의 정수))을 포함할 수 있다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 제1 내지 제m 비트 라인들(BL1~BLm)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn, (n은 양의 정수)) 및 소스 선택 트랜지스터(SST)를 포함한다.
제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 드레인 선택 트랜지스터(DST)의 게이트 단자는 드레인 선택 라인(DSL1)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트 단자 각각은 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 소스 선택 트랜지스터(SST)의 게이트 단자는 소스 선택 라인(SSL1)에 연결된다.
설명의 편의를 위해 복수의 셀 스트링들(CS1_1~CS1_m) 중 제1 셀 스트링(CS1_1)을 기준으로 셀 스트링의 구조를 설명한다. 하지만 나머지 셀 스트링들(CS1_2~CS1_m) 각각도 제1 셀 스트링(CS1_1)과 마찬가지로 구성됨이 이해될 것이다.
제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 드레인 단자는 제1 비트 라인(BL1)에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 소스 단자는 제1 셀 스트링(CS1_1)에 포함된 제1 메모리 셀(MC1)의 드레인 단자에 연결된다. 제1 내지 제n 메모리 셀들(MC1~MCn)은 서로 직렬로 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 드레인 단자는 제1 셀 스트링(CS1_1)에 포함된 제n 메모리 셀(MCn)의 소스 단자에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 소스 단자는 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 2의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(130)에 의해 제어된다. 제1 내지 제m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 5 및 도 6을 참조하여 더 상세히 설명된다.
도 5는 도 4의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 5를 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 5에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
실시 예에서, 하나의 메모리 블록은 복수의 서브 블록들을 포함할 수 있다. 하나의 서브 블록은 하나의 열에 'U'자 형태로 배열되는 셀 스트링들을 포함할 수 있다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 5에서, 제1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제1 내지 제 n 메모리 셀들(MC1~MCn)은 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트라인에 연결된다. 도 5에서, 제1 열의 셀 스트링들(CS11, CS21)은 제1 비트라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제1 행의 셀 스트링들(CS11~CS1m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제1 내지 제 m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 6은 도 4의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 6을 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
실시 예에서, 하나의 메모리 블록은 복수의 서브 블록들을 포함할 수 있다. 하나의 서브 블록은 하나의 열에 'I'자 형태로 배열되는 셀 스트링들을 포함할 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 6의 메모리 블록(BLKb)은 도 5의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제1 내지 제 m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 7은 본 발명의 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 7에서, 설명의 편의를 위해, 메모리 셀은 2-비트의 데이터를 저장하는 멀티 레벨 셀(MLC)인 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 메모리 셀은 3-비트의 데이터를 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 4-비트의 데이터를 저장하는 쿼드 레벨 셀(Quad Level Cell; QLC)일 수 있다. 메모리 셀이 저장하는 데이터 비트의 개수는 하나 이상일 수 있다.
메모리 장치는 복수의 프로그램 루프들(PL1~PLn)을 수행하여 선택된 메모리 셀들이 복수의 프로그램 상태들(P1, P2, P3)중 어느 하나의 상태에 해당하는 문턱전압을 갖도록 프로그램 할 수 있다.
복수의 프로그램 루프들(PL1~PLn) 각각은 선택된 메모리 셀들과 연결된 선택된 워드라인에 프로그램 전압을 인가하는 프로그램 전압 인가 단계(PGM Step)와 검증 전압들을 인가하여 메모리 셀들이 프로그램 되었는지 여부를 판단하는 프로그램 검증 단계(Verify Step)를 포함할 수 있다.
예를 들어, 제1 프로그램 루프(PL1)가 수행될 때, 제1 프로그램 전압(Vpgm1)이 인가된 후에 선택된 메모리 셀들의 프로그램 상태를 검증하기 위하여 제1 내지 제3 검증 전압들(V_vfy1~V_vfy3)이 순차적으로 인가된다. 이 때, 목표 프로그램 상태가 제1 프로그램 상태(P1)인 메모리 셀들은 제1 검증 전압(V_vfy1)에 의해 검증이 수행되고, 목표 프로그램 상태가 제2 프로그램 상태(P2)인 메모리 셀들은 제2 검증 전압(V_vfy2)에 의해 검증이 수행되고, 목표 프로그램 상태가 제3 프로그램 상태(P3)인 메모리 셀들은 제3 검증 전압(V_vfy3)에 의해 검증이 수행될 수 있다.
다른 실시 예에서, 선택된 메모리 셀들의 프로그램 상태를 검증하기 위하여 제3 내지 제1 검증 전압들(V_vfy3~V_vfy1)이 순차적으로 인가될 수 있다. 즉 높은 전압부터 낮은 전압 순으로 선택된 메모리 셀들과 연결된 워드라인에 검증 전압이 인가될 수 있다.
각 검증 전압들(V_vfy1~V_vfy3)에 의해 검증 통과(verify pass)된 메모리 셀들은 목표 프로그램 상태를 갖는 것으로 판별되며, 이후 제2 프로그램 루프(PL2)에서 프로그램 금지(program inhibit)될 것이다. 다시 말해서, 제2 프로그램 루프(PL2)부터 검증 통과(verify pass)된 메모리 셀과 연결된 비트라인에는 프로그램 금지 전압이 인가될 수 있다.
제2 프로그램 루프(PL2)에서 프로그램 금지된 메모리 셀들을 제외한 나머지 메모리 셀들을 프로그램 하기 위하여 제1 프로그램 전압(Vpgm1)보다 단위 전압(△Vpgm)만큼 높은 제2 프로그램 전압(Vpgm2)이 선택된 워드라인에 인가된다. 이 후, 제1 프로그램 루프(PL1)의 검증 동작과 동일하게 검증 동작이 수행된다. 예시적으로, 검증 통과(verify pass)는 대응하는 검증 전압에 의해 메모리 셀이 오프-셀(off-cell)로 판독된 것을 가리킨다.
상술된 바와 같이, 메모리 장치가 2-비트를 저장하는 멀티 레벨 셀(MLC)을 프로그램할 때, 메모리 장치는 제1 내지 제3 검증 전압들(V_vfy1~V_vfy3)을 사용하여 각각의 프로그램 상태를 목표 프로그램 상태로 하는 메모리 셀들을 각각 검증하게 된다.
검증 동작 시에, 선택된 메모리 셀들이 연결된 워드 라인인 선택된 워드라인에는 검증 전압이 인가되고, 도 2의 페이지 버퍼는 선택된 메모리 셀들에 각각 연결되는 비트라인들을 통해 흐르는 전류나 비트라인에 인가되는 전압을 기초로 메모리 셀들의 검증 통과 여부를 판단할 수 있다.
도 8은 본 발명의 실시 예에 따른 타겟 프로그램 상태에 대한 프로그램 검증 동작에서 미리 설정된 논리 값을 갖는 비트 수에 대한 카운팅을 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 셀은 3개의 데이터 비트를 저장하는 트리플 레벨 셀일 수 있다. 메모리 셀이 저장하는 데이터 비트의 개수는 본 실시 예에 제한되지 않는다.
복수의 메모리 셀들은 복수의 프로그램 상태들(P1~P7) 중 어느 하나의 프로그램 상태로 프로그램될 수 있다. 프로그램 동작 동안 제1 프로그램 상태(P1)부터 시작해서 제7 프로그램 상태(P7)까지 순차적으로 메모리 셀에 대한 문턱 전압 분포가 형성될 수 있다.
도 8에서, 복수의 메모리 셀들에 대해 제1 내지 제3 프로그램 상태(P1~P3)에 각각 대응되는 프로그램 검증 전압(V_vfy1~V_vfy3)을 이용한 프로그램 검증 동작이 수행될 수 있다. 프로그램 검증 동작이 수행되는 제1 내지 제3 프로그램 상태(P1~P3) 중 최상위 프로그램 상태인 제3 프로그램 상태(P3)는 타겟 프로그램 상태일 수 있다. 타겟 프로그램 상태에 대한 프로그램 검증 동작의 결과를 기초로, 타겟 프로그램 상태보다 상위 프로그램 상태인 제4 프로그램 상태(P4)에 대한 프로그램 검증 동작의 개시점이 결정될 수 있다.
제3 프로그램 상태(P3)로 프로그램될 메모리 셀들 중 제3 프로그램 상태(P3)에 대응되는 검증 전압(V_vfy3)보다 문턱 전압이 작은 메모리 셀들의 개수는 페일 비트 카운트(FB_CNT)일 수 있다. 제3 프로그램 상태(P3)로 프로그램될 메모리 셀들 중 제3 프로그램 상태(P3)에 대응되는 검증 전압(V_vfy3)보다 문턱 전압이 크거나 같은 메모리 셀들의 개수는 패스 비트 카운트(PB_CNT)일 수 있다.
실시 예에서, 페일 비트 카운트(FB_CNT)는 제3 프로그램 상태(P3)로 프로그램될 메모리 셀들 중 미리 설정된 논리 값이 1인 비트 수일 수 있다. 패스 비트 카운트(PB_CNT)는 제3 프로그램 상태(P3)로 프로그램될 메모리 셀들 중 미리 설정된 논리 값이 0인 비트 수일 수 있다. 다른 실시 예에서, 페일 비트 카운트(FB_CNT)는 제3 프로그램 상태(P3)로 프로그램될 메모리 셀들 중 미리 설정된 논리 값이 0인 비트 수일 수 있다. 패스 비트 카운트(PB_CNT)는 제3 프로그램 상태(P3)로 프로그램될 메모리 셀들 중 미리 설정된 논리 값이 1인 비트 수일 수 있다.
실시 예에서, 페일 비트 카운트(FB_CNT)가 페일 기준 값보다 작거나 같으면, 현재 진행 중인 프로그램 루프의 다음 프로그램 루프가 제4 프로그램 상태(P4)에 대한 프로그램 검증 동작의 개시점으로 결정될 수 있다. 실시 예에서, 패스 비트 카운트(PB_CNT)가 패스 기준 값보다 크거나 같으면, 현재 진행 중인 프로그램 루프의 다음 프로그램 루프가 제4 프로그램 상태(P4)에 대한 프로그램 검증 동작의 개시점으로 결정될 수 있다.
도 9는 본 발명의 실시 예에 따른 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 설명하기 위한 도면이다.
도 9를 참조하면, t1에서 제1 내지 제3 프로그램 상태(P1~P3)에 대한 프로그램 검증 동작이 수행될 수 있다. t1에서 프로그램 검증 동작이 수행되는 제1 내지 제3 프로그램 상태(P1~P3) 중 최상위 프로그램 상태인 제3 프로그램 상태(P3)는 타겟 프로그램 상태일 수 있다.
제3 프로그램 상태(P3)에 대한 프로그램 검증 동작의 결과를 기초로, 제3 프로그램 상태(P3)보다 상위 프로그램 상태인 제4 프로그램 상태(P4)에 대한 프로그램 검증 동작의 개시 시점이 결정될 수 있다. 본 실시 예에서, 타겟 프로그램 상태인 제3 프로그램 상태(P3)보다 상위 프로그램 상태는 제4 프로그램 상태(P4)로 제한 해석되지 않는다. 제3 프로그램 상태(P3)보다 상위 프로그램 상태는 제4 내지 제7 프로그램 상태(P4~P7) 중 어느 하나의 프로그램 상태로 해석될 수 있다.
t1에서, 미리 설정된 논리 값을 갖는 비트 수가 페일 비트 수일 때, 제3 프로그램 상태(P3)에 대한 프로그램 검증 동작에서 카운트된 미리 설정된 논리 값을 갖는 비트의 수는 페일 기준 값보다 클 수 있다. 또는 미리 설정된 논리 값을 갖는 비트 수가 패스 비트 수일 때, 제3 프로그램 상태(P3)에 대한 프로그램 검증 동작에서 카운트된 미리 설정된 논리 값을 갖는 비트의 수는 패스 기준 값보다 작을 수 있다.
따라서, 제4 프로그램 상태(P4)에 대한 프로그램 검증 동작의 개시 시점은 t1에서 진행 중인 프로그램 루프(PL3)의 다음 프로그램 루프(PL4) 이후로 결정될 수 있다.
t2에서, 미리 설정된 논리 값을 갖는 비트 수가 페일 비트 수일 때, 제3 프로그램 상태(P3)에 대한 프로그램 검증 동작에서 카운트된 미리 설정된 논리 값을 갖는 비트의 수는 페일 기준 값보다 작거나 같을 수 있다. 또는 미리 설정된 논리 값을 갖는 비트 수가 패스 비트 수일 때, 제3 프로그램 상태(P3)에 대한 프로그램 검증 동작에서 카운트된 미리 설정된 논리 값을 갖는 비트의 수는 패스 기준 값보다 크거나 같을 수 있다.
따라서, 제4 프로그램 상태(P4)에 대한 프로그램 검증 동작의 개시 시점은 t2에서 진행 중인 프로그램 루프(PL4)의 다음 프로그램 루프(PL5)로 결정될 수 있다.
t3에서 제2 내지 제4 프로그램 상태(P2~P4)에 대한 프로그램 검증 동작이 수행될 수 있다. t3에서 프로그램 검증 동작이 수행되는 제2 내지 제4 프로그램 상태(P2~P4) 중 최상위 프로그램 상태인 제4 프로그램 상태(P4)는 타겟 프로그램 상태일 수 있다.
마찬가지 방식으로, 제4 프로그램 상태(P4)에 대한 프로그램 검증 동작의 결과를 기초로, 제4 프로그램 상태(P4)보다 상위 프로그램 상태인 제5 프로그램 상태(P5)에 대한 프로그램 검증 동작의 개시 시점이 결정될 수 있다.
본 발명의 실시 예에 따르면, 현재 프로그램 검증 동작이 수행되는 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작의 결과를 기초로, 적절한 시기에 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작이 개시될 수 있다. 따라서, 불필요하게 빠르거나 늦은 시기에 상위 프로그램 상태에 대한 프로그램 검증 동작이 수행되는 것을 방지하여, 전체 프로그램 검증 동작 시간이 단축될 수 있다.
도 10은 일 실시 예에 따른 도 2의 페이지 버퍼를 설명하기 위한 도면이다.
도 10을 참조하면, 페이지 버퍼는 비트라인(BL)을 통해 메모리 셀과 연결될 수 있다.
페이지 버퍼는 제1 프라차지 회로(FPC) 및 센싱 래치(QS Latch)를 포함할 수 있다. 페이지버퍼에 포함되는 전기적 회로의 구성은 본 실시 예에 제한되지 않는다.
페이지 버퍼는 타겟 프로그램 상태에 대한 프로그램 검증 동작에서, 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 센싱 래치(QS Latch)에 저장된 데이터(QS)에 따라 프로그램 페일로 결정된 메모리 셀과 연결된 비트라인(BL)을 프리차지할 수 있다.
센싱 래치(QS Latch)는 센싱 노드(SO)를 통해 메모리 셀과 연결된 비트라인(BL)의 전위를 센싱한 데이터를 저장할 수 있다. 제1 프리차지 회로(FPC)는 프로그램 검증 동작에서 제1 프리차지 신호(SA_CSOC1) 및 데이터(QS)에 따라 비트라인(BL)을 프리차지할 수 있다.
실시 예에서, 타겟 프로그램 상태에 대한 프로그램 검증 동작 시에 Sel BL Scheme에 따라, 복수의 페이지 버퍼들과 연결된 복수의 비트라인들 중 선택된 비트라인들이 프리차지될 수 있다. 선택된 비트라인들은 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 데이터(QS)에 따라 프로그램 페일로 결정된 메모리 셀들과 연결된 비트라인들일 수 있다.
비트라인(BL)이 프리차지되기 전에 하이 레벨의 비트라인 디스차지 신호(BLDIS)가 인가되어 비트라인(BL)의 전위는 접지 전압 레벨로 초기화될 수 있다. 이후 비트라인(BL)이 프리차지될 때 로우 레벨의 비트라인 디스차지 신호(BLDIS)와 하이 레벨의 페이지 버퍼 제어 신호(PB_SENSE)가 인가될 수 있다.
프로그램 검증 동작 시에 하이 레벨의 제1 프리차지 신호(SA_CSOC1)가 인가될 수 있다. 이 때, 데이터(QS)가 로우 레벨이면 비트라인(BL)은 하이 레벨로 프리차지되고 데이터(QS)가 하이 레벨이면 비트라인(BL)은 로우 레벨로 디스차지될 수 있다.
비트라인(BL)이 프리차지된 이후에 메모리 셀들과 연결된 워드라인에 타겟 프로그램 상태에 대응되는 프로그램 검증 전압이 인가될 수 있다. 워드라인에 타겟 프로그램 상태에 대응되는 프로그램 검증 전압이 인가되면, 메모리 셀의 문턱 전압에 따라 변화하는 비트라인(BL)의 전위 또는 전류를 센싱하여, 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 프로그램 페일로 결정된 메모리 셀들의 개수인 페일 비트 수가 카운트될 수 있다. 페일 비트 수는 타겟 프로그램 상태로 프로그램될 메모리 셀들로부터 센싱된 데이터 중 미리 설정된 논리 값을 갖는 비트 수일 수 있다.
반대로, 메모리 셀의 문턱 전압에 따라 변화하는 비트라인(BL)의 전위를 센싱하여 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 프로그램 패스로 결정된 메모리 셀들의 개수인 패스 비트 수가 카운트될 수 있다. 패스 비트 수는 타겟 프로그램 상태로 프로그램될 메모리 셀들로부터 센싱된 데이터 중 미리 설정된 논리 값이 반전된 값을 갖는 비트 수일 수 있다.
도 11은 일 실시 예에 따른 도 2의 페이지 버퍼를 설명하기 위한 도면이다.
도 11을 참조하면, 도 10의 페이지 버퍼와 비교하여, 제2 프리차지 회로(SPC)를 더 포함할 수 있다. 제2 프리차지 회로(SPC)는 프로그램 검증 동작에서 제2 프리차지 신호(SA_CSOC2)에 따라 비트라인(BL)을 프리차지할 수 있다.
실시 예에서, 타겟 프로그램 상태에 대한 프로그램 검증 동작 시에 All BL Scheme에 따라, 복수의 페이지 버퍼들과 연결된 복수의 비트라인들 모두가 프리차지될 수 있다. 복수의 비트라인들은 센싱 래치에 저장된 데이터(QS)와 무관하게, 제2 프리차지 회로(SPC)를 통해 프리차지될 수 있다.
비트라인(BL)이 프리차지되기 전에 하이 레벨의 비트라인 디스차지 신호(BLDIS)가 인가되어 비트라인(BL)의 전위는 접지 전압 레벨로 초기화될 수 있다. 이후 비트라인(BL)이 프리차지될 때 로우 레벨의 비트라인 디스차지 신호(BLDIS)와 하이 레벨의 페이지 버퍼 제어 신호(PB_SENSE)가 인가될 수 있다.
프로그램 검증 동작 시에 하이 레벨의 제2 프리차지 신호(SA_CSOC2)가 인가되고 비트라인(BL)은 하이 레벨로 프리차지될 수 있다.
비트라인(BL)이 프리차지된 이후에 메모리 셀들과 연결된 워드라인에 타겟 프로그램 상태에 대응되는 프로그램 검증 전압이 인가될 수 있다. 워드라인에 타겟 프로그램 상태에 대응되는 프로그램 검증 전압이 인가되면, 메모리 셀의 문턱 전압에 따라 변화하는 비트라인(BL)의 전위 또는 전류를 센싱하여, 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 프로그램 페일로 결정된 메모리 셀들의 개수인 페일 비트 수가 카운트될 수 있다. 페일 비트 수는 타겟 프로그램 상태로 프로그램될 메모리 셀들로부터 센싱된 데이터 중 미리 설정된 논리 값을 갖는 비트 수일 수 있다.
반대로, 메모리 셀의 문턱 전압에 따라 변화하는 비트라인(BL)의 전위를 센싱하여 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 프로그램 패스로 결정된 메모리 셀들의 개수인 패스 비트 수가 카운트될 수 있다. 패스 비트 수는 타겟 프로그램 상태로 프로그램될 메모리 셀들로부터 센싱된 데이터 중 미리 설정된 논리 값이 반전된 값을 갖는 비트 수일 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 12를 참조하면, S1201단계에서, 메모리 장치는 프로그램 검증 동작을 수행하는 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태의 프로그램 검증 동작 결과를 기초로, 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정할 수 있다.
S1203단계에서, 메모리 장치는 개시점에 대응되는 프로그램 루프부터 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작을 개시할 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 장치의 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정하는 동작을 설명하기 위한 순서도이다.
도 13을 참조하면, S1301단계에서, 메모리 장치는 복수의 프로그램 상태들 중 적어도 하나의 프로그램 상태에 대한 프로그램 검증 동작을 수행할 수 있다.
S1303단계에서, 메모리 장치는 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작에서 미리 설정된 논리 값을 갖는 비트 수를 카운트할 수 있다.
S1305단계에서, 메모리 장치는 카운트된 비트 수와 기준 값의 비교 결과를 기초로 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정할 수 있다.
도 14는 일 실시 예에 따른 메모리 장치의 프로그램 검증 동작을 설명하기 위한 순서도이다.
도 14를 참조하면, S1401단계에서, 메모리 장치는 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 센싱 래치에 저장된 데이터에 따라 프로그램 페일로 결정된 메모리 셀들과 연결된 비트라인들을 선택할 수 있다.
S1403단계에서, 메모리 장치는 타겟 프로그램 상태에 대한 프로그램 검증 동작에서, 복수의 메모리 셀들과 연결된 복수의 비트라인들 중 선택된 비트라인들을 프리차지할 수 있다.
S1405단계에서, 메모리 장치는 복수의 메모리 셀들과 연결된 워드라인에 타겟 프로그램 상태에 대응되는 프로그램 검증 전압을 인가할 수 있다.
S1407단계에서, 메모리 장치는 선택된 비트라인들의 전위를 센싱한 값들을 기초로 미리 설정된 논리 값을 갖는 비트 수를 카운트할 수 있다.
도 15는 일 실시 예에 따른 메모리 장치의 프로그램 검증 동작을 설명하기 위한 순서도이다.
도 15를 참조하면, S1501단계에서, 메모리 장치는 타겟 프로그램 상태에 대한 프로그램 검증 동작에서, 복수의 메모리 셀들과 연결된 복수의 비트라인들 모두를 프리차지할 수 있다.
S1503단계에서, 메모리 장치는 복수의 메모리 셀들과 연결된 워드라인에 타겟 프로그램 상태에 대응되는 프로그램 검증 전압을 인가할 수 있다.
S1505단계에서, 메모리 장치는 복수의 비트라인들의 전위를 센싱한 값들을 기초로 미리 설정된 논리 값을 갖는 비트 수를 카운트할 수 있다.
100: 메모리 장치
110: 메모리 셀 어레이
121: 어드레스 디코더
122: 전압 생성부
123: 읽기 및 쓰기 회로
124: 데이터 입출력 회로
125: 센싱 회로
130: 제어 로직
131: 비트라인 전압 제어부
132: 프로그램 검증 제어부

Claims (19)

  1. 복수의 메모리 셀들;
    상기 복수의 메모리 셀들을 복수의 프로그램 상태들 중 어느 하나의 상태로 프로그램하는 주변 회로; 및
    상기 복수의 프로그램 상태들 중 적어도 하나의 프로그램 상태에 대한 프로그램 검증 동작을 수행하도록 상기 주변 회로를 제어하고, 상기 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작에서 상기 타겟 프로그램 상태에 대응되는 프로그램 검증 전압과 상기 복수의 메모리 셀들의 문턱 전압들을 비교하여 미리 설정된 논리 값을 갖는 비트 수를 카운트하고, 상기 미리 설정된 논리 값을 갖는 비트 수를 기초로, 상기 복수의 프로그램 상태들 중 상기 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정하는 제어 로직;을 포함하는 메모리 장치.
  2. 제 1항에 있어서, 상기 타겟 프로그램 상태는,
    상기 적어도 하나의 프로그램 상태 중 대응되는 프로그램 검증 전압이 가장 높은 프로그램 상태인 메모리 장치.
  3. 제 1항에 있어서, 상기 제어 로직은,
    상기 복수의 메모리 셀들과 연결된 복수의 비트라인들을 프리차지하도록 상기 주변 회로를 제어하는 비트라인 전압 제어부; 및
    상기 미리 설정된 논리 값의 비트 수와 기준 값의 비교 결과를 기초로, 상기 개시점을 결정하는 프로그램 검증 제어부;를 포함하는 메모리 장치.
  4. 제 3항에 있어서, 상기 프로그램 검증 제어부는,
    상기 개시점에 대응되는 프로그램 루프부터 상기 상위 프로그램 상태에 대한 상기 프로그램 검증 동작을 시작하도록 상기 주변 회로를 제어하는 메모리 장치.
  5. 제 3항에 있어서, 상기 프로그램 검증 제어부는,
    상기 타겟 프로그램 상태에 대한 상기 프로그램 검증 동작에서, 상기 미리 설정된 논리 값을 갖는 비트 수를 기초로 상기 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 프로그램 페일된 메모리 셀의 개수인 페일 비트 수를 카운트하고, 상기 페일 비트 수와 상기 기준 값의 비교 결과를 기초로 상기 상위 프로그램 상태에 대한 상기 프로그램 검증 동작의 개시점을 결정하는 메모리 장치.
  6. 제 5항에 있어서, 상기 프로그램 검증 제어부는,
    상기 페일 비트 수가 상기 기준 값보다 적거나 같으면, 진행 중인 프로그램 루프의 다음 프로그램 루프부터 상기 상위 프로그램 상태에 대한 상기 프로그램 검증 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치.
  7. 제 3항에 있어서, 상기 주변 회로는,
    상기 복수의 비트라인들을 통해 상기 복수의 메모리 셀들과 연결된 복수의 페이지 버퍼들을 포함하고,
    상기 복수의 페이지 버퍼들 각각은,
    센싱 노드를 통해 메모리 셀과 연결된 비트라인의 전위를 센싱한 데이터를 저장하는 센싱 래치; 및
    제1 프리차지 신호 및 상기 센싱 래치에 저장된 이전 데이터에 따라 상기 메모리 셀과 연결된 비트라인을 프리차지하는 제1 프리차지 회로;를 포함하는 메모리 장치.
  8. 제 7항에 있어서, 상기 비트라인 전압 제어부는,
    상기 타겟 프로그램 상태에 대한 상기 프로그램 검증 동작에서, 상기 복수의 비트라인들 중 선택된 비트라인들을 프리차지하도록 상기 제1 프리차지 회로를 제어하고,
    상기 선택된 비트라인들은,
    상기 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 상기 센싱 래치에 저장된 이전 데이터에 따라 프로그램 페일로 결정된 메모리 셀들과 연결된 비트라인인 메모리 장치.
  9. 제 7항에 있어서, 상기 복수의 페이지 버퍼들 각각은,
    제2 프리차지 신호에 따라 상기 메모리 셀과 연결된 비트라인을 프리차지하는 제2 프리차지 회로;를 더 포함하는 메모리 장치.
  10. 제 9항에 있어서, 상기 비트라인 전압 제어부는,
    상기 타겟 프로그램 상태에 대한 상기 프로그램 검증 동작에서, 상기 복수의 비트라인들 모두를 프리차지하도록 상기 제2 프리차지 회로를 제어하는 메모리 장치.
  11. 복수의 메모리 셀들을 포함하는 메모리 장치의 동작 방법에 있어서,
    복수의 프로그램 상태들 중 적어도 하나의 프로그램 상태에 대한 프로그램 검증 동작을 수행하는 단계;
    상기 적어도 하나의 프로그램 상태 중 타겟 프로그램 상태에 대한 프로그램 검증 동작에서, 상기 타겟 프로그램 상태에 대응되는 프로그램 검증 전압과 상기 복수의 메모리 셀들의 문턱 전압들을 비교하여 미리 설정된 논리 값을 갖는 비트 수를 카운트하는 단계; 및
    상기 미리 설정된 논리 값을 갖는 비트 수를 기초로 상기 복수의 프로그램 상태들 중 상기 타겟 프로그램 상태보다 상위 프로그램 상태에 대한 프로그램 검증 동작의 개시점을 결정하는 단계;를 포함하는 메모리 장치의 동작 방법.
  12. 제 11항에 있어서,
    상기 개시점에 대응되는 프로그램 루프부터, 상기 상위 프로그램 상태에 대한 상기 프로그램 검증 동작을 개시하는 단계;를 더 포함하는 메모리 장치의 동작 방법.
  13. 제 11항에 있어서, 상기 타겟 프로그램 상태는,
    상기 적어도 하나의 프로그램 상태 중 대응되는 프로그램 검증 전압이 가장 높은 프로그램 상태인 메모리 장치의 동작 방법.
  14. 제 11항에 있어서, 상기 상위 프로그램 상태에 대한 상기 프로그램 검증 동작의 개시점을 결정하는 단계는,
    상기 미리 설정된 논리 값을 갖는 비트 수를 기초로 상기 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 프로그램 페일된 메모리 셀의 개수인 페일 비트 수를 카운트하는 단계; 및
    상기 페일 비트 수와 기준 값의 비교 결과를 기초로 상기 상위 프로그램 상태에 대한 상기 프로그램 검증 동작의 개시점을 결정하는 단계;를 포함하는 메모리 장치의 동작 방법.
  15. 제 14항에 있어서,
    상기 페일 비트 수가 상기 기준 값보다 적거나 같으면, 진행 중인 프로그램 루프의 다음 프로그램 루프를 상기 상위 프로그램 상태에 대한 상기 프로그램 검증 동작의 개시점으로 결정하는 메모리 장치의 동작 방법.
  16. 제 11항에 있어서, 상기 적어도 하나의 프로그램 상태 중 상기 타겟 프로그램 상태에 대한 프로그램 검증 동작을 수행하는 단계는,
    상기 복수의 메모리 셀들과 연결된 복수의 비트라인들 모두를 프리차지하는 단계; 및
    상기 복수의 메모리 셀들과 연결된 워드라인에 상기 타겟 프로그램 상태에 대응되는 프로그램 검증 전압을 인가하는 단계;를 포함하는 메모리 장치의 동작 방법.
  17. 제 16항에 있어서, 상기 미리 설정된 논리 값을 갖는 비트 수를 카운트하는 단계는,
    상기 복수의 메모리 셀들 중 상기 타겟 프로그램 상태에 대응되는 프로그램 검증 전압보다 작은 문턱 전압을 갖는 메모리 셀의 개수를 상기 미리 설정된 논리 값을 갖는 비트 수로 카운트 하는 단계;를 포함하는 메모리 장치의 동작 방법.
  18. 제 11항에 있어서, 상기 적어도 하나의 프로그램 상태 중 상기 타겟 프로그램 상태에 대한 프로그램 검증 동작을 수행하는 단계는,
    상기 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 센싱 래치에 저장된 이전 데이터에 따라 프로그램 페일로 결정된 메모리 셀들과 연결된 비트라인들을 선택하는 단계;
    상기 복수의 메모리 셀들과 연결된 복수의 비트라인들 중 상기 선택된 비트라인들을 프리차지하는 단계; 및
    상기 복수의 메모리 셀들과 연결된 워드라인에 상기 타겟 프로그램 상태에 대응되는 프로그램 검증 전압을 인가하는 단계;를 포함하는 메모리 장치의 동작 방법.
  19. 제 18항에 있어서, 상기 미리 설정된 논리 값을 갖는 비트 수를 카운트하는 단계는,
    상기 타겟 프로그램 상태로 프로그램될 메모리 셀들 중 상기 타겟 프로그램 상태에 대응되는 프로그램 검증 전압보다 작은 문턱 전압을 갖는 메모리 셀의 개수를 상기 미리 설정된 논리 값을 갖는 비트 수로 카운트하는 단계;를 포함하는 메모리 장치의 동작 방법.
KR1020210023654A 2021-02-22 2021-02-22 메모리 장치 및 그 동작 방법 KR20220120033A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210023654A KR20220120033A (ko) 2021-02-22 2021-02-22 메모리 장치 및 그 동작 방법
US17/396,552 US11646089B2 (en) 2021-02-22 2021-08-06 Memory device for performing verify operation and operating method thereof
CN202111159504.4A CN114974380A (zh) 2021-02-22 2021-09-30 存储器装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210023654A KR20220120033A (ko) 2021-02-22 2021-02-22 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220120033A true KR20220120033A (ko) 2022-08-30

Family

ID=82899763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210023654A KR20220120033A (ko) 2021-02-22 2021-02-22 메모리 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11646089B2 (ko)
KR (1) KR20220120033A (ko)
CN (1) CN114974380A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855474B2 (ja) 2005-10-27 2012-01-18 サンディスク コーポレイション スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101802815B1 (ko) 2011-06-08 2017-12-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
KR102336662B1 (ko) * 2017-10-12 2021-12-07 삼성전자 주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
CN114974380A (zh) 2022-08-30
US11646089B2 (en) 2023-05-09
US20220270696A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US20220076754A1 (en) Memory device and method of operating the same
KR20210067677A (ko) 메모리 장치 및 그 동작 방법
US11335406B2 (en) Memory device for performing program verify operation and method of operating the same
US11348644B2 (en) Memory device for performing dummy program operation and operating method thereof
US11152070B2 (en) Memory device including page buffer and method of operating the memory device
CN112825252B (zh) 存储器装置及其操作方法
CN112530496B (zh) 存储器设备及其操作方法
US20230071618A1 (en) Memory device and operating method of the memory device
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11742035B2 (en) Memory device including bit line precharge operation during program verify operation
US11646089B2 (en) Memory device for performing verify operation and operating method thereof
US11615847B2 (en) Memory device and operating method of the memory device
US11875863B2 (en) Memory device configured to apply first and second pass voltages to unselected word lines based on an operating voltage
US20240028217A1 (en) Memory device and method of operating the memory device
KR20230016299A (ko) 메모리 장치 및 그 동작 방법
KR20240008468A (ko) 메모리 장치 및 그것의 동작 방법