KR20230016299A - 메모리 장치 및 그 동작 방법 - Google Patents

메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20230016299A
KR20230016299A KR1020210097567A KR20210097567A KR20230016299A KR 20230016299 A KR20230016299 A KR 20230016299A KR 1020210097567 A KR1020210097567 A KR 1020210097567A KR 20210097567 A KR20210097567 A KR 20210097567A KR 20230016299 A KR20230016299 A KR 20230016299A
Authority
KR
South Korea
Prior art keywords
memory
pump
clock
target
pump clock
Prior art date
Application number
KR1020210097567A
Other languages
English (en)
Inventor
최원재
김민수
조현철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210097567A priority Critical patent/KR20230016299A/ko
Priority to US17/550,234 priority patent/US20230024668A1/en
Priority to CN202210222685.9A priority patent/CN115691622A/zh
Publication of KR20230016299A publication Critical patent/KR20230016299A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 메모리 장치는 복수의 메모리 셀들, 주변 회로 및 제어 로직을 포함할 수 있다. 주변 회로는 타겟 펌프 클럭을 기초로 메모리 동작에서 이용되는 복수의 동작 전압들을 생성하고, 복수의 동작 전압들을 이용하여 메모리 동작을 수행할 수 있다. 제어 로직은 복수의 메모리 셀들 중 메모리 동작이 수행될 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로, 복수의 펌프 클럭들 중 타겟 펌프 클럭을 선택하고, 선택된 메모리 셀들에 대한 메모리 동작을 수행하도록 주변 회로를 제어할 수 있다.

Description

메모리 장치 및 그 동작 방법{MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 메모리 동작시 전력 소모가 개선된 메모리 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 장치는 복수의 메모리 셀들, 주변 회로 및 제어 로직을 포함할 수 있다. 주변 회로는 타겟 펌프 클럭을 기초로 메모리 동작에서 이용되는 복수의 동작 전압들을 생성하고, 복수의 동작 전압들을 이용하여 메모리 동작을 수행할 수 있다. 제어 로직은 복수의 메모리 셀들 중 메모리 동작이 수행될 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로, 복수의 펌프 클럭들 중 타겟 펌프 클럭을 선택하고, 선택된 메모리 셀들에 대한 메모리 동작을 수행하도록 주변 회로를 제어할 수 있다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 포함하는 메모리 장치의 동작 방법은, 복수의 메모리 셀들 중 메모리 동작이 수행될 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로 복수의 펌프 클럭들 중 타겟 펌프 클럭을 결정하는 단계; 타겟 펌프 클럭을 기초로 메모리 동작에서 이용되는 복수의 동작 전압들을 생성하는 단계; 및 복수의 동작 전압들을 이용하여 메모리 동작을 수행하는 단계;를 포함할 수 있다.
본 기술에 따르면 메모리 동작시 전력 소모가 개선된 메모리 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 설명하기 위한 도면이다.
도 5는 도 4의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 6은 도 4의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 7은 메모리 셀이 저장하는 데이터 비트의 개수에 따른 문턱 전압 분포를 설명하기 위한 도면이다.
도 8은 도 2의 동작 모드 저장부를 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따른 동작 전압들의 생성을 설명하기 위한 도면이다.
도 10은 도 9의 펌프 회로의 구성과 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 12는 도 11의 순서도를 상세히 설명하기 위한 순서도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.
메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트와 메모리 장치(100) 간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 쓰기 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
호스트는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 어드레스 디코더(121)는 선택된 워드라인에 전압 생성부(122)로부터 공급받은 동작 전압(Vop)을 인가할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압들(Vop)을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압들(Vop)을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압들(Vop)을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압들(Vop)을 생성할 것이다. 생성된 복수의 동작 전압들(Vop)은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
실시 예에서, 전압 생성부(122)는 타겟 펌프 클럭을 기초로 메모리 동작에서 이용되는 복수의 동작 전압들(Vop)을 생성할 수 있다. 전압 생성부(122)는 클럭 제어 신호에 응답하여 타겟 펌프 클럭을 생성하고, 타겟 펌프 클럭을 기초로 복수의 동작 전압들(Vop)을 생성할 수 있다. 복수의 동작 전압들(Vop)은 프로그램 전압, 소거 전압, 패스 전압, 검증 전압, 리드 전압, 음 전압 중 적어도 하나를 포함할 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 전압이 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 어드레스(ADDR), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 어드레스(ADDR)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
실시 예에서, 주변 회로(120)는 타겟 펌프 클럭을 기초로 복수의 동작 전압들을 생성할 수 있다. 주변 회로(120)는 복수의 동작 전압들을 이용하여 복수의 메모리 셀들 중 선택된 메모리 셀에 대한 메모리 동작을 수행할 수 있다. 메모리 동작은 프로그램 동작, 소거 동작 및 리드 동작 중 적어도 하나를 포함할 수 있다.
제어 로직(130)은 복수의 메모리 셀들 중 메모리 동작이 수행될 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로, 복수의 펌프 클럭들 중 타겟 펌프 클럭을 선택할 수 있다. 제어 로직(130)은 선택된 메모리 셀들에 대한 메모리 동작을 수행하도록 주변 회로(120)를 제어할 수 있다.
실시 예에서, 제어 로직(130)은 동작 모드 저장부(131) 및 메모리 동작 제어부(132)를 포함할 수 있다.
동작 모드 저장부(131)는 복수의 동작 모드들에 각각 대응되는 복수의 펌프 클럭들을 포함하는 동작 모드 테이블을 저장할 수 있다. 복수의 펌프 클럭들 중 적어도 하나 이상의 펌프 클럭은 다른 펌프 클럭과 서로 다른 주파수를 가질 수 있다.
메모리 동작 제어부(132)는 메모리 컨트롤러로부터 수신한 커맨드(CMD)를 기초로 복수의 동작 모드들 중 타겟 동작 모드를 선택할 수 있다. 메모리 동작 제어부(132)는 동작 모드 테이블을 기초로 타겟 동작 모드에 대응되는 타겟 펌프 클럭을 선택할 수 있다.
실시 예에서, 메모리 동작 제어부(132)는 커맨드(CMD)에 따라 메모리 동작이 수행될 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로, 복수의 동작 모드들 중 타겟 동작 모드를 선택할 수 있다. 메모리 동작 제어부(132)는 선택된 메모리 셀들이 저장하는 데이터 비트의 개수가 적을수록, 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭을 타겟 펌프 클럭으로 선택할 수 있다. 다른 실시 예에서, 메모리 동작 제어부(132)는 메모리 동작에서 요구되는 전력 소모가 적을수록 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭을 타겟 펌프 클럭으로 선택할 수 있다.
메모리 동작 제어부(132)는 타겟 펌프 클럭의 생성을 지시하는 클럭 제어 신호를 생성할 수 있다. 클럭 제어 신호는 동작 신호(OPSIG)에 포함될 수 있다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 3을 참조하면, 제1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제1 내지 제m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 3에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m, (m은 양의 정수))을 포함할 수 있다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 제1 내지 제m 비트 라인들(BL1~BLm)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn, (n은 양의 정수)) 및 소스 선택 트랜지스터(SST)를 포함한다.
제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 드레인 선택 트랜지스터(DST)의 게이트 단자는 드레인 선택 라인(DSL1)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트 단자 각각은 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 소스 선택 트랜지스터(SST)의 게이트 단자는 소스 선택 라인(SSL1)에 연결된다.
설명의 편의를 위해 복수의 셀 스트링들(CS1_1~CS1_m) 중 제1 셀 스트링(CS1_1)을 기준으로 셀 스트링의 구조를 설명한다. 하지만 나머지 셀 스트링들(CS1_2~CS1_m) 각각도 제1 셀 스트링(CS1_1)과 마찬가지로 구성됨이 이해될 것이다.
제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 드레인 단자는 제1 비트 라인(BL1)에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 소스 단자는 제1 셀 스트링(CS1_1)에 포함된 제1 메모리 셀(MC1)의 드레인 단자에 연결된다. 제1 내지 제n 메모리 셀들(MC1~MCn)은 서로 직렬로 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 드레인 단자는 제1 셀 스트링(CS1_1)에 포함된 제n 메모리 셀(MCn)의 소스 단자에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 소스 단자는 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 2의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(130)에 의해 제어된다. 제1 내지 제m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 5 및 도 6을 참조하여 더 상세히 설명된다.
도 5는 도 4의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 5를 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 5에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
실시 예에서, 하나의 메모리 블록은 복수의 서브 블록들을 포함할 수 있다. 하나의 서브 블록은 하나의 열에 'U'자 형태로 배열되는 셀 스트링들을 포함할 수 있다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 5에서, 제1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제1 내지 제 n 메모리 셀들(MC1~MCn)은 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트라인에 연결된다. 도 5에서, 제1 열의 셀 스트링들(CS11, CS21)은 제1 비트라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제1 행의 셀 스트링들(CS11~CS1m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제1 내지 제 m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 6은 도 4의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 6을 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
실시 예에서, 하나의 메모리 블록은 복수의 서브 블록들을 포함할 수 있다. 하나의 서브 블록은 하나의 열에 'I'자 형태로 배열되는 셀 스트링들을 포함할 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 6의 메모리 블록(BLKb)은 도 5의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제1 내지 제 m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 7은 메모리 셀이 저장하는 데이터 비트의 개수에 따른 문턱 전압 분포를 설명하기 위한 도면이다.
도 7을 참조하면, 싱글 레벨 셀은 1개의 데이터 비트를 저장하는 메모리 셀일 수 있다. 트리플 레벨 셀은 3개의 데이터 비트를 저장하는 메모리 셀일 수 있다.
싱글 레벨 셀은 소거 상태(E) 및 프로그램 상태(P) 중 어느 하나의 상태로 프로그램될 수 있다. 트리플 레벨 셀은 소거 상태(E) 및 제1 내지 제7 프로그램 상태(P1~P7)중 어느 하나의 상태로 프로그램 될 수 있다.
Vw1은 싱글 레벨 셀이 갖는 문턱 전압 분포의 전압 윈도우일 수 있다. Vw2는 트리플 레벨 셀이 갖는 문턱 전압 분포의 전압 윈도우일 수 있다. 메모리 셀이 저장하는 데이터 비트의 개수가 증가할수록 문턱 전압 분포의 윈도우는 클 수 있다.
문턱 전압 분포의 윈도우가 클수록 메모리 동작에 필요한 동작 전압의 레벨이 높을 수 있다. 메모리 동작은 프로그램 동작, 소거 동작 및 리드 동작 중 적어도 하나를 포함할 수 있다. 따라서, 메모리 셀이 저장하는 데이터 비트의 개수가 많을수록 메모리 동작에 요구되는 전력 소모량이 클 수 있다. 반대로 메모리 셀이 저장하는 데이터 비트의 개수가 적을수록 메모리 동작에 필요한 전력 소모량은 작을 수 있다.
실시 예에서, 메모리 동작에 따른 전력 소모량이 클수록 펌프 클럭의 주파수가 높아질 수 있다. 메모리 동작에 따른 전력 소모량이 적을수록 펌프 클럭의 주파수는 낮아질 수 있다. 메모리 동작에 따른 전력 소모량 또는 메모리 동작이 수행되는 메모리 셀이 저장하는 데이터 비트의 개수에 따라, 펌프 클럭 주파수를 가변시킴으로서 전력 소비 효율이 개선될 수 있다.
도 8은 도 2의 동작 모드 저장부를 설명하기 위한 도면이다.
도 8을 참조하면, 동작 모드 저장부는 복수의 동작 모드들(OM1~OMn, n은 1이상의 자연수)과 각각 대응되는 복수의 펌프 클럭들(CLK1~CLKn)을 포함하는 동작 모드 테이블을 저장할 수 있다. 복수의 펌프 클럭들(CLK1~CLKn) 중 적어도 하나 이상의 펌프 클럭은 다른 클럭과 서로 다른 주파수를 가질 수 있다.
제1 및 제2 동작 모드 테이블(131a, 131b) 각각은 동작 모드 테이블의 일 실시 예일 수 있다.
제1 동작 모드 테이블(131a)은 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수에 따라 복수의 동작 모드들을 구분할 수 있다. 예를 들어, 메모리 셀이 저장하는 데이터 비트의 개수가 1개이면, 타겟 동작 모드는 OM1이고 타겟 펌프 클럭은 CLK1일 수 있다. 메모리 셀이 저장하는 데이터 비트의 개수가 2개이면, 타겟 동작 모드는 OM2이고 타겟 펌프 클럭은 CLK2일 수 있다. 마찬가지로 메모리 셀이 저장하는 데이터 비트의 개수가 n개이면, 타겟 동작 모드는 OMn이고 타겟 펌프 클럭은 CLKn일 수 있다.
메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수가 많을수록 타겟 펌프 클럭의 주파수는 높아질 수 있다. 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수가 적을수록 타겟 펌프 클럭의 주파수는 낮아질 수 있다.
제2 동작 모드 테이블(131b)은 메모리 동작의 전력 소모 레벨에 따라 복수의 동작 모드들을 구분할 수 있다. 예를 들어, 전력 소모 레벨이 1이면, 타겟 동작 모드는 OM1이고 타겟 펌프 클럭은 CLK1일 수 있다. 전력 소모 레벨이 2이면, 타겟 동작 모드는 OM2이고 타겟 펌프 클럭은 CLK2일 수 있다. 마찬가지로 전력 소모 레벨이 n이면, 타겟 동작 모드는 OMn이고 타겟 펌프 클럭은 CLKn일 수 있다. 메모리 동작의 전력 소모 레벨이 증가할수록 타겟 펌프 클럭의 주파수는 증가할 수 있다.
메모리 동작의 전력 소모 레벨이 높을수록 타겟 펌프 클럭의 주파수는 높아질 수 있다. 메모리 동작의 전력 소모 레벨이 낮을수록 타겟 펌프 클럭의 주파수는 낮아질 수 있다.
도 9는 본 발명의 실시 예에 따른 동작 전압들의 생성을 설명하기 위한 도면이다.
도 9를 참조하면, 동작 모드 저장부(131)는 복수의 동작 모드들 각각에 대응되는 복수의 펌프 클럭들을 포함하는 동작 모드 테이블을 저장할 수 있다. 동작 모드 테이블은 도 8에서 전술한 바와 같이 구성될 수 있다.
메모리 동작 제어부(132)는 수신한 커맨드(CMD) 및 동작 모드 저장부(131)에 저장된 동작 모드 테이블을 기초로 복수의 동작 모드들 중 타겟 동작 모드를 결정할 수 있다.
메모리 동작 제어부(132)는 커맨드(CMD)에 따른 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수를 기초로 복수의 동작 모드들 중 타겟 동작 모드를 선택할 수 있다. 메모리 동작 제어부(132)는 타겟 동작 모드에 대응되는 타겟 펌프 클럭(CLK)을 선택할 수 있다.
실시 예에서, 메모리 동작 제어부(132)는 메모리 셀이 저장하는 데이터 비트의 개수가 적을수록, 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭을 타겟 펌프 클럭(CLK)으로 선택할 수 있다. 다른 실시 예에서, 메모리 동작 제어부(132)는 메모리 동작에서 요구되는 전력 소모가 적을수록 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭을 타겟 펌프 클럭(CLK)으로 선택할 수 있다.
메모리 동작 제어부(132)는 타겟 펌프 클럭(CLK)의 생성을 지시하는 클럭 제어 신호(CLK_CTL)를 생성할 수 있다.
전압 생성부(122)는 클럭 생성부(122a) 및 펌프 회로(122b)를 포함할 수 있다.
클럭 생성부(122a)는 클럭 제어 신호(CLK_CTL)에 응답하여, 타겟 펌프 클럭(CLK)을 생성할 수 있다.
펌프 회로(122b)는 복수의 펌프들을 포함할 수 있다. 펌프 회로(122b)는 타겟 펌프 클럭(CLK)을 기초로 복수의 동작 전압들(Vop)을 생성할 수 있다. 복수의 동작 전압들(Vop)은 프로그램 전압, 소거 전압, 패스 전압, 검증 전압, 리드 전압, 음 전압 중 적어도 하나를 포함할 수 있다.
도 10은 도 9의 펌프 회로의 구성과 동작을 설명하기 위한 도면이다.
도 10을 참조하면, 펌프 회로는 제1 내지 제4 펌프를 포함할 수 있다.
제1 펌프는 타겟 펌프 클럭(CLK)을 기초로 프로그램 전압(Vpgm) 또는 소거 전압(Vera)을 출력할 수 있다. 제2 펌프는 타겟 펌프 클럭(CLK)을 기초로 패스 전압(Vpass)을 출력할 수 있다. 제3 펌프는 타겟 펌프 클럭(CLK)을 기초로 검증 전압(Vvfy) 또는 리드 전압(Vrear)을 출력할 수 있다. 제4 펌프는 타겟 펌프 클럭(CLK)을 기초로 음 전압(Vneg)을 출력할 수 있다.
타겟 펌프 클럭(CLK)의 주파수가 높을수록 출력되는 전압의 레벨은 높을 수 있다. 타겟 펌프 클럭(CLK)의 주파수가 낮을수록 출력되는 전압의 레벨은 낮을 수 있다.
따라서, 메모리 동작의 전력 소모 레벨이 낮으면, CLK1 및 CLK2 중 주파수가 낮은 CLK1이 타겟 펌프 클럭(CLK)으로 선택될 수 있다. 메모리 동작의 전력 소모 레벨이 높으면, CLK1 및 CLK2 중 주파수가 높은 CLK2가 타겟 펌프 클럭(CLK)으로 선택될 수 있다.
도 7을 참조하여 설명한 바와 같이 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수가 많을수록 메모리 동작의 전력 소모량은 높아질 수 있다. 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수가 적을수록 메모리 동작의 전력 소모량은 낮아질 수 있다. 따라서, 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수가 적으면, CLK1 및 CLK2 중 주파수가 낮은 CLK1이 타겟 펌프 클럭(CLK)으로 선택될 수 있다. 메모리 셀이 저장하는 데이터 비트의 개수가 많으면, CLK1 및 CLK2 중 주파수가 높은 CLK2가 타겟 펌프 클럭(CLK)으로 선택될 수 있다.
타겟 펌프 클럭(CLK)은 본 실시 예에 제한되지 않고 복수의 펌프 클럭들 중에서 선택될 수 있다. 메모리 동작의 전력 소모 레벨이 낮을수록 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭이 타겟 펌프 클럭(CLK)으로 선택될 수 있다. 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수가 적을수록, 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭이 타겟 펌프 클럭(CLK)으로 선택될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 11을 참조하면, S1101단계에서, 메모리 장치는 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수를 기초로 복수의 펌프 클럭들 중 타겟 펌프 클럭을 결정할 수 있다.
S1103단계에서, 메모리 장치는 타겟 펌프 클럭을 기초로 메모리 동작에서 이용되는 복수의 전압들을 생성할 수 있다.
S1105단계에서, 메모리 장치는 복수의 동작 전압들을 이용하여 메모리 동작을 수행할 수 있다.
도 12는 도 11의 순서도를 상세히 설명하기 위한 순서도이다.
도 12를 참조하면, S1201단계에서, 메모리 장치는 메모리 동작이 수행될 메모리 셀이 저장하는 데이터 비트의 개수를 기초로 복수의 동작 모드들 중 타겟 동작 모드를 선택할 수 있다.
S1203단계에서, 메모리 장치는 동작 모드 테이블을 기초로 타겟 동작 모드에 대응되는 타겟 펌프 클럭을 선택할 수 있다.
S1205단계에서, 메모리 장치는 타겟 펌프 클럭의 생성을 지시하는 클럭 제어 신호를 생성할 수 있다.
S1207단계에서, 메모리 장치는 클럭 제어 신호를 기초로 타겟 펌프 클럭을 생성할 수 있다.
실시 예에서, S1101단계는 S1201단계 및 S1203단계에 대응될 수 있다. S1103단계는 S1205단계 및 S1207단계에 대응될 수 있다.
100: 메모리 장치
110: 메모리 셀 어레이
121: 어드레스 디코더
122: 전압 생성부
123: 읽기 및 쓰기 회로
124: 데이터 입출력 회로
125: 센싱 회로
130: 제어 로직
131: 동작 모드 저장부
132: 메모리 동작 제어부

Claims (18)

  1. 복수의 메모리 셀들;
    타겟 펌프 클럭을 기초로 메모리 동작에서 이용되는 복수의 동작 전압들을 생성하고, 상기 복수의 동작 전압들을 이용하여 상기 메모리 동작을 수행하는 주변 회로; 및
    상기 복수의 메모리 셀들 중 상기 메모리 동작이 수행될 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로, 복수의 펌프 클럭들 중 상기 타겟 펌프 클럭을 선택하고, 상기 선택된 메모리 셀들에 대한 상기 메모리 동작을 수행하도록 상기 주변 회로를 제어하는 제어 로직;을 포함하는 메모리 장치.
  2. 제 1항에 있어서, 상기 제어 로직은,
    복수의 동작 모드들에 각각 대응되는 상기 복수의 펌프 클럭들을 포함하는 동작 모드 테이블을 저장하는 동작 모드 저장부; 및
    메모리 컨트롤러로부터 수신한 커맨드를 기초로 상기 복수의 동작 모드들 중 타겟 동작 모드를 선택하고, 상기 동작 모드 테이블을 기초로 상기 타겟 동작 모드에 대응되는 상기 타겟 펌프 클럭을 선택하는 메모리 동작 제어부;를 포함하는 메모리 장치.
  3. 제 2항에 있어서, 상기 복수의 펌프 클럭들 중 적어도 하나 이상의 펌프 클럭은,
    다른 펌프 클럭과 서로 다른 주파수를 갖는 메모리 장치.
  4. 제 2항에 있어서, 상기 메모리 동작 제어부는,
    상기 메모리 동작에서 요구되는 전력 소모가 적을수록, 상기 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭을 상기 타겟 펌프 클럭으로 선택하는 메모리 장치.
  5. 제 2항에 있어서, 상기 메모리 동작 제어부는,
    상기 커맨드에 따라 상기 메모리 동작이 수행될 상기 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로, 상기 복수의 동작 모드들 중 상기 타겟 동작 모드를 선택하는 메모리 장치.
  6. 제 5항에 있어서, 상기 메모리 동작 제어부는,
    상기 선택된 메모리 셀들이 저장하는 데이터 비트의 개수가 적을수록, 상기 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭을 상기 타겟 펌프 클럭으로 선택하는 메모리 장치.
  7. 제 2항에 있어서, 상기 메모리 동작 제어부는,
    상기 타겟 펌프 클럭의 생성을 지시하는 클럭 제어 신호를 생성하고,
    상기 주변 회로는,
    상기 클럭 제어 신호에 응답하여 상기 타겟 펌프 클럭을 생성하고, 상기 타겟 펌프 클럭을 기초로 상기 복수의 동작 전압들을 생성하는 전압 생성부;를 포함하는 메모리 장치.
  8. 제 7항에 있어서, 상기 전압 생성부는,
    상기 클럭 제어 신호에 응답하여 상기 타겟 펌프 클럭을 생성하는 클럭 생성부; 및
    상기 타겟 펌프 클럭을 기초로 상기 복수의 동작 전압들을 생성하는 펌프 회로;를 포함하는 메모리 장치.
  9. 제 8항에 있어서, 상기 펌프 회로는,
    상기 타겟 펌프 클럭을 기초로 프로그램 전압 또는 소거 전압을 출력하는 제1 펌프;
    상기 타겟 펌프 클럭을 기초로 패스 전압을 출력하는 제2 펌프;
    상기 타겟 펌프 클럭을 기초로 검증 전압 또는 리드 전압을 출력하는 제3 펌프; 및
    상기 타겟 펌프 클럭을 기초로 음 전압을 출력하는 제4 펌프를 포함하는 메모리 장치.
  10. 제 1항에 있어서, 상기 메모리 동작은,
    상기 선택된 메모리 셀들에 대한 프로그램 동작, 리드 동작 및 소거 동작 중 적어도 하나를 포함하는 메모리 장치.
  11. 복수의 메모리 셀들을 포함하는 메모리 장치의 동작 방법에 있어서,
    상기 복수의 메모리 셀들 중 메모리 동작이 수행될 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로 복수의 펌프 클럭들 중 타겟 펌프 클럭을 결정하는 단계;
    상기 타겟 펌프 클럭을 기초로 상기 메모리 동작에서 이용되는 복수의 동작 전압들을 생성하는 단계; 및
    상기 복수의 동작 전압들을 이용하여 상기 메모리 동작을 수행하는 단계;를 포함하는 메모리 장치의 동작 방법.
  12. 제 11항에 있어서, 상기 타겟 펌프 클럭을 결정하는 단계는,
    메모리 컨트롤러로부터 수신한 커맨드에 따라 상기 복수의 메모리 셀들 중 상기 메모리 동작이 수행될 선택된 메모리 셀들이 저장하는 데이터 비트의 개수를 기초로, 복수의 동작 모드들 중 타겟 동작 모드를 선택하는 단계; 및
    상기 복수의 동작 모드들과 각각 대응되는 상기 복수의 펌프 클럭들을 포함하는 동작 모드 테이블을 기초로, 상기 타겟 동작 모드에 대응되는 상기 타겟 펌프 클럭을 선택하는 단계;를 포함하는 메모리 장치의 동작 방법.
  13. 제 12항에 있어서, 상기 타겟 펌프 클럭을 선택하는 단계는,
    상기 선택된 메모리 셀들이 저장하는 데이터 비트의 개수가 적을수록, 상기 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭을 상기 타겟 펌프 클럭으로 선택하는 단계;를 포함하는 메모리 장치의 동작 방법.
  14. 제 12항에 있어서, 상기 타겟 펌프 클럭을 선택하는 단계는,
    상기 메모리 동작에서 요구되는 전력 소모가 적을수록, 상기 복수의 펌프 클럭들 중 더 낮은 주파수를 갖는 펌프 클럭을 상기 타겟 펌프 클럭으로 선택하는 단계;를 포함하는 메모리 장치의 동작 방법.
  15. 제 11항에 있어서, 상기 복수의 펌프 클럭들 중 적어도 하나 이상의 펌프 클럭은,
    다른 펌프 클럭과 서로 다른 주파수를 갖는 메모리 장치의 동작 방법.
  16. 제 11항에 있어서, 상기 복수의 동작 전압들을 생성하는 단계는,
    상기 타겟 펌프 클럭의 생성을 지시하는 클럭 제어 신호를 생성하는 단계;
    상기 클럭 제어 신호에 응답하여 상기 타겟 펌프 클럭을 생성하는 단계; 및
    상기 타겟 펌프 클럭을 기초로 상기 복수의 동작 전압들을 생성하는 단계;를 포함하는 메모리 장치의 동작 방법.
  17. 제 11항에 있어서, 상기 복수의 동작 전압들은,
    프로그램 전압, 소거 전압, 패스 전압, 검증 전압, 리드 전압, 음 전압 중 적어도 하나를 포함하는 메모리 장치의 동작 방법.
  18. 제 11항에 있어서, 상기 메모리 동작은,
    상기 선택된 메모리 셀들에 대한 프로그램 동작, 리드 동작 및 소거 동작 중 적어도 하나를 포함하는 메모리 장치의 동작 방법.
KR1020210097567A 2021-07-26 2021-07-26 메모리 장치 및 그 동작 방법 KR20230016299A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210097567A KR20230016299A (ko) 2021-07-26 2021-07-26 메모리 장치 및 그 동작 방법
US17/550,234 US20230024668A1 (en) 2021-07-26 2021-12-14 Memory device and operating method of the memory device
CN202210222685.9A CN115691622A (zh) 2021-07-26 2022-03-07 存储器装置和该存储器装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210097567A KR20230016299A (ko) 2021-07-26 2021-07-26 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230016299A true KR20230016299A (ko) 2023-02-02

Family

ID=84977734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210097567A KR20230016299A (ko) 2021-07-26 2021-07-26 메모리 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US20230024668A1 (ko)
KR (1) KR20230016299A (ko)
CN (1) CN115691622A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042041A (ko) * 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 전압발생기, 집적회로 및 전압 발생 방법
US20190034330A1 (en) * 2017-12-01 2019-01-31 Intel Corporation Mass storage device with dynamic single level cell (slc) buffer specific program and/or erase settings

Also Published As

Publication number Publication date
CN115691622A (zh) 2023-02-03
US20230024668A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
KR20220031465A (ko) 메모리 장치 및 그 동작 방법
KR20210128231A (ko) 메모리 장치 및 그 동작 방법
CN112988052B (zh) 存储器装置及其操作方法
CN110619912A (zh) 存储装置以及该存储装置的操作方法
KR20220093912A (ko) 메모리 장치 및 그 동작 방법
CN113724752A (zh) 存储器装置及其操作方法
KR20220028306A (ko) 메모리 장치 및 그 동작 방법
KR20210033713A (ko) 메모리 장치 및 그 동작 방법
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11335406B2 (en) Memory device for performing program verify operation and method of operating the same
KR20230037296A (ko) 메모리 장치 및 그 동작 방법
US11152070B2 (en) Memory device including page buffer and method of operating the memory device
CN115440271A (zh) 存储器设备及其操作方法
KR20230031696A (ko) 메모리 장치 및 그것의 동작 방법
KR20220023263A (ko) 메모리 장치 및 그 동작 방법
KR20220048377A (ko) 저장 장치 및 그 동작 방법
KR20220077679A (ko) 메모리 장치 및 그 동작 방법
KR20220004482A (ko) 메모리 장치 및 그 동작 방법
KR20220020732A (ko) 메모리 장치 및 그 동작 방법
KR20220013158A (ko) 메모리 장치 및 이의 동작 방법
KR20210070107A (ko) 메모리 장치 및 그 동작 방법
KR20200118711A (ko) 메모리 장치 및 그 동작 방법
KR20230016299A (ko) 메모리 장치 및 그 동작 방법
US20230018605A1 (en) Memory device and method of operating the memory device
KR20220120033A (ko) 메모리 장치 및 그 동작 방법