KR20110001067A - 불휘발성 메모리 소자의 소거 방법 - Google Patents

불휘발성 메모리 소자의 소거 방법 Download PDF

Info

Publication number
KR20110001067A
KR20110001067A KR1020090058458A KR20090058458A KR20110001067A KR 20110001067 A KR20110001067 A KR 20110001067A KR 1020090058458 A KR1020090058458 A KR 1020090058458A KR 20090058458 A KR20090058458 A KR 20090058458A KR 20110001067 A KR20110001067 A KR 20110001067A
Authority
KR
South Korea
Prior art keywords
voltage
erase
soft program
memory cell
verify
Prior art date
Application number
KR1020090058458A
Other languages
English (en)
Inventor
노금환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090058458A priority Critical patent/KR20110001067A/ko
Publication of KR20110001067A publication Critical patent/KR20110001067A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 과도하게 소거된 셀의 문턱 전압을 보정할 때 안정적인 레벨로 보정할 수 있는 불휘발성 메모리 소자의 소거 방법에 관한 것이다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자의 소거 방법은 소거 전압을 제1 레벨로 설정하고 소프트 프로그램 전압을 제2 레벨로 설정하는 단계, 메모리 셀들의 문턱 전압이 소거 검증 전압보다 낮아질 때까지 소거 전압을 제1 레벨부터 상승시키면서 소거 동작 및 소거 검증 동작을 반복 실시하는 단계, 소거 동작 및 소거 검증 동작이 실시된 횟수에 따라 소프트 프로그램 전압을 제2 레벨로부터 제3 레벨로 낮추는 단계, 및 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압보다 높아질 때 까지 소프트 프로그램 전압을 제3 레벨로부터 상승시키면서 소프트 프로그램 동작 및 소프트 프로그램 검증 동작을 실시하는 단계를 포함한다.
사이클링, 소거 셀, 소프트 프로그램

Description

불휘발성 메모리 소자의 소거 방법{Method of erase operating for nonvolatile memory device}
본 발명은 불휘발성 메모리 소자의 동작 방법에 관한 것으로, 특히 불휘발성 메모리 소자의 소거 방법에 관한 것이다.
불휘발성 메모리 소자 중 낸드 플래시 메모리 소자는 집적도를 높이기가 용이하기 때문에 고용량 데이터 보관을 요구하는 응용 분야에 널리 이용되고 있다.
낸드 플래시 메모리 소자의 메모리 셀 어레이는 다수의 스트링 구조를 포함한다. 각각의 스트링 구조는 소스 셀렉트 트랜지스터, 드레인 셀렉트 트랜지스터 및, 소스 셀렉트 트랜지스터와 드레인 셀렉트 트랜지스터 사이에 직렬로 연결된 다수의 메모리 셀들을 포함한다. 나란하게 배열된 스트링 구조의 메모리 셀들은 워드 라인을 통해 연결되고, 드레인 셀렉트 트랜지스터들은 드레인 셀렉트 라인을 통해 연결되고, 소스 셀렉트 트랜지스터들은 소스 셀렉트 라인을 통해 연결된다. 그리고 각각의 스트링 구조는 드레인 셀렉트 트랜지스터를 통해 비트 라인에 선택적 으로 접속된다. 또한 각각의 스트링 구조는 소스 셀렉트 트랜지스터를 통해 접지에 연결된 공통 소스 라인에 선택적으로 접속된다. 그리고, 각각의 비트 라인에 연결된 복수개의 스트링 구조들은 공통 소스 라인에 병렬로 연결되어 메모리 셀 블록을 구성한다.
상술한 불휘발성 메모리 소자의 메모리 셀에 데이터를 저장하기 위한 프로그램 동작을 실시하기 전, 해당 블록의 모든 메모리 셀들의 데이터가 소거되어야 한다. 소거를 위해서는 드레인 셀렉트 라인과, 소스 셀렉트 라인을 플로팅시키고, 모든 워드라인에 0V를 인가한 후, 기판(예를 들어, p웰 및 n웰중 적어도 어느 하나를 포함하는 벌크)에 고전압을 인가한다. 이와 같은 전압이 인가되면, 해당 블록의 모든 메모리 셀들의 데이터는 소거가 되며, 셀의 문턱 전압도 0V 이하로 떨어진다. 이때 메모리 셀들의 특성에 따라 과도하게 소거가 된 경우는 원하는 셀 문턱 전압에 훨씬 못 미치게 문턱 전압이 낮아진다. 이에 따라 과도하게 소거된 셀은 후속 프로그램 동작시 제대로 프로그램되지 않을 수 있다. 이를 해결하기 위해 과도하게 소거된 셀들에 대해 소프트 프로그램을 실시하여 문턱 전압을 보정하는 방법이 제시된 바 있다. 그러나, 소프트 프로그램 동작시 소거된 셀들의 문턱 전압이 과도하게 상승하게 된다. 그 결과, 소거 완료 후 프로그램 동작을 실시함에 있어서, 소거된 셀 중 문턱 전압이 과도하게 높은 메모리 셀들은 원하는 레벨보다 현저히 높은 레벨로 프로그램되어 불량을 유발할 수 있다. 이러한 현상은 프로그램/소거 동작이 반복되는 사이클링이 증가함에 따라 심화되어 문제가 된다.
본 발명은 과도하게 소거된 셀의 문턱 전압을 보정할 때 안정적인 레벨로 보정할 수 있는 불휘발성 메모리 소자의 소거 방법을 제공한다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자의 소거 방법은 제1 소거 전압 및 제1 소프트 프로그램 전압을 셋팅하는 단계, 제1 소거 전압을 이용하여 선택된 메모리 셀 블록의 소거 동작을 수행하는 단계, 소거 검증 전압과 선택된 메모리 셀 블록들을 구성하는 메모리 셀들의 문턱 전압을 비교하여 소거 여부를 검증하는 단계, 및 소거 여부를 검증하는 단계에서 소거 검증 전압보다 문턱 전압이 높으면, 제1 소프트 프로그램 전압을 제2 소프트 프로그램 전압으로 감소시키고, 제1 소거 전압보다 상승된 제2 소거 전압을 이용하여 선택된 메모리 셀 블록의 소거 동작을 수행하는 단계를 포함한다.
소거 여부를 검증하는 단계에서 소거 검증 전압보다 문턱 전압이 낮으면, 제1 소프트 프로그램 전압을 이용하여 선택된 메모리 셀 블록의 소프트 프로그램 동작을 수행하는 단계를 포함한다.
소거 여부를 검증하는 단계에서 소거 검증 전압보다 문턱 전압이 낮아질 때까지 미리 설정된 루프 범위 내에서 제1 소거 전압을 제1 스텝 전압만큼씩 증가시켜 소거 동작을 반복실시하고, 제1 소거 전압을 제1 스텝 전압만큼씩 증가시켜 소 거 동작을 반복실시할 때마다 제1 소프트 프로그램 전압을 제2 스텝 전압만큼씩 감소시킨다.
제2 소거 전압을 인가하여 소거 동작을 수행하는 단계 이후, 소거 여부를 검증하는 단계에서 소거 검증 전압보다 문턱 전압이 낮으면, 제2 소프트 프로그램 전압을 이용하여 선택된 메모리 셀 블록의 소프트 프로그램 동작을 수행한다.
본 발명의 다른 실시 예에 따른 불휘발성 메모리 소자의 소거 방법은 선택된 메모리 셀 블록의 누적된 사이클링 수를 카운팅하는 단계, 소프트 프로그램 시작 전압을 사이클링 수에 따라 미리 설정된 제1 소프트 프로그램 전압으로 셋팅하는 단계, 선택된 메모리 셀 블록에 소거 전압을 인가하는 단계, 소거 검증 전압과 선택된 메모리 셀 블록들을 구성하는 메모리 셀들의 문턱 전압을 비교하여 소거 여부를 검증하는 단계, 및 소거 여부를 검증하는 단계에서 소거 검증 전압보다 문턱 전압이 높으면, 소거 검증 전압보다 문턱 전압이 낮아질 때까지 미리 설정된 루프 내에서 상기 소거 전압을 제1 스텝 전압만큼씩 상승시켜 소거 동작을 반복 실시하는 단계를 포함한다.
소거 여부를 검증하는 단계에서 소거 검증 전압보다 문턱 전압이 낮으면, 선택된 메모리 셀 블록에 제1 소프트 프로그램 전압을 이용하여 소프트 프로그램 동작을 수행하는 단계를 포함한다.
소프트 프로그램 동작은 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압보다 높아질 때까지 미리 설정된 루프 내에서 반복 실시하되 소프트 프로그램 동작을 반복 실시할 때마다 제1 소프트 프로그램 전압을 제3 스텝 전압만큼씩 상승 시킨다.
본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 소자의 소거 방법은 소거 전압을 제1 레벨로 설정하고 소프트 프로그램 전압을 제2 레벨로 설정하는 단계, 메모리 셀들의 문턱 전압이 소거 검증 전압보다 낮아질 때까지 소거 전압을 제1 레벨부터 상승시키면서 소거 동작 및 소거 검증 동작을 반복 실시하는 단계, 소거 동작 및 소거 검증 동작이 실시된 횟수에 따라 소프트 프로그램 전압을 제2 레벨로부터 제3 레벨로 낮추는 단계, 및 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압보다 높아질 때 까지 소프트 프로그램 전압을 제3 레벨로부터 상승시키면서 소프트 프로그램 동작 및 소프트 프로그램 검증 동작을 실시하는 단계를 포함한다.
본 발명은 과도하게 소거된 셀의 문턱 전압을 소프트 프로그램 동작을 이용하여 보정할 수 있다.
이와 더불어 본 발명은 프로그램/소거 동작이 반복되는 사이클링 수가 증가할수록 소프트 프로그램 동작시 인가되는 초기 전압을 낮게 설정함으로써 소거 셀의 문턱 전압이 과도하게 높은 레벨로 보정되는 현상을 개선할 수 있다. 즉 본 발명은 사이클링 수가 증가할수록 소프트 프로그램 전압을 낮게 설정함으로써 소거 셀의 문턱 전압을 안정적인 레벨로 보정하여 사이클링 수의 증가에 따라 메모리 셀의 특성이 열화되는 현상을 개선할 수 있다.
또한 본 발명은 소거 셀의 문턱 전압을 안정적인 레벨로 보정할 수 있으므로 소거 셀의 독출 마진을 확보할 수 있으며, 소거 셀의 디스터브 페일을 줄일 수 있다.
그리고 본 발명은 상술한 특성 개선을 통해 불휘발성 메모리 소자의 수율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 소거 동작시 과도하게 소거되는 셀이 발생하는 현상을 개선할 수 있는 소거 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 메모리 셀의 소거를 위해 소거 전압을 인가한다(S1). 보다 구체적으로 메모리 셀 블록의 모든 워드 라인에 0V의 전압을 인가하고, 기판(예를 들어, p웰 및 n웰 중 적어도 어느 하나를 포함하는 벌크)에 고전압(예를 들어, 20V)을 인가한다. 이와 같은 전압을 인가하면, 해당 블록의 모든 메모리 셀들의 데이터가 소거된다.
이 후, 메모리 셀들의 문턱 전압이 소거 검증 전압보다 낮아졌는지 소거 상 태를 검증한다(S3). 메모리 셀들의 문턱 전압이 소거 검증 전압보다 낮아진 경우, 메모리 셀의 특성에 따라 과도하게 소거되어 문턱 전압이 과도하게 낮아진 셀이 발생한다.
과도하게 소거된 셀의 문턱 전압을 보정하기 위하여 소프트 프로그램을 위한 소프트 프로그램 전압을 셋팅한다(S5).
이 후 소거 검증 전압보다 낮은 문턱 전압으로 소거된 셀들에 연결된 워드 라인에 셋팅된 소프트 프로그램 전압을 인가하여 소프트 프로그램을 실시한다(S7).
이어서, 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압보다 높아졌는지 소프트 프로그램 상태를 검증한다.(S9) 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압 이상인 경우, 소거 동작은 종료된다. 반면, 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압 이하인 경우, 소프트 프로그램 전압을 스텝 전압만큼 상향 조정한다(S11). 이 후 상향된 소프트 프로그램 전압으로 S5 단계 내지 S9 단계를 반복한다.
도 2는 도 1에서 상술한 소거 방법으로 메모리 셀들을 소거시킨 경우 메모리 셀들의 문턱 전압 분포를 설명하기 위한 도면이다.
도 2를 참조하면, A1 상태로 과도하게 소거된 셀들은 소프트 프로그램을 통해 A2상태로 조절되어 문턱 전압(Vth)이 소거 검증 전압(Vev)의 근처로 조절된다. 그러나, 소프트 프로그램은 특정한 방향성을 가지고 동일한 워드 라인에 연결된 메모리 셀들로 구성되는 페이지 단위로 실시된다. 이 때문에 소거 셀을 소프트 프프로그램 시키는 과정에서 채널 저항에 따라 셀의 문턱 전압이 증가하는 BPD(Back Pattern Dependency)효과, 플로팅 게이트 커플링, 및 프로그램 디스터브가 발생할 수 있다. 그 결과 소거된 셀의 문턱 전압이 A2 상태에서 A3상태로 상승하여 소거 셀의 문턱 전압 마진이 D1에서 D2로 감소하게 된다. 특히, 소거와 프로그램이 반복되는 사이클링 후에는 메모리 셀의 프로그램 속도가 증가한다. 이에 따라 동일한 소프트 프로그램 전압을 인가하더라도 소거 셀의 문턱 전압이 사이클링 수가 증가하기 전보다 높은 레벨의 문턱 전압으로 상승한다. 그 결과, 사이클링 수가 증가할수록 소프트 프로그램 후 소거 셀의 문턱 전압 마진이 더욱 감소하게 된다. 즉, 사이클링 수가 증가할수록 소거 셀의 문턱 전압이 소거 기준 전압(예를 들어, -1V)보다 훨씬 높아져서 디스터브(disturb) 셀이 발생할 수 있다. 디스터브 셀은 소거 완료 후 실시되는 프로그램 동작시 잘못된 레벨로 프로그램되어 불량을 유발할 수 있다.
이하에서는 소프트 프로그램을 적용하더라도 소거 셀의 디스터브 불량을 개선할 수 있는 본 발명의 실시 예들에 따른 불휘발성 메모리 소자의 소거 방법을 설명한다.
도 3 및 도 4는 본 발명의 제1 실시 예에 따른 불휘발성 메모리 소자의 소거 방법을 설명하기 위한 도면이다. 도 3은 본 발명의 제1 실시 예에 따른 불휘발성 메모리 소자를 설명하기 위한 도면이고, 도 4는 본 발명의 제1 실시 예에 따른 불휘발성 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
도 3을 참조하면, 본 발명의 제1 실시 예에 따른 플래시 메모리 소자는 컨트롤러(340), 전압 발생기(350), X-디코더(370) 및 다수의 메모리 셀 블록(310)을 포 함한다.
각각의 메모리 셀 블록(310)은 다수의 스트링 구조(320)를 포함한다. 스트링 구조(320)는 드레인 셀렉트 트랜지스터(DST), 소스 셀렉트 트랜지스터(SST), 드레인 셀렉트 트랜지스터(DST)와 소스 셀렉트 트랜지스터(SST)사이에 직렬로 연결된 다수의 메모리 셀들(MC0...MCn-1, MCn)(n은 자연수)을 포함한다. 나란하게 배열된 스트링 구조(320)의 메모리 셀들은 워드 라인(WL0...WLn-1, WLn)을 통해 연결된다. 또한 나란하게 배열된 드레인 셀렉트 트랜지스터(DST)들의 게이트는 드레인 셀렉트 라인(DSL)을 통해 연결되고, 소스 셀렉트 트랜지스터(SST)들의 게이트는 소스 셀렉트 라인(SSL)을 통해 연결된다. 또한 메모리 셀 블록(310)은 워드 라인들에 교차되게 형성되어 스트링 구조(320)에 연결된 비트 라인(BL)을 포함한다. 메모리 셀 블록(310)내에서 비트 라인(BL)들에 연결된 스트링 구조(320)는 공통 소스 라인(CSL)에 병렬로 연결된다.
상술한 메모리 셀 블록(310)은 반도체 기판에 불순물 이온을 주입하여 반도체 기판에 형성된 벌크(bulk)(예를 들어, p웰 및 n웰 중 적어도 어느 하나)(360)상에 형성된다.
전압 발생기(350)는 컨트롤러(340)의 제어에 의해 선택된 메모리 셀 블록(310)의 메모리 셀 동작에 필요한 전압들을 생성한다. 즉, 전압 발생기(350)는 패스 전압, 프로그램 전압 또는 독출 전압등과 같은 워드 라인(WL0 내지 WLn)에 인가되는 구동 전압, 드레인 셀렉트 라인(DSL)에 인가되는 구동 전압, 소스 셀렉트 라인(SSL)에 인가되는 구동 전압, 공통 소스 라인(CSL)에 인가되는 구동 전압 및 벌크(360)에 인가되는 구동 전압 등을 생성한다.
X-디코더(370)는 컨트롤러(340)의 제어에 의해 메모리 셀 블록(310)을 선택하기 위한 선택 신호를 생성하여 메모리 셀 블록(310)을 선택하고, 선택된 메모리 셀 블록(310)에 전압 발생기(350)로부터의 구동 전압들을 인가한다.
컨트롤러(340)는 전압 발생기(350)가 메모리 셀의 동작에 필요한 전압들을 출력하도록 전압 발생기(350)를 제어한다. 또한 컨트롤러(340)는 X-디코더(370)가 메모리 셀 블록(310)을 선택하기 위한 선택 신호를 출력하여 선택된 메모리 셀 블록(310)에 전압 발생기(350)으로부터의 구동전압을 인가할 수 있도록 X-디코더(370)를 제어한다.
이하, 도 3 및 도 4를 참조하면, 본 발명의 제1 실시 예에 따른 불휘발성 메모리 소자는 ISPE(Incremental Step Pulse Erase) 방식으로 메모리 셀을 소거한다.
ISPE방식으로 메모리 셀을 소거하기 위해 먼저, 소거 시작 전압을 제1 소거 전압으로 셋팅하고, 소프트 프로그램 시작 전압을 제1 소프트 프로그램 전압으로 셋팅한다(SA1).
소거 시작 전압 및 소프트 프로그램 시작 전압이 셋팅되면, 선택된 메모리 셀 블록(310)의 드레인 셀렉트 라인(DSL) 및 소스 셀렉트 라인(SSL)을 플로팅 시키고, 모든 워드 라인(WL0 내지 WLn)에 0V의 전압을 인가하고, 벌크(360)에는 제1 소거 전압을 인가한다(SA3).
이 후, 선택된 메모리 셀 블록(310)에 포함된 메모리 셀들이 소거되었는지 검증한다(SA5). 메모리 셀들의 소거 검증시 메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아졌는지 검증한다.
메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아지지 않았으면, 제1 소거 전압을 제1 스텝 전압만큼 상향시킨다. 그리고, 제1 소프트 프로그램 전압을 제2 스텝 전압만큼 하향시킨다(SA7). 이 후 제1 스텝 전압만큼 상향된 소거 전압을 이용하여 SA3 단계를 반복실시한다. 이러한 SA3 단계 내지 SA7 단계는 미리 설정된 루프 범위 내에서 메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아져 소거될 때까지 반복된다. 이 때, 소거 전압을 반복 인가할 때마다 소거 전압은 제1 소거 전압에서 소거 종료 전압까지 제1 스텝 전압만큼씩 상향 조정되고, 소프트 프로그램 전압은 제1 소프트 프로그램 전압에서 제2 스텝 전압만큼씩 하향 조정된다. 예를 들어 소거 전압은 18V에서 20V까지 1V의 단위로 상향 조정될 수 있으며, 소프트 프로그램 전압은 12V에서 0.5V의 단위로 하향 조정될 수 있다.
메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아지면, 소프트 프로그램 전압을 셋팅한다(SA9). 여기서, 제1 소거 전압을 인가함으로써 메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아진 경우 소프트 프로그램 전압은 제1 소프트 프로그램 전압으로 셋팅된다. 반면, 제1 소거 전압으로부터 제1 스텝 전압만큼씩 상향 조정된 소거 전압을 반복 인가함으로써 메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아진 경우, 소프트 프로그램 전압은 제1 소프트 프로그램 전압보다 하향조정된 레벨로 셋팅된다. 예를 들면 SA1 단계에서 제1 소거 전압으로 18V, 제1 소프트 프로그램 전압으로 12V가 셋팅되고, 제1 스텝 전압이 1V, 제2 스텝 전압이 0.5V라고 가정하자. 이러한 조건에서 SA3 단계 및 SA5단계를 실시하여 메모리 셀들이 소거된 경우, SA9단계에서 소프트 프로그램 전압은 12V로 셋팅된다. 반면, SA3 내지 SA7 단계를 2회 반복하여 19V의 소거 전압을 인가한 후 SA5 단계에서 메모리 셀들이 소거 상태로 검증된 경우, SA9단계에서 소프트 프로그램 전압은 11.5V로 셋팅된다.
상술한 바와 같이 ISPE 방식의 소거 동작 내에서 실시된 소거 횟수에 따라 사이클링 수에 따른 메모리 셀의 열화 특성을 파악할 수 있다. 즉, ISPE 방식의 소거 동작 내에서 실시된 소거 횟수가 많을수록 메모리 셀의 특성이 열화된 상태여서 소거 속도가 감소된 상태이므로 높은 레벨의 소거 전압이 요구된다. 이와 같이메모리 셀의 특성이 열화되어 소거 속도가 감소된 경우, 프로그램 속도는 증가한다. 따라서, 후속 소프트 프로그램 동작시 소거 셀의 문턱 전압이 과도하게 프로그램될 수 있으므로 소프트 프로그램 시작 전압을 낮출 필요가 있다. 이를 위하여 본 발명의 제1 실시 예에서는 ISPE 방식의 소거 동작 내에서 소거 전압이 상승할 때마다 소프트 프로그램 전압을 감소시킨다.
메모리 셀의 사이클링 특성에 따라 소프트 프로그램 전압이 셋팅되면, 셋팅된 소프트 프로그램 전압을 이용하여 소프트 프로그램(SA11)을 실시한다. 소프트 프로그램을 실시하는 단계(SA11)에서 벌크(360)에는 0V가 인가되고, 드레인 셀렉트 라인(DSL)에는 전원 전압이 인가되고, 소스 셀렉트 라인(SSL)에는 0V가 인가되고, 워드 라인(WL0 내지 WLn)에는 셋팅된 소프트 프로그램 전압이 인가된다.
이 후, 소거 셀들의 소프트 프로그램을 검증한다(SA13). 소거 셀들의 소프트 프로그램 검증시 소거 셀들의 문턱 전압이 소프트 프로그램 검증 전압 이상으로 높아졌는지 검증한다.
소거 셀들의 문턱 전압이 소프트 프로그램 검증 전압이상이면, 소거가 완료된다. 반면, 소거 셀들의 문턱 전압이 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압 이상으로 높아지지 않았으면, 소프트 프로그램 전압을 제3 스텝 전압만큼 상향시킨다. 이 후, SA9단계에서 상향된 소프트 프로그램 전압을 셋팅하여 SA11 단계를 반복실시한다. 이러한 SA11 단계 내지 SA9 단계는 미리 설정된 루프 범위 내에서 소거 셀들의 문턱 전압이 소프트 프로그램 검증 전압이상이 될 때까지 반복된다. 이 때, 소프트 프로그램 전압이 반복 인가할 때마다 소프트 프로그램 전압은 소프트 프로그램 종료 전압까지 제3 스텝 전압만큼씩 상향 조정된다. 예를 들어 소프트 프로그램 전압은 0.2V의 단위로 상향 조정될 수 있다.
즉 본 발명의 제1 실시 예를 요약하면, 먼저 소거 전압을 제1 레벨로 설정하고 소프트 프로그램 전압을 제2 레벨로 설정한다. 이 후, 메모리 셀들의 문턱 전압이 소거 검증 전압보다 낮아질 때까지 소거 전압을 제1 레벨로부터 상승시키면서 소거 동작 및 소거 검증 동작을 반복 실시한다. 소거 동작 및 소거 검증 동작이 실시된 횟수에 따라 소프트 프로그램 전압의 제2 레벨을 제3 레벨로 낮춘다. 한편, 메모리 셀들의 문턱 전압이 소거 검증 전압보다 낮아지면, 소프트 프로그램 동작 및 소프트 프로그램 검증 동작을 실시하여 과도하게 소거된 메모리 셀의 문턱 전압을 보정한다. 이 때, 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압보다 높아질 때까지 소프트 프로그램 전압을 제3 레벨로부터 상승시키면서 소프트 프로그램 동작 및 소프트 프로그램 검증 동작을 실시한다.
이와 같이 본 발명의 제1 실시 예에서는 메모리 셀의 특성 열화와 ISPE방식의 소거 동작 내에서 상승되는 소거 전압의 관계를 이용하여 소거 전압이 상승할 때마다 소프트 프로그램 전압을 감소시킨다. 이로써 본 발명의 제1 실시 예에서는 사이클링에 따른 메모리 셀의 열화 정도에 따라 소프트 프로그램 전압을 다르게 셋팅할 수 있다. 따라서, 본 발명의 제1 실시 예에서는 메모리 셀의 특성 열화가 심할수록 낮은 소프트 프로그램 시작 전압에서 소프트 프로그램 동작을 실시할 수 있으므로 소프트 프르그램 동작시 소거 셀의 문턱 전압이 과도하게 프로그램되는 현상을 개선할 수 있다.
도 5 및 도 6은 본 발명의 제2 실시 예에 따른 불휘발성 메모리 소자의 소거 방법을 설명하기 위한 도면이다. 도 5는 본 발명의 제2 실시 예에 따른 불휘발성 메모리 소자를 설명하기 위한 도면이고, 도 6은 본 발명의 제2 실시 예에 따른 불휘발성 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
도 5를 참조하면, 본 발명의 제2 실시 예에 따른 플래시 메모리 소자는 컨트롤러(540), 전압 발생기(550),X-디코더(570) 및 다수의 메모리 셀 블록(510)을 포함한다.
각각의 메모리 셀 블록(510)은 다수의 스트링 구조(520) 및 플래그 스트링 구조(530)를 포함한다. 스트링 구조(520)는 도 3에서 상술한 제1 실시 예에서와 동일하다. 플래그 스트링 구조(530)는 드레인 선택 트랜지스터(DST), 소스 선택 트랜지스터(SST), 드레인 선택 트랜지스터(DST)와 소스 선택 트랜지스터(SST)사이에 직렬로 연결된 다수의 플래그 셀들(FC0...FCn-1, FCn)을 포함한다. 나란하게 배열된 스트링 구조(520)의 메모리 셀 들 및 플래그 스트링 구조(530)의 메모리 셀은 워드 라인(WL0...WLn-1, WLn)을 통해 연결된다. 또한 나란하게 배열된 드레인 선택 트랜지스터(DST)들의 게이트는 드레인 선택 라인(DSL)을 통해 연결되고, 소스 선택 트랜지스터(SST)들의 게이트는 소스 선택 라인(SSL)을 통해 연결된다. 또한 메모리 셀 블록(510)은 워드 라인들에 교차되게 형성되어 스트링 구조(520) 또는 플래그 스트링 구조(530)에 연결된 비트 라인(BL)을 포함한다. 메모리 셀 블록(510)내에서 비트 라인(BL)들에 연결된 스트링 구조(520)들 및 플래그 스트링 구조(530)는 공통 소스 라인(CSL)에 병렬로 연결된다. 한편, 도면에는 플래그 스트링 구조(530)이 하나 도시되어 있으나, 플래그 스트링 구조(530)는 다수일 수 있다.
상술한 메모리 셀 블록(510)은 반도체 기판에 불순물 이온을 주입하여 반도체 기판에 형성된 벌크(bulk)(예를 들어, n웰 및 p웰 중 적어도 어느 하나)(560)상에 형성된다.
전압 발생기(550)는 도 3에서 상술한 본 발명의 제1 실시 예에서와 같이 선택된 메모리 셀 블록(510)의 메모리 셀 동작에 필요한 전압들을 생성한다.
X-디코더(570)는 도 3에서 상술한 본 발명의 제1 실시 예에서와 같이 메모리 셀 블록(310)을 선택하기 위한 선택 신호에 따라 선택된 메모리 셀 블록(310)에 전압 발생기(350)로부터의 구동 전압들을 인가한다.
컨트롤러(540)는 도 3에서 상술한 본 발명의 제1 실시 예에서와 같이 전압 발생기(550) 및 X-디코터(570)를 제어한다. 또한 컨트롤러(540)는 선택된 메모리 셀 블록(510)의 플래그 셀에 저장된 사이클 수, 즉 불휘발성 메모리 소자의 제조후부터 실시된 프로그램/소거 동작의 누적횟수에 따라 메모리 셀의 동작 전압들을 출력하도록 전압 발생기(550)를 제어한다.
이하, 도 5 및 도 6을 참조하면 본 발명의 제2 실시 예에 따른 불휘발성 메모리 소자는 플래그 셀에 사이클링 수를 기록하고 소거 저장된 사이클링 수에 따라 소프트 프로그램 시작 전압을 셋팅한다.
보다 구체적으로 본 발명의 제2 실시 예에서는 소거를 위하여 먼저, 선택된 메모리 셀 블록(510)의 사이클링 수를 카운팅한다(SB1). 사이클링 수는 메모리 셀 블록(510)의 플래그 셀에 저장된다. 예를 들어 사이클링 수는 불휘발성 메모리 소자의 제조시부터 이전 소거/프로그램 동작이 완료되기까지 메모리 셀 블록(510)에 소거 전압 인가될 때 누적된 수일 수 있다. 또한 사이클링 수는 불휘발성 메모리 소자의 제조시부터 이전 소거/프로그램 동작이 완료되기까지 메모리 셀에 인가된 프로그램 펄스의 누적된 수일 수 있다. 이러한 사이클링 수가 증가할수록 사이클링 특성이 열화되어 프로그램 속도가 증가한다. 따라서, 사이클링 후 소프트 프로그램 동작시 소거 셀의 문턱 전압이 과도하게 프로그램될 수 있으므로 소프트 프로그램 시작 전압을 낮출 필요가 있다. 이를 위하여 본 발명의 제2 실시 예에서는 사이클링 수에 따라 소프트 프로그램 시작 전압을 셋팅한다.
소프트 프로그램 시작 전압은 사이클링 수에 따라 미리 설정된 제1 소프트 프로그램 전압으로 셋팅된다(SB3). 이 때, 제1 소프트 프로그램 전압은 사이클링 수가 증가할수록 낮아지도록 컨트롤러(540)를 통해 제어된다.
이 후, 선택된 메모리 셀 블록(510)의 드레인 셀렉트 라인(DSL) 및 소스 셀렉트 라인(SSL)을 플로팅시키고, 모든 워드 라인(WL0 내지 WLn)에 0V의 전압을 인가하고, 벌크(560)에는 소거 전압을 인가한다(SB5).
이 후, 선택된 메모리 셀 블록(510)에 포함된 메모리 셀들이 소거되었는지 검증한다(SB7). 메모리 셀들의 소거 검증시 메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아졌는지 검증한다.
메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아지지 않았으면, 소거 전압을 제1 스텝 전압만큼 상향시킨다(SB9). 이 후 제1 스텝 전압만큼 상향된 소거 전압을 이용하여 SB5 단계를 반복실시한다. 이러한 SB5 단계 내지 SB9 단계는 미리 설정된 루프 범위 내에서 메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아져 소거될 때까지 반복된다. 이 때, 소거 전압을 반복 인가할 때마다 소거 전압은 소거 종료 전압까지 제1 스텝 전압만큼씩 상향 조정된다. 예를 들어 소거 전압은 18V에서 20V까지 1V의 단위로 상향 조정될 수 있다.
메모리 셀들의 문턱 전압이 소거 검증 전압 이하로 낮아지면, 소프트 프로그램 전압을 셋팅한다(SB11). 여기서, 소프트 프로그램 전압은 SB3 단계에서 셋팅된 소프트 프로그램 시작 전압과 동일한 레벨로 셋팅된다.
이후, 셋팅된 소프트 프로그램 전압을 이용하여 소프트 프로그램(SB13)을 실시한다. 소프트 프로그램을 실시하는 단계(SB13)에서 벌크(560)에는 0V가 인가되고, 드레인 셀렉트 라인(DSL)에는 전원 전압이 인가되고, 소스 셀렉트 라인(SSL)에는 0V가 인가되고, 워드 라인(WL0 내지 WLn)에는 셋팅된 제1 소프트 프로그램 전압 이 인가된다.
이 후, 소거 셀들의 소프트 프로그램을 검증한다(SA13). 소거 셀들의 소프트 프로그램 검증시 소거 셀들의 문턱 전압이 소프트 프로그램 검증 전압 이상으로 높아졌는지 검증한다.
소거 셀들의 문턱 전압이 소프트 프로그램 검증 전압이상이면, 소거가 완료된다. 반면, 소거 셀들의 문턱 전압이 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압 이상으로 높아지지 않았으면, 제1 소프트 프로그램 전압을 제3 스텝 전압만큼 상향시킨다. 이 후, SB11단계에서 상향된 소프트 프로그램 전압을 셋팅하여 SB13 단계를 반복실시한다. 이러한 SB13 단계 내지 SB11 단계는 미리 설정된 루프 범위 내에서 소거 셀들의 문턱 전압이 소프트 프로그램 검증 전압이상이 될 때까지 반복된다. 이 때, 소프트 프로그램 전압이 반복 인가할 때마다 소프트 프로그램 전압은 소프트 프로그램 종료 전압까지 제3 스텝 전압만큼씩 상향 조정된다. 예를 들어 소프트 프로그램 전압은 0.2V의 단위로 상향 조정될 수 있다.
이와 같이 본 발명의 제2 실시 예에서는 메모리 셀의 사이클링 수의 증가에 따라 메모리 셀의 특성 열화되는 점을 이용하여 사이클링 수를 카운팅한다. 이 후, 소프트 프로그램 시작 전압은 사이클링 후 프로그램 속도가 증가되는 현상을 개선할 수 있도록 사이클링 수가 증가할수록 낮게 미리 설정된 제1 소프트 프로그램 전압으로 셋팅된다. 이로써 본 발명의 제2 실시 예에서는 메모리 셀의 특성 열화 정도에 따라 소프트 프로그램 시작 전압을 다르게 셋팅할 수 있다. 따라서, 본 발명의 제2 실시 예에서는 메모리 셀의 메모리 셀의 특성 열화가 심할수록 낮은 소프트 프로그램 시작 전압에서 소프트 프로그램 동작을 실시할 수 있으므로 소프트 프르그램 동작시 소거 셀의 문턱 전압이 과도하게 프로그램되는 현상을 개선할 수 있다.
본 발명의 제1 및 제2 실시 예에서 상술한 바와 같이 메모리 셀의 열화 정도에 따른 프로그램 속도 증가를 상쇄시킬 수 있도록 소프트 프로그램 동작 초기에 인가되는 전압을 셋팅함으로써 본 발명은 소거 셀의 디스터브 불량을 개선할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 소거 동작시 과도하게 소거되는 셀이 발생하는 현상을 개선할 수 있는 소거 방법을 설명하기 위한 순서도.
도 2는 도 1에서 상술한 소거 방법으로 메모리 셀들을 소거시킨 경우 메모리 셀들의 문턱 전압 분포를 설명하기 위한 도면.
도 3은 본 발명의 제1 실시 예에 따른 불휘발성 메모리 소자를 설명하기 위한 도면.
도 4는 본 발명의 제1 실시 예에 따른 불휘발성 메모리 소자의 소거 방법을 설명하기 위한 순서도.
도 5는 본 발명의 제2 실시 예에 따른 불휘발성 메모리 소자를 설명하기 위한 도면.
도 6은 본 발명의 제2 실시 예에 따른 불휘발성 메모리 소자의 소거 방법을 설명하기 위한 순서도.
<도면의 주요 부분에 대한 부호의 설명>
310, 510 : 메모리 셀 블록 320, 520 : 스트링 구조
530 : 플래그 셀 스트링 340, 540 : 컨트롤러
350, 550 : 전압 발생기 360, 560 : 벌크

Claims (8)

  1. 제1 소거 전압 및 제1 소프트 프로그램 전압을 셋팅하는 단계;
    상기 제1 소거 전압을 이용하여 선택된 메모리 셀 블록의 소거 동작을 수행하는 단계;
    소거 검증 전압과 상기 선택된 메모리 셀 블록들을 구성하는 메모리 셀들의 문턱 전압을 비교하여 소거 여부를 검증하는 단계; 및
    상기 소거 여부를 검증하는 단계에서 상기 소거 검증 전압보다 상기 문턱 전압이 높으면, 상기 제1 소프트 프로그램 전압을 제2 소프트 프로그램 전압으로 감소시키고, 상기 제1 소거 전압보다 상승된 제2 소거 전압을 이용하여 상기 선택된 메모리 셀 블록의 소거 동작을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  2. 제 1 항에 있어서,
    상기 소거 여부를 검증하는 단계에서 상기 소거 검증 전압보다 상기 문턱 전압이 낮으면, 상기 제1 소프트 프로그램 전압을 이용하여 상기 선택된 메모리 셀 블록의 소프트 프로그램 동작을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  3. 제 1 항에 있어서,
    상기 소거 여부를 검증하는 단계에서 상기 소거 검증 전압보다 상기 문턱 전압이 낮아질 때까지 미리 설정된 루프 범위 내에서 상기 제1 소거 전압을 제1 스텝 전압만큼씩 증가시켜 소거 동작을 반복실시하고,
    상기 제1 소거 전압을 제1 스텝 전압만큼씩 증가시켜 소거 동작을 반복실시할 때마다 상기 제1 소프트 프로그램 전압을 제2 스텝 전압만큼씩 감소시키는 불휘발성 메모리 소자의 소거 방법.
  4. 제 1 항에 있어서,
    상기 제2 소거 전압을 인가하여 소거 동작을 수행하는 단계 이후,
    상기 소거 여부를 검증하는 단계에서 상기 소거 검증 전압보다 상기 문턱 전압이 낮으면, 상기 제2 소프트 프로그램 전압을 이용하여 상기 선택된 메모리 셀 블록의 소프트 프로그램 동작을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  5. 선택된 메모리 셀 블록의 누적된 사이클링 수를 카운팅하는 단계;
    소프트 프로그램 시작 전압을 상기 사이클링 수에 따라 미리 설정된 제1 소프트 프로그램 전압으로 셋팅하는 단계;
    상기 선택된 메모리 셀 블록에 소거 전압을 인가하는 단계;
    소거 검증 전압과 상기 선택된 메모리 셀 블록들을 구성하는 메모리 셀들의 문턱 전압을 비교하여 소거 여부를 검증하는 단계; 및
    상기 소거 여부를 검증하는 단계에서 상기 소거 검증 전압보다 상기 문턱 전압이 높으면, 상기 소거 검증 전압보다 상기 문턱 전압이 낮아질 때까지 미리 설정된 루프 내에서 상기 소거 전압을 제1 스텝 전압만큼씩 상승시켜 소거 동작을 반복 실시하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  6. 제 5 항에 있어서,
    상기 소거 여부를 검증하는 단계에서 상기 소거 검증 전압보다 상기 문턱 전압이 낮으면, 상기 선택된 메모리 셀 블록에 상기 제1 소프트 프로그램 전압을 이용하여 소프트 프로그램 동작을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  7. 제 2 내지 제 6 항 중 어느 한 항에 있어서,
    상기 소프트 프로그램 동작은 상기 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압보다 높아질 때까지 미리 설정된 루프 내에서 반복 실시하되 상기 소프트 프로그램 동작을 반복 실시할 때마다 상기 제1 소프트 프로그램 전압을 제3 스텝 전압만큼 상승시키는 불휘발성 메모리 소자의 소거 방법.
  8. 소거 전압을 제1 레벨로 설정하고 소프트 프로그램 전압을 제2 레벨로 설정하는 단계;
    메모리 셀들의 문턱 전압이 소거 검증 전압보다 낮아질 때까지 상기 소거 전 압을 제1 레벨부터 상승시키면서 소거 동작 및 소거 검증 동작을 반복 실시하는 단계;
    상기 소거 동작 및 상기 소거 검증 동작이 실시된 횟수에 따라 상기 소프트 프로그램 전압을 상기 제2 레벨로부터 제3 레벨로 낮추는 단계; 및
    상기 메모리 셀들의 문턱 전압이 소프트 프로그램 검증 전압보다 높아질 때 까지 상기 소프트 프로그램 전압을 상기 제3 레벨로부터 상승시키면서 소프트 프로그램 동작 및 소프트 프로그램 검증 동작을 실시하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
KR1020090058458A 2009-06-29 2009-06-29 불휘발성 메모리 소자의 소거 방법 KR20110001067A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058458A KR20110001067A (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자의 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058458A KR20110001067A (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자의 소거 방법

Publications (1)

Publication Number Publication Date
KR20110001067A true KR20110001067A (ko) 2011-01-06

Family

ID=43609685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058458A KR20110001067A (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자의 소거 방법

Country Status (1)

Country Link
KR (1) KR20110001067A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072517A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 소거 방법
US8773911B2 (en) 2011-04-26 2014-07-08 SK Hynix Inc. Semiconductor device and erase methods thereof
US9646705B2 (en) 2013-06-12 2017-05-09 Samsung Electronics Co., Ltd. Memory systems including nonvolatile memory devices and dynamic access methods thereof
US10699788B2 (en) 2017-10-12 2020-06-30 Samsung Electronics Co., Ltd. Non-volatile memory device and operating method thereof for performing an erase detect operation
US11158381B2 (en) 2017-10-12 2021-10-26 Samsung Electronics Co., Ltd. Non-volatile memory device and operating method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8773911B2 (en) 2011-04-26 2014-07-08 SK Hynix Inc. Semiconductor device and erase methods thereof
KR20130072517A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 소거 방법
US9646705B2 (en) 2013-06-12 2017-05-09 Samsung Electronics Co., Ltd. Memory systems including nonvolatile memory devices and dynamic access methods thereof
US10699788B2 (en) 2017-10-12 2020-06-30 Samsung Electronics Co., Ltd. Non-volatile memory device and operating method thereof for performing an erase detect operation
US10957397B2 (en) 2017-10-12 2021-03-23 Samsung Electronics Co., Ltd. Non-volatile memory device, storage device, and programming method thereof for performing an erase detect operation
US11158381B2 (en) 2017-10-12 2021-10-26 Samsung Electronics Co., Ltd. Non-volatile memory device and operating method thereof

Similar Documents

Publication Publication Date Title
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
JP4902002B1 (ja) 不揮発性半導体記憶装置
JP4050555B2 (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
JP5090712B2 (ja) フラッシュメモリ素子のプログラム方法
US7633813B2 (en) Method of performing an erase operation in a non-volatile memory device
KR100888844B1 (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
US8929148B2 (en) Semiconductor memory device having improved erase characteristic of memory cells and erase method thereof
US7944756B2 (en) Non-volatile semiconductor memory device
JP5565948B2 (ja) 半導体メモリ
CN101354921A (zh) 非易失存储器设备编程选择晶体管以及对其编程的方法
KR20070084904A (ko) 플래시 메모리 장치, 플래시 메모리 장치를 소거하는 방법,그리고 그 장치를 포함한 메모리 시스템
KR100891406B1 (ko) 불휘발성 메모리 소자의 소거 방법
US20100124121A1 (en) Method of erasing flash memory device
KR20120121169A (ko) 반도체 장치의 동작 방법
US8553465B2 (en) Semiconductor memory device and method of programming the same
KR101138101B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
JP2012119019A (ja) 不揮発性半導体記憶装置
US9779830B2 (en) Non-volatile semiconductor memory device and erase method thereof
KR20110001067A (ko) 불휘발성 메모리 소자의 소거 방법
JP2012027969A (ja) 不揮発性半導体記憶装置
JP5450538B2 (ja) 半導体記憶装置
KR20100064005A (ko) 플래시 메모리 소자의 소거 방법
KR100936870B1 (ko) 불휘발성 메모리 장치의 소거 방법
KR20080029561A (ko) 낸드 플래시 메모리 소자의 프로그램 방법
KR20100037277A (ko) 플래시 메모리 소자의 소거 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination