CN103680609B - N-沟道可多次编程存储器器件 - Google Patents
N-沟道可多次编程存储器器件 Download PDFInfo
- Publication number
- CN103680609B CN103680609B CN201310384724.6A CN201310384724A CN103680609B CN 103680609 B CN103680609 B CN 103680609B CN 201310384724 A CN201310384724 A CN 201310384724A CN 103680609 B CN103680609 B CN 103680609B
- Authority
- CN
- China
- Prior art keywords
- trap
- apply
- conductive type
- voltage
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/10—Floating gate memory cells with a single polysilicon layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种N‑沟道可多次编程存储器器件，具有：N‑导电类型衬底；第一和第二P‑导电类型阱，位于所述N‑导电类型衬底中；N‑导电类型源极和漏极区域，形成在第一P‑导电类型阱中，所述源极和漏极区域由沟道区沟道区域间隔开；氧化物层，位于所述N‑导电类型衬底之上；以及浮置栅极，在所述沟道区域之上且在所述N‑导电类型衬底中的第二P‑导电类型阱之上延伸，所述可多次编程存储器单元能够通过热电子注入来进行编程并且能够通过热空穴注入来进行擦除。
Description
技术领域
本发明涉及可多次编程存储器的领域。
背景技术
可多次编程存储器为用于嵌入到集成电路设计中的闪速存储器处理（process）提供了优良的备选方案，所述集成电路设计仅要求相当小数目的存储器位，举例来说例如10位到1K位。这样的存储器可以依据电路用于各种目的，例如为其所嵌入的电路存储校准或者特性信息。
与传统的CMOS处理相比，可多次编程存储器的优点在于不需要额外的处理步骤，导致更低的晶片成本。与典型的嵌入式闪速存储器的单元面积相比，可多次编程存储器单元更大，大约为10倍。然而，对于小的存储器容量，没有额外的处理步骤的优点不足以弥补较大的单元尺寸的缺点。可多次编程存储器也提供了优良的烘烤保持（bake retention）特性：125℃/10y vs.闪存的85℃/10y（取决于结构）。
可多次编程存储器MTP可被用于两种结构，即，具有列和行解码器的阵列模式，或者以具有用于更大可靠性余量的存取晶体管（Acc Tr）的两个单元的差分形式。
名称为“Multi-Programmable Non-Volatile Memory Cell”，且为MaximIntegrated Products，Inc.（本发明的受让人）所有的美国专利No.7944750公开了具有热电子注入编程和Fowler-Nordheim隧穿擦除的P-沟道浮置栅极晶体管。所述单元不要求用于器件的编程或者擦除的控制栅极。存储器器件由具有与半导体基体相反的导电类型的两个阱构成。在一个阱中是与基体相同导电类型的源极和漏极阱。在形成浮置栅极的基体的表面上形成氧化物，其中对各个区域施加特定电压从而对存储器单元进行编程、擦除以及读取。所述器件使用了3.3伏特氧化物。然而，这样的器件变得难以执行更高电压的氧化物，例如5伏特氧化物，因为其要求用于擦除的超过20伏特峰-峰值（peak to peak）。因此，这样的器件变得不那么有吸引力，其中必须使用较高电压的氧化物，例如5伏特氧化物。
附图说明
图1是穿过存储器单元的示例性的示意截面图，示出了用于根据本发明进行编程的示例电压。
图2示意性地示出了根据本发明的存储器单元的编程机制。
图3是穿过存储器单元的示例性的示意截面图，示出了用于根据本发明对存储器单元进行擦除的示例电压。
图4示意性地示出了根据本发明的存储器单元的擦除机制。
图5示意性地示出了根据本发明的存储器单元的读取机制。
具体实施方式
如上所述美国专利No.7944750的P-沟道可多次编程存储器单元的缺点是所要求的擦除电压，该擦除电压对于更厚的氧化物（例如5伏特氧化物）就变得更高。因此，本发明以具有与‘750专利相反的导电类型的N-沟道存储器单元并且利用不同的擦除形式以避免要求高电压而克服了所述缺点。
参考图1，可以看到穿过存储器单元的示例性的截面图，其示出了用于根据本发明进行编程的示例电压。在N-型外延袋（epi pocket）或者三阱（衬底）中制造存储器单元，其中标识为PWell1的P-阱在单元的一侧，耦合阱PWell2（两个阱都是P-导电类型）在单元的另一侧，两个阱由浅沟槽隔离区域（STI）间隔开。在PWell1中形成N+漏极和N+源极区域（源极和漏极区域两者都是N-导电类型），其中多晶硅浮置栅极在源极和漏极之间的沟道区域之上且在PWell2之上延伸，并且氧化物层将浮置栅极与沟道和耦合PWell2间隔开。
因此，本发明的实施例可能物理上看上去类似于根据‘750专利的存储器单元，只是导电类型相反。关于此，在浮置栅极跨过源极和漏极之间的沟道区域且延伸到耦合PWell2、优选在浅沟槽隔离STI之上的情况下，该多晶硅浮置栅极可以是多种物理形状（外形）。
本发明的N-沟道存储器件，如‘750专利的器件那样，使用了本领域公知的热电子注入编程。为了编程，外延袋和PWell2设置在大约5至9伏特，漏极电压设置在大约5至7伏特，且源极电压和Well1设置在VSS（地），如图1所示。利用这些电压，沟道导通。随着电流紧缩（pinch）在漏极附近，具有充分的动能的一些电子（热电子）将克服氧化硅势垒且陷入多晶硅浮置栅极中。处理通常是自动调节的，因为随着编程进行，存储器器件将趋向于关闭，降低了热电子的生成率。在图2中示意性地示出编程机制。
然而不同于‘750专利的器件，本发明的N-沟道器件使用了热空穴注入擦除。热空穴类似于热电子，两者在文献中通常或者共同地被称作热载流子。热空穴是电压应力的产物。通过在栅极氧化物两端施加电压应力，热空穴从源极跳过氧化物势垒到多晶硅浮置栅极，有效地抵消或者中和了在编程期间附加到多晶硅浮置栅极的电子电荷。为了完成该能带-到-能带热空穴注入擦除，PWell1和外延袋被设置到VSS（地），PWell2被设置到大约-5至-9伏特，并且源极或者漏极电压被设置到大约5至9伏特，如图3所示。剩下的另一个结点（漏极或者源极）是浮置的。随着沟道截止，在源极区域中通过能带-到-能带隧穿而产生空穴。空穴在PWell1的沟道区域产生碰撞电离（电子/空穴对）。PWell2和多晶硅浮置栅极之间的电容耦合降低了多晶硅浮置栅极上的电压，其与源极上的高压共同导致了源极和多晶硅浮置栅极之间的显著的电压应力，将空穴驱使到栅极以对单元进行擦除。处理再次趋向于自动调节，因为将空穴驱使到多晶硅浮置栅极趋向于中和多晶硅浮置栅极上的负电荷，降低了将热空穴驱使到多晶硅浮置栅极的电压应力。在图4中示意性地示出该擦除机制。这里针对编程和擦除两者陈述的特定电压仅仅是示例性的，因为适合的电压将根据氧化物厚度而变化，在一个实施例使用超过80A的厚度以确保保持。
对于因为空穴是某物的缺失（电子的缺失）（与真实的事物，例如电子相反）而受到空穴从源极隧穿到多晶硅浮置栅极的概念困扰的人而言，可以认为热空穴注入擦除机制是电子从多晶硅浮置栅极到源极的流动。这是因为隧穿到多晶硅浮置栅极的空穴中和了多晶硅浮置栅极上的电子的电荷，且将电子的电荷附加到源极。
本发明的存储器单元可以以传统的方式读取，这取决于将它们用于具有列和行解码器的阵列模式，还是具有用于更大可靠性余量的存取晶体管（Acc Tr）的两个单元的差分形式。在传统的读取操作中，外延袋和PWell2被偏置在大约1至7伏特。漏极电压被设置在大约0.1至2伏特且源极电压和PWell1被设置在Vss（地），如图5所示。利用这些电压，当擦除存储器器件时，沟道导通且沟道电流从漏极流到源极。如果对存储器器件进行编程，则沟道截止且没有电流从漏极流到源极。因此，实现了存储器特性。在两个单元的差分形式中，两个存储器器件总是成对在一起以提供一位的存储量。在两个器件之间，一个始终被编程而另一个始终被擦除。两个单元的差分形式的读取操作与传统的读取操作相同，因为两个器件被一起偏置。成对的存储器器件之间的电流差确定其存储器状态。
应当指出，为了说明的目的而不是通过限制的方式，已经明确地标识了源极和漏极区域，但是区域的位置可以交换，即，在不脱离本发明的情况下，在图中标识为源极的区域可以用作漏极，反之亦然。类似地，用于读取、写入和擦除而施加到源极和漏极的电压可以分别施加到源极和漏极或者分别施加到漏极和源极。
在此为了说明而非限制的目的，已经公开且描述了本发明的优选实施例，然而本领域技术人员应当理解的是，在不脱离本发明的精神和范围的情况下，可以在形式和细节上作出各种变化。
Claims (13)
1.一种可多次编程存储器单元，包括：
N-导电类型衬底；
第一P-导电类型阱和第二P-导电类型阱，位于所述N-导电类型衬底中；
N-导电类型的源极区域和漏极区域，形成在所述第一P-导电类型阱中，所述源极区域和所述漏极区域由沟道区域间隔开；
氧化物层，位于所述N-导电类型衬底之上；以及
浮置栅极，在所述沟道区域之上且在所述N-导电类型衬底中的所述第二P-导电类型阱之上延伸；
所述可多次编程存储器单元能够通过热电子注入来进行编程并且能够通过热空穴注入来进行擦除。
2.如权利要求1所述的可多次编程存储器单元，进一步包括所述源极区域和所述漏极区域之间的浅沟槽隔离。
3.如权利要求1所述的可多次编程存储器单元，其中，所述可多次编程存储器单元能够通过如下施加电压来进行擦除：
向所述衬底施加地电压；
向所述第一P-导电类型阱施加地电压；
向所述第二P-导电类型阱施加负电压；
向所述源极或所述漏极施加正电压；
向所述漏极或所述源极，不进行连接。
4.如权利要求3所述的可多次编程存储器单元，其中，所述可多次编程存储器单元能够通过如下施加电压来进行编程：
向所述衬底施加正电压；
向所述第一P-导电类型阱施加地电压；
向所述第二P-导电类型阱施加正电压；
向所述源极或所述漏极施加地电压；
向所述漏极或所述源极施加正电压。
5.如权利要求4所述的可多次编程存储器单元，其中，所述可多次编程存储器单元能够通过如下施加电压来进行读取：
向所述衬底施加正电压；
向所述第一P-导电类型阱施加正电压；
向所述第二P-导电类型阱施加正电压；
向所述源极或所述漏极施加正电压；
向所述漏极或所述源极施加地电压。
6.一种对N-导电类型的可多次编程存储器单元进行编程和擦除的方法，包括：
使用热电子注入来对所述可多次编程存储器单元进行编程；以及
使用热空穴注入来对所述可多次编程存储器单元进行擦除；
其中，所述方法用于可多次编程存储器单元，该可多次编程存储器单元包括：
N-导电类型衬底；
第一P-导电类型阱和第二P-导电类型阱，位于所述N-导电类型衬底中；
N-导电类型的源极区域和漏极区域，形成在所述第一P-导电类型阱中，所述源极区域和所述漏极区域由沟道区域间隔开；
氧化物层，位于所述N-导电类型衬底之上；以及
浮置栅极，在所述沟道区域之上且在所述N-导电类型衬底中的所述第二P-导电类型阱之上延伸。
7.根据权利要求6所述的方法，其中，通过如下施加电压来对所述可多次编程存储器单元进行擦除：
向所述衬底施加地电压；
向所述第一P-导电类型阱施加所述地电压；
向所述第二P-导电类型阱施加负电压；
向所述源极或所述漏极施加正电压；
向所述漏极或所述源极，不进行连接。
8.根据权利要求7所述的方法，其中，所述可多次编程存储器单元能够通过如下施加电压来进行编程：
向所述衬底施加正电压；
向所述第一P-导电类型阱施加所述地电压；
向所述第二P-导电类型阱施加正电压；
向所述源极或所述漏极施加所述地电压；
向所述漏极或所述源极施加正电压。
9.根据权利要求8所述的方法，其中，所述可多次编程存储器单元能够通过如下施加电压来进行读取：
向所述衬底施加正电压；
向所述第一P-导电类型阱施加正电压；
向所述第二P-导电类型阱施加正电压；
向所述源极或所述漏极施加正电压；
向所述漏极或所述源极施加所述地电压。
10.根据权利要求7所述的方法，其中，所述电压的值取决于所述氧化物层的厚度。
11.一种对N-导电类型可多次编程存储器单元进行编程和擦除的方法，该可多次编程存储器单元具有：N-导电类型衬底；第一和第二P-导电类型阱，其在所述N-导电类型衬底中；N-导电类型源极区域和N-导电类型漏极区域，形成在所述第一P-导电类型阱中，所述源极区域和所述漏极区域由沟道区域间隔开；氧化物层，位于所述N-导电类型衬底之上；以及浮置栅极，在所述沟道区域之上且在所述N-导电类型衬底中的所述第二P-导电类型阱之上延伸，所述方法包括：
使用热电子注入来对所述可多次编程存储器单元进行编程；以及
通过如下施加电压来对所述可多次编程存储器单元进行擦除：
向所述衬底施加地电压；
向所述第一P-导电类型阱施加所述地电压；
向所述第二P-导电类型阱施加负电压；
向所述源极或所述漏极施加正电压；
向所述漏极或所述源极，不进行连接；
所述电压的值取决于所述氧化物层的厚度。
12.根据权利要求11所述的方法，其中，所述可多次编程存储器单元能够通过如下施加电压来进行编程：
向所述衬底施加正电压；
向所述源极施加地电压；
向所述第一P-导电类型阱施加所述地电压；
向所述第二P-导电类型阱施加正电压；
向所述源极施加所述地电压；
向所述漏极施加正电压。
13.根据权利要求12所述的方法，其中，所述可多次编程存储器单元能够通过如下施加电压来进行读取：
向所述衬底施加正电压；
向所述第一P-导电类型阱施加正电压；
向所述第二P-导电类型阱施加正电压；
向所述源极或所述漏极施加正电压；
向所述漏极或所述源极施加所述地电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/600,792 US8975685B2 (en) | 2012-08-31 | 2012-08-31 | N-channel multi-time programmable memory devices |
| US13/600,792 | 2012-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103680609A CN103680609A (zh) | 2014-03-26 |
| CN103680609B true CN103680609B (zh) | 2018-11-23 |
Family
ID=50187424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310384724.6A Active CN103680609B (zh) | 2012-08-31 | 2013-08-29 | N-沟道可多次编程存储器器件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8975685B2 (zh) |
| CN (1) | CN103680609B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9450052B1 (en) * | 2015-07-01 | 2016-09-20 | Chengdu Monolithic Power Systems Co., Ltd. | EEPROM memory cell with a coupler region and method of making the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574098A (zh) * | 2003-06-17 | 2005-02-02 | 旺宏电子股份有限公司 | 非易失性存储器的存储单元的过擦除保护 |
| CN101093726A (zh) * | 2006-06-21 | 2007-12-26 | 旺宏电子股份有限公司 | 用于扩展存储器操作裕度并减小第二位效应的方法 |
| CN101290800A (zh) * | 2007-04-17 | 2008-10-22 | 株式会社瑞萨科技 | 非易失性半导体存储器件 |
| WO2009065084A1 (en) * | 2007-11-14 | 2009-05-22 | Jonker Llc | Integrated circuit embedded with non-volatile programmable memory having variable coupling |
| US7944750B1 (en) * | 2008-10-22 | 2011-05-17 | Maxim Integrated Products, Inc. | Multi-programmable non-volatile memory cell |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953255A (en) * | 1997-12-24 | 1999-09-14 | Aplus Flash Technology, Inc. | Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance |
| US8873302B2 (en) * | 2011-10-28 | 2014-10-28 | Invensas Corporation | Common doped region with separate gate control for a logic compatible non-volatile memory cell |
-
2012
- 2012-08-31 US US13/600,792 patent/US8975685B2/en active Active
-
2013
- 2013-08-29 CN CN201310384724.6A patent/CN103680609B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574098A (zh) * | 2003-06-17 | 2005-02-02 | 旺宏电子股份有限公司 | 非易失性存储器的存储单元的过擦除保护 |
| CN101093726A (zh) * | 2006-06-21 | 2007-12-26 | 旺宏电子股份有限公司 | 用于扩展存储器操作裕度并减小第二位效应的方法 |
| CN101290800A (zh) * | 2007-04-17 | 2008-10-22 | 株式会社瑞萨科技 | 非易失性半导体存储器件 |
| WO2009065084A1 (en) * | 2007-11-14 | 2009-05-22 | Jonker Llc | Integrated circuit embedded with non-volatile programmable memory having variable coupling |
| US7944750B1 (en) * | 2008-10-22 | 2011-05-17 | Maxim Integrated Products, Inc. | Multi-programmable non-volatile memory cell |
Also Published As
| Publication number | Publication date |
|---|---|
| US8975685B2 (en) | 2015-03-10 |
| US20140063958A1 (en) | 2014-03-06 |
| CN103680609A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108206186B (zh) | 具有擦除元件的单层多晶硅非易失性存储单元结构 | |
| US7859043B2 (en) | Three-terminal single poly NMOS non-volatile memory cell | |
| US7800156B2 (en) | Asymmetric single poly NMOS non-volatile memory cell | |
| TW508811B (en) | Nonvolatile memory | |
| CN107210203B (zh) | 高密度分裂栅存储器单元 | |
| CN108028061A (zh) | 非易失性存储器的非对称传输场效应晶体管 | |
| US8999785B2 (en) | Flash-to-ROM conversion | |
| CN103311252A (zh) | 具有可编程可擦除的单一多晶硅层非易失性存储器 | |
| US9368209B2 (en) | Embedded non-volatile memory with single polysilicon layer memory cells programmable through channel hot electrons and erasable through fowler-nordheim tunneling | |
| US10468425B2 (en) | Embedded non-volatile memory with single polysilicon layer memory cells erasable through band to band tunneling induced hot electron and programmable through Fowler-Nordheim tunneling | |
| US9368506B2 (en) | Integrated circuits and methods for operating integrated circuits with non-volatile memory | |
| CN101562184B (zh) | 具有晶体管及电容的单栅极非易失存储单元及其制造方法 | |
| US7710787B2 (en) | Method of erasing an EEPROM device | |
| CN103680609B (zh) | N-沟道可多次编程存储器器件 | |
| CN101562183B (zh) | 具有晶体管及电容的单栅极非易失存储单元及其制造方法 | |
| US7633115B2 (en) | Electrically erasable programmable read only memory (EEPROM) cell | |
| CN100483690C (zh) | 制造双层多晶硅可改写非易失性存储器的方法 | |
| US20140209988A1 (en) | Nonvolatile memory bitcell | |
| TWI624033B (zh) | 具有單一層閘極的非揮發性記憶體裝置、操作其之方法以及其之記憶體單元陣列 | |
| CN104157651B (zh) | 具可编程可抹除的单一多晶硅层非挥发性存储器 | |
| US11856769B2 (en) | Semiconductor device with single poly non-volatile memory device and manufacturing method | |
| CN103579247B (zh) | 一种非易失性内存及其操作方法、制作方法 | |
| TWI393256B (zh) | 使用單-多晶p快閃技術之非揮發性記憶體解決方案 | |
| CN106847889A (zh) | 一种基区电压可调的垂直npn双极型晶体管及其制造方法 | |
| KR20060127305A (ko) | 플래시 메모리 소자의 고전압 트랜지스터 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |