CN100353529C

CN100353529C - 识别程序化及抹除存储单元中的逻辑信息的方法

Info

Publication number: CN100353529C
Application number: CNB2005100747909A
Authority: CN
Inventors: 吴昭谊; 李明修; 徐子轩
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2004-06-23
Filing date: 2005-06-03
Publication date: 2007-12-05
Anticipated expiration: 2025-06-03
Also published as: US20100290293A1; US20080084762A1; US7773430B2; US7139200B2; US20090101966A1; US7495967B2; CN1713372A; TW200601339A; US20050286312A1; TWI297499B

Abstract

一种于存储单元中识别逻辑信息的方法，尤其是一种单边读取架构的通过热空穴注入氮化物电子储存层以程序化(programming by hot hole injectionnitride electron storage，PHINES)存储单元。此方法包括以下步骤：通过增加一局部临界电压至一特定值以抹除PHINES存储单元的第一储存电荷区和第二储存电荷区；通过热空穴注入以程序化PHINES存储单元的第一储存电荷区和第二储存电荷区中至少其中一个储存电荷区；通过测量第一储存电荷区和第二储存电荷区之一的输出电流，以读取PHINES存储单元的逻辑状态。其中，第一储存电荷区和第二储存电荷区中储存不同的热空穴量之间的作用造成不同的输出电流量，以使PHINES存储单元的逻辑状态可通过单边读取架构判断。

Description

识别程序化及抹除存储单元中的逻辑信息的方法

技术领域

本发明涉及通过单边读取架构识别程序化和抹除存储单元中的逻辑信息的方法，特别是涉及通过单边读取架构识别热空穴注入氮化物电子储存层以程序化(PHINES)的存储单元的识别逻辑信息的方法。

背景技术

非挥发性存储器具有当电源移除时，所储存的信息不会遗失的优点，现今已广泛被使用。非挥发性半导体存储器，比如只读存储器(read only memory，ROM)、可程序化只读存储器(programmable read only memory，PROM)、可抹除可程序化只读存储器(erasable programmable read only memory，EPROM)、电子式可抹除可程序化只读存储器(electrical erasable programmable read onlymemory，EEPROM)以及快闪可抹除可程序化只读存储器(Flash EEPROM)都被用于各种不同用途上。

半导体EEPROM装置比非挥发性半导体存储器装置牵涉到更复杂的程序和测试步骤，但却有可以电性储存和移除数据的优点。在电路中使用EEPROM，使得于电路中(in-circuit)的抹除以及装置的再程序化的动作可以实现。氮化物只读存储器(nitride read only memory，NROM)是另一种结构的EEPROM存储器，该存储器具有工艺简单的优点。若NROM装置正处在程序化状态下(储存数据至装置内)，则一电荷被注入并且陷获于电荷陷入层中。NROM的重要特征之一是，配合逆向读取的方式，一个NROM存储单元能储存双位的数据。陷入层的两端可以被程序化以及抹除，如同两个单独的位一样。NROM使用一氮化物陷入储存存储单元结构、热电子程序化以提高局部的临界电压，以及通过热空穴注入抹除以降低局部的临界电压。

一种名为通过热空穴注入氮化物电子储存层以程序化(programming byhot hole injection nitride electron storage，PHINES)的新的闪存存储单元最近被提出。PHINES存储单元与NROM存储单元的结构相似。PHINES使用一氮化物陷入储存存储单元结构、FN(Fowler-Nordheim)抹除以提高临界电压，以及通过热空穴注入程序化以降低局部的临界电压。配合逆向读取的方式，一个PHINES存储单元一样能储存双位的数据。

图1绘示一传统双位PHINES存储单元的剖面图。PHINES存储单元包括一基体12(一般为P型基体)、一源极14、一漏极16及两个埋入式PN结。源极14及漏极16由通道分隔之。左PN结在源极14和基体12之间，而右PN结在漏极16和基体12之间。通道上方为一氧化物-氮化物-氧化物(ONO)堆栈层17，此堆栈层17包括一二氧化硅层20、一氮化硅层19以及一二氧化硅层20。而且一控制栅极22于ONO堆栈17上形成。在通道上方的二氧化硅层1 8作为一电性隔离层。氮化硅层19的作用为一陷入储存层。二氧化硅层20用以电性分隔氮化硅层19和控制栅极22。PHINES存储单元能储存双位的数据。而虚线圆24和26分别代表一左位(L-bit)和一右位(R-bit)。在PHINES存储单元中，氮化硅层19作为记忆保留层。

图2A绘示传统的左位和右位处于抹除状态下的示意图。图2B绘示传统左位为程序化状态而右位为抹除状态下的示意图。如图2A所示，在程序化PHINES存储单元之前，左位以及右位需要借着FN电子注入而被抹除，以达到高临界电压状态。如图2B所示，当右位仍为抹除状态时，左位通过热空穴注入来程序化，此乃通过边缘带对带(band-to-band)热空穴注入以降低局部临界电压来完成。因此，左位的局部临界电压会低于右位的局部临界电压。

图3A至3H中绘示传统PHINES存储单元的抹除状态、程序化状态、读取状态以及相关的双位逻辑信息。图3A和3E中，左位和右位都处于抹除状态。图3B和3F中，左位处于程序化状态，而右位处于抹除状态。图3C和3G中，左位处于抹除状态而右位处于程序化状态。图3D和3H中，左位和右位都处于程序化状态。

如图3A所示，在一选择电位作用于控制栅极后，通过电子注入使得左位和右位处于抹除状态，并且使电子陷获于氮化硅层19内。为了反方向地读取PHINES存储单元的右位，一选择读取电压(read voltage)Vread以及一栅极电压(gate voltage)Vg分别作用于源极14以及控制栅极22上。如图3A所示，因为电子陷获于氮化硅层19中，右位的逻辑信息为“0”。

图3A至3D中，读取电压Vread作用于源极14上用以反方向地读取右位的逻辑信息。图3E至3H中，读取电压Vread作用于漏极16，用以反方向地读取左位的逻辑信息。需注意的是，在反方向读取时，必须维持较宽的空乏区。所以，读取电压Vread应该要够大，以产生一个适当的空乏区(图3A至3D中的区域32、图3E至3H的区域34)，藉以遮蔽靠近施加以读取电压的电极(图3A至3D中的源极14；图3E至3H的漏极16)的位的状态。

当反方向读取时，右位的逻辑信息是根据电子陷获于右位的状况来判断，与左位的状态无关。因此，图3A和图3B显示右位的逻辑信息为“0”；而图3C和图3D显示右位的逻辑信息为“1”。相同的，图3E和图3G显示左位的逻辑信息为“0”；而图3F和图3H显示左位的逻辑信息为“1”。因此，双位PHINES存储单元的逻辑信息组合为“0和0”、“0和1”、“1和0”以及“1和1”。

然而，反方向读取PHINES存储单元有一些缺点，比如第二位效应(2nd-bit effect)(反方向读取时，需要施加较高的电压)，因此限制了感测窗口(sensing window)和小型化能力(scaling ability)，再加上空穴促进(hole-enhance)局部漏极诱使能障降低(drain induced barrier lowing，DIBL)效应，如图4所示。

图4表示了PHINES存储单元的空穴促进局部-DIBL效应。假设当右位未程序化而只有左位经由热空穴注入被程序化。曲线(I)表示左位的临界电压Vt和程序化时间的关系图。曲线(II)表示右位的临界电压Vt和程序化时间的关系图。虽然只有左位被热空穴程序化，但是当左位的临界电压Vt从V1(图4中的V1)降到V22时，右位的临界电压Vt从V1(图4中的V1)降到V12。这样的情况即是所谓的“空穴促进局部DIBL效应”，会限制操作窗口的范围。

发明内容

有鉴于此，本发明的目的就是在提供一种于程序化和抹除存储单元中识别逻辑信息的方法，且特别是单边读取架构的通过热空穴注入氮化物电子储存层以程序化的存储单元，因此可利用第二位效应和空穴促进局部DIBL效应来控制操作窗口及提升程序化效率。

根据本发明的目的，提出一种通过热空穴注入氮化物电子储存层以程序化(programming by hot hole injection nitride electron storage，PHINES)存储单元中读取逻辑信息的方法，PHINES存储单元具有一第一电极、一第一储存电荷区、一第二电极、一第二储存电荷区，两电极之间有一通道，并且具有一位于通道上方的栅极，一ONO栅极电介质层将通道与栅极分隔开，方法包括下列步骤。首先，抹除第一储存电荷区以及第二储存电荷区使得一临界电压到达一特定值。然后，测量PHINES存储单元的第一电极以及第二电极二者之一的一输出电流。接着，分析输出电流，并且通过输出电流量以识别多个存储单元状态，其中每一个状态代表PHINES存储单元逻辑信息控制2的X次方的状态可以实现X位的存储器，X为正整数。

为让本发明的上述目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。

附图说明

图1为一传统双位PHINES存储单元的剖面图。

图2A绘示传统的左位和右位处于抹除状态下的示意图。

图2B绘示传统的左位为程序化状态，而右位为抹除状态下的示意图。

图3A至3H绘示传统PHINES存储单元的抹除状态、程序化状态、读取状态以及相关的双位逻辑信息。

图4说明了PHINES存储单元的空穴促进DIBL效应。

图5A至5D绘示依照本发明的第一实施例的PHINES存储单元的抹除状态、程序化状态和读取状态以及相关的双位逻辑信息。

图6描绘当执行抹除PHINES存储单元的步骤时，临界电压和抹除时间的关系图。

图7描绘当执行程序化PHINES存储单元的步骤时，临界电压和程序化时间的关系图。

图8A至8D绘示乃依照本发明的第二实施例的PHINES存储单元的抹除状态、程序化状态和读取状态以及相关的双位逻辑信息。

简单符号说明

12：基体

14：源极

16：漏极

17：二氧化氮堆栈

18：二氧化硅层

19：氮化硅层

20：二氧化硅层

22：控制栅极

24：左位

26：右位

32、34：空乏区

具体实施方式

于本发明中，单边读取架构使用于识别程序化和抹除存储单元中的逻辑信息，特别是通过热空穴注入氮化物电子储存层以程序化的存储单元。依照本发明一优选实施例，PHINES存储单元可以单边程序化(程序化一储存电荷区)或是双边程序化(程序化双储存电荷区)。第一储存电荷区和第二储存电荷区中储存不同的热空穴量造成不同的输出电流量。通过不同的输出电流量，可以判断PHINES存储单元的逻辑状态，并可应用于多位的操作。

于本发明的第一实施例中，以具有单边热空穴程序的PHINES存储单元来说明单边读取架构。于本发明的第二实施例中，以具有双边热空穴程序的PHINES存储单元来说明单边读取架构。

单边热空穴程序化和单边读取架构

图5A至5D绘示依照本发明的第一实施例的PHINES存储单元的抹除状态、程序化状态和读取状态以及相关的双位逻辑信息。并请参照图1的PHINES存储单元结构。

PHINES存储单元包括一基体12(代表性为P型基体)、由通道分隔的一源极14及一漏极16，以及两个埋入(buried)的PN结。左PN结位于源极14和基体12之间，而右PN结在漏极16和基体12之间。通道上方为一二氧化氮堆栈层17，此堆栈层17包括一二氧化硅层20、一氮化硅层19以及一二氧化硅层18。而且一控制栅极22于二氧化氮堆栈17上形成。在通道上方的二氧化硅层18形成一电性隔离层。氮化硅层19的作用如同一陷入储存层，氮化硅层19具有一第一储存电荷区19A及一第二储存电荷区19B。二氧化硅层20用以电性分隔氮化硅层19和控制栅极22。图5A至图5D中呈现单边读取及单边程序化的操作，并以储存四个逻辑状态(双位)为例子。在PHINES存储单元中，氮化硅层19用以陷入热空穴和热电子以及作为记忆保留层。

如图5A中所示，在程序化PHINES存储单元之前，左储存电荷区19A和右储存电荷区19B需要借着FN电子注入被抹除。比如：在抹除步骤中，将源极14以及漏极16接地，并将一抹除电压施加于控制栅极22上。若是施加一负抹除电压，则电子会从控制栅极22被注入至氮化硅层19。而若是施加一正抹除电压，则电子会从基体12注入至氮化硅层19中。如图6所示，在抹除状态期间，临界电压随着抹除时间而增加。在完成左储存电荷区19A和右储存电荷区19B的抹除后，电压升高到一最高值V1。

如图5B至5D中所示，假设一热空穴是经由左PN结被注入左储存电荷区19A的氮化硅层19。比如：在程序化步骤中，一选定的程序化电压以与栅极电压分别施加于源极14以及控制栅极22。在这期间，电压随着程序化时间的增加而降低，如图7所示。在图7中，T为程序化步骤中的脉冲宽度。

本发明中，单边读取架构用以识别PHINES存储单元的逻辑信息。依照本发明的第一实施例，假设施加一读取电压于漏极16，用以读取PHINES存储单元的逻辑状态。因为左储存电荷区19A和右储存电荷区19B中储存不同的热空穴量，因此此双储存电荷区上储存电荷的交互作用造成PHINES存储单元的不同的临界电压Vt。借着测量漏极16的输出电流(lout)，可以正确地判断PHINES存储单元的多位的逻辑状态。于图5A至5D的临界电压Vt的大小关系为Vl＞V2＞V3＞V4(输出电流lout为l1＜l2＜l3＜l4)，并且根据不同的输出电流量，PHINES存储单元的逻辑信息可以判断为“00”(图5A中)、“01”(图5B)、“10”(图5C)以及“11”(图5D)。

双边热空穴程序化和单边读取架构

图8A至8D绘示乃依照本发明的第二实施例的PHINES存储单元的抹除状态、程序化状态和读取状态以及双位相关的逻辑信息。假设一读取电压施加于漏极16，用以读取PHINES存储单元的逻辑信息。

如图8A中所示，PHINES存储单元的左储存电荷区19A’和右储存电荷区19B’于进行程序化步骤之前被抹除。在抹除步骤期间，临界电压Vt随着抹除时间增加而增加，而且曲线的趋势与图6中呈现的曲线相似。在左储存电荷区19A’和右储存电荷区19B’的抹除动作完成后，临界电压Vt的值升高到一特定值V1。

图8B至8D中，左储存电荷区19A’和右储存电荷区19B’通过热空穴注入而程序化。电压随着程序化时间的增加而减少

如图8B中所示，两个单位的热空穴分别被注入左储存电荷区19A’和右储存电荷区19B’的氮化硅19中，而且临界电压Vt为V2’且输出电流(lout)为I2’。

如图8C中所示，四个单位的热空穴分别被注入左储存电荷区19A’和右储存电荷区19B’的氮化硅层19中，且临界电压Vt为V3’以及输出电流(Iout)为I3’。

如图8D中所示，六个单元的热空穴分别被注入左储存电荷区19A’和右储存电荷区19B’的氮化硅层19中，且临界电压Vt为V4’以及输出电流(Iout)为I4’。

由于双储存电荷区上储存电荷的交互作用，可使临界电压达到不同的值，而得以通过单边读取以识别逻辑信息。借着测量存储单元单侧的输出电流可以正确地判断逻辑信息。图8A至8D中，临界电压Vt的大小关系为V1’＞V2’＞V3’＞V4’(输出电流lout：I1’＜I2’＜I3’＜I4’)，因此PHINES存储单元可以判断为“00”(图8A)、“01”(图8B)、“10”(图8C)以及“11”(图8D)。

不同于反向读取PHINES存储单元中的逻辑信息的作法(先前技术中所描述者)，本发明中于单边读取架构中所选择的读取电压较反方向读取架构为小。而且，于单边读取架构中，读取电压Vread的选择亦较反向读取架构更有弹性。另一方面，本发明的方法可以减少第二位效应所产生的限制(不需使用较高的读取电压的要求以减少反向读取方法的交互作用)。借着使用于单边读取方法中的较小的读取电压，可以延长PHINES存储单元的操作年限。此外，本发明的单边读取架构可减少孔促进局部DIBL效应的限制，并可控制操作窗口。

因此，当然地，可以了解的是，本发明的方法还可以使用于多阶层存储单元(multi-level cell，MLC)操作的应用上，用以识别MLC存储单元的逻辑信息。举例来说，若每一个存储单元有三个位，ML PHINES存储单元可以通过单边读取架构判断出8个逻辑状态(“0，0，0”、“0，0，1”、“0，1，0”、“0，1，1”、“1，0，0”、“1，0，1”、“1，1，0”以及“1，1，1”)。当每一个存储单元具有四个位时，则有16个逻辑状态。而当存储单元具有X个位时(X大于等于1且X为一整数)时，则有2的X次方个逻辑状态。

虽然以PHINES存储单元为实施例已描述于本发明中，但是可以了解的是，本发明的此单边读取方法亦可用于其它类型的存储单元的应用上。因此，于存储单元中，借着单边读取以识别逻辑信息的方法包括：

抹除存储单元的第一储存电荷区和第二储存电荷区(通过电子注入/热空穴注入)；

程序化存储单元的第一储存电荷区和第二储存电荷区中至少一个储存电荷区(通过孔注入/电子注入)；以及

借着测量第一储存电荷区和第二储存电荷区中至少一个储存电荷区的输出电流以读取存储单元的逻辑状态，其中第一储存电荷区和第二储存电荷区中不同的电荷储存量之间的作用，会造成不同的输出电流量，因此可通过单边读取架构判断存储单元的逻辑状态。

综上所述，虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims

1.一种用于通过热空穴注入氮化物电子储存层以程序化存储单元的读取逻辑信息的方法，该通过热空穴注入氮化物电子储存层以程序化存储单元简称为PHINES存储单元，其具有一第一电极、一第一储存电荷区、一第二电极、一第二储存电荷区，该两电极之间有一通道，并且具有一位于该通道上方的栅极，一ONO栅极电介质层将该通道与该栅极分隔开，该方法包括：

抹除该第一储存电荷区以及该第二储存电荷区使得一临界电压到达一特定值；

测量该PHINES存储单元的该第一电极以及该第二电极二者之一的一输出电流；以及

分析该输出电流，并且通过该输出电流量以识别多个存储单元状态，其中每一个状态代表PHINES存储单元逻辑信息控制2的X次方的状态可以实现X位的存储器，X为正整数。

2.一种用于通过单边读取的PHINES存储单元的识别逻辑信息的方法，其中，该PHINES存储单元有一第一储存电荷区以及一第二储存电荷区，该两储存电荷区之间有一通道，并且具有位于该通道上方的一栅极，一ONO栅极电介质层将该通道与该栅极分隔开，该方法包括：

通过增加一局部临界电压达到一特定值以抹除该第一储存电荷区以及该第二储存电荷区；

通过热空穴注入将PHINES存储单元的该第一储存电荷区以及该第二储存电荷区中至少一个储存电荷区程序化；以及

通过测量该第一储存电荷区以及该第二储存电荷区其中之一的一输出电流以读取PHINES存储单元的一逻辑状态；

其中，该第一储存电荷区以及该第二储存电荷区中储存不同的热空穴量之间的作用，使得该输出电流量的大小不同，该PHINES存储单元的该逻辑状态是通过单边读取架构来判断。

3.如权利要求2所述的方法，其中通过将选定的电位的施加于该PHINES存储单元的该栅极上、该第一储存电荷区、该第二储存电荷区以及一基体上，以将该第一储存电荷区以及该第二储存电荷区抹除。

4.如权利要求3所述的方法，其中该第一储存电荷区和该第二储存电荷区通过FN电子注入技术抹除。

5.如权利要求2所述的方法，其中该第二储存电荷区经由热空穴注入而程序化，而该第一储存电荷区维持非程序化状态。

6.如权利要求2所述的方法，其中该第一储存电荷区以及该第二储存电荷区经由热空穴注入而程序化。

7.一种用于通过热空穴注入氮化物电子储存层以程序化存储单元的读取逻辑信息的方法，该通过热空穴注入氮化物电子储存层以程序化存储单元简称为PHINES存储单元，其具有一第一储存电荷区、一第二储存电荷区，该两储存电荷区之间有一通道，并且具有一位于该通道上方的栅极，一ONO栅极电介质层将该通道与该栅极分隔开，该方法包括：

抹除该第一储存电荷区以及该第二储存电荷区以使电子注入第一储存电荷区以及第二储存电荷区；

通过将一栅极电压施加于该栅极以及将一程序化电压施加于该储存电荷区以将PHINES存储单元的该第一储存电荷区以及该第二储存电荷区中至少一个储存电荷区程序化；以及

通过将该栅极电压施加于该栅极上，以及将一读取电压施加于该储存电荷区，以测量该第一储存电荷区以及该第二储存电荷区其中之一的一输出电流，以读取该PHINES存储单元的一逻辑状态。

8.如权利要求7所述的方法，其中该第一储存电荷区经由热空穴注入而程序化，并且该第二储存电荷区维持非程序化状态。

9.如权利要求7所述的方法，其中该第二储存电荷区经由热空穴注入而程序化，第一储存电荷区维持非程序化状态。

10.一种用于通过单边读取通过热空穴注入氮化物电子储存层以程序化存储单元的识别逻辑信息的方法，其中，该通过热空穴注入氮化物电子储存层以程序化存储单元简称PHINES存储单元，其具有N位，N为一整数，当N等于1时，该PHINES存储单元有两个临界电压位准，若N等于2，则有四个临界电压位准，当N等于3时，则有八个临界电压位准，若N等于X，X大于等于1，且X为一整数，则有2的X次方个临界电压位准，该方法包括：

通过增加一局部临界电压达到一特定值以抹除每一存储单元的N位；

通过热空穴注入程序化至少该PHINES存储单元的其中的一个储存电荷区；以及

通过测量该储存电荷区之中的一个储存电荷区的一输出电流以读取该PHINES存储单元的一逻辑状态；

其中，该储存电荷区中所储存的不同的热空穴量之间的作用，使得有该输出电流量的大小不同，并且该PHINES存储单元的该逻辑状态是通过单边读取架构判断。