CN101325180B - 擦除非易失性存储器元件时用于自我收敛的装置和方法 - Google Patents

擦除非易失性存储器元件时用于自我收敛的装置和方法 Download PDF

Info

Publication number
CN101325180B
CN101325180B CN2008101007017A CN200810100701A CN101325180B CN 101325180 B CN101325180 B CN 101325180B CN 2008101007017 A CN2008101007017 A CN 2008101007017A CN 200810100701 A CN200810100701 A CN 200810100701A CN 101325180 B CN101325180 B CN 101325180B
Authority
CN
China
Prior art keywords
dielectric layer
layer
thickness
floating gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101007017A
Other languages
English (en)
Other versions
CN101325180A (zh
Inventor
易成名
吴祝菁
陈辉煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101325180A publication Critical patent/CN101325180A/zh
Application granted granted Critical
Publication of CN101325180B publication Critical patent/CN101325180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种在非易失性存储单元中用以修正一过度擦除状态的装置和方法，一非易失性存储器元件实现在正常擦除周期中的自我收敛，经由物理外观的控制，例如，在该栅极结构以及整个栅极结构中介电层的厚度、宽度、面积等。自我收敛也可以在正常擦除周期中通过在该擦除周期中急速增加施加至该控制栅极的擦除电压而更显著。

Description

擦除非易失性存储器元件时用于自我收敛的装置和方法
技术领域
本发明涉及一种非易失性存储器元件，更具体的说，涉及一种在非易失性存储单元中用以修正一过度擦除状态的装置和方法。
背景技术
非易失性存储器元件，例如，闪存元件，包含许多的能够被编程和擦除的存储单元。每一个存储单元通常代表一个位的信息，且数个存储单元通常被安排成字符，其中每一个字符包含一个特定数目的位。每一存储单元通常包含一或多个晶体管。为了减少整个非易失性存储器电路的大小，单一晶体管存储单元是较常被使用的。浮动栅极结构就是一种广为人知的单一晶体管存储单元形态，常被用于传统非易失性存储元件中，就被称为一浮动栅极晶体管。
在包含一存储单元，例如为浮动栅极晶体管的一快闪存储单元中执行有三种操作。这些操作包含读取、写入和擦除。该写入操作也可以被当成是一种编程操作。通常一非易失性存储元件，例如，一快闪存储元件，被以指令或程序代码擦除再进行编程。在操作过程中，该程序代码被一装置，例如是一处理器，所存取和读取。对存储单元，例如为浮动栅极晶体管组成该快闪存储单元的各部分，例如，该控制栅极，源极，漏极，以及衬底，施加适当的电压，可以对该存储单元进行读取、写入以及擦除。
编程一存储单元，例如，通过施加一相对高的编程电压至该控制栅极，以及一较低电压至该漏极。例如，传统的元件在编程的过程中，通常使用一9至10伏特的控制栅极电压，以及一5伏特的漏极电压。该源极电压通常维持在接地电位或0伏特。该编程电压被组态以产生在该漏极和源极之间一相对高的电压势能，其导致电子由源极至漏极流经在衬底上连接两者的沟道。此外，该相对高的电压施加至该控制栅极，以提升该浮动栅极的电压势能，该浮动栅极系位于该控制栅极的下方以及该沟道的上方。该浮动栅极通常与衬底之间隔绝有一介电层。同样地，该浮动栅极也与该控制栅极之间隔绝有一介电层。在该浮动栅极产生的高电压势能吸引电子流经该沟道，导致该些电子「隧穿」分隔该浮动栅极和该沟道的介电层。这个效应通常被称为热载子注射。
一成功的编程操作会导致注射足够的电子进到该浮动栅极以达成该快闪存储单元一理想的阈值电压(threshold voltage，Vt)。该阈值电压就是在一读取操作中，施加至控制栅极导致该沟道导通的电压。
在移除该编程电压之后，该注射电子被捕捉在该浮动栅极内，产生一在读取时必须加以克服的负电压。该注射电子需要被克服负效应的阈值电压范例值是4伏特，然而，该阈值电压会因不同的实施而变化。此外，如下所描述，该阈值电压会因工艺的变化而改变。
一存储单元的读取是通过施加一读取电压至该控制栅极，施加一较低的电压至该漏极，以及将该源极接地。例如，一5伏特的电压施加至该控制栅极，以及一1伏特的电压施加至该漏极。检测在该位线上的电流以决定该存储单元是否被编程。假如该存储单元是被编程，则该阈值电压是相对的高，例如4伏特，则该位线的电流接近于0安培。假如该存储单元是没有被编程，则该阈值电压是相对的低，例如2伏特，则施加至该控制栅极的该读取电压将会形成沟道以及该位线的电流会相对的高。
一存储单元的擦除是通过施加一高电压至该源极，施加一较低电压至该控制栅极，以及允许该漏极为浮接。例如，一16伏特的电压施加至该源极，当该控制栅极接至接地端，或是一较低的电压，例如是5伏特，可以施加至该源极，当一负电压，例如是-10伏特，可以施加至该控制栅极。这导致注射至该浮动栅极的电子进行一弗若诺得汉(Fowler-Nordheim，FN)效应，由该浮动栅极隧穿通过分隔该浮动栅极和该沟道的介电层而至源极。此外，该沟道的擦除是通过使该漏极和该源极浮接，以及施加一擦除电压至该控制栅极。
一传统非易失性存储元件的问题是，在制造过程中的变异性导致在一些存储单元可以充分被擦除之前，另一些存储单元已经被过度擦除了。在过度擦除的存储单元中，该浮动栅极有一非常低的负电荷，甚或是一正电荷。一过度擦除存储单元可以被当成是一空乏型晶体管，其无法以正常的操作电压加以关闭。因此，一过度擦除的存储单元会有伴随的漏电流，该漏电流不仅会妨碍该过度擦除存储单元的正确读取，同时也会影响到其它存储单元连接至相同位线的正确读取。
传统非易失性存储元件采用许多的技术以修正过度擦除存储单元。例如，一些元件采用软编程的步骤，然而，软编程以及其它传统的方法可能是没有效率的，因为这些方法会额外的增加电路，以及会显著的增加擦除周期所需要的时间。因此，这些传统的方法可能不足以实施在一些需要快速擦除周期以及较低复杂度的应用上。
发明内容
有鉴于此，本发明的主要目的在于提供一种在非易失性存储单元中用以修正一过度擦除状态的装置和方法，一非易失性存储器元件实现在正常擦除周期中的自我收敛，经由物理外观的控制，例如，在该栅极结构以及整个栅极结构中介电层的厚度，宽度，面积等。
自我收敛也可以在正常擦除周期中被施加，通过在该擦除周期中拉升施加至该控制栅极的擦除电压。
本发明的这些和其它目的，特征，和实施例，会在下列实施方式的章节中被描述。
附图说明
本发明的特征，目的，以及实施例将会伴随所附的图式来加以描述，其中：
图1是依据一实施例，描述一非易失性存储单元的图式；
图2是在一擦除周期中，描述施加至图1每一存储单元的各种不同电压波形时序图；
图3是依据一实施例，描述如何控制图1中的存储单元的介电层电流以达成在一个选定的阈值电压的自我收敛；
图4描述采用图3中所描述的步骤所达成的自我收敛的效果；以及
图5描述一范例低阈值电压分布和高阈值电压分布。
【主要元件符号说明】
100：存储单元
102：控制栅极
104：电荷储存结构
106：源极区域(S)
108：漏极区域(D)
110：沟道区域
112：阱
114：P型阱连接区域(PW)
116、120：介电层
118：硅晶衬底
502：擦除阈值电压分布
504：编程阈值电压分布
具体实施方式
图1描述在一非易失性存储元件中，一存储单元100，例如为浮动栅极晶体管。如图所示，存储单元100，例如为浮动栅极晶体管包含一堆栈栅极组态于一硅衬底118之上。该堆栈栅极组态包含一控制栅极102堆栈在电荷储存结构104之上，例如为浮动栅极，其在置于该硅衬底118之上。该栅极102和104通常由多晶硅材料所构成，而且由介电层116和120所分隔。层120用以分隔浮动栅极104与衬底118，可以是一氧化层，然而层116用以分隔浮动栅及104与控制栅极102，可以形成一介电堆栈结构，例如一氧化物-氮化物-氧化物(ONO)层。
在硅衬底118的一阱112中，形成一漏极区域(D)108，以及一源极区域(S)106。可以知道的是该漏极区域108和该源极区域106的掺杂型态与阱112相反。例如，假如漏极108和源极106是N型区域，则阱112是一P型区域。在三阱的结构中，一第二阱围绕着阱112同时也被包含在硅衬底118中。在浮动栅极104底下的硅衬底118区域，被称为该沟道区域，或是沟道110。如同许多传统的元件，浮动栅极晶体管100是形成在P型衬底或是P型阱112上方，以及源极和漏极区域是N型区域。浮动栅极晶体管100也包含一P型阱连接区域(PW)114。
图1描述许多不同的导线被组态以不同的电压与浮动栅极晶体管100连接。该些电压被标示为Vpw，Vs，Vcg，以及Vd。
在此描述的系统和方法中，一种被称为自我收敛的步骤可以在擦除周期中被使用，以修正存储单元100的过度擦除状态。在一自我收敛擦除的步骤中，因过度擦除而使正电荷留在浮动栅极104的情况，可以被消除，通过增加在源极106和漏极108之间沟道110的横向电场，同时在浮动栅极104产生一垂直的瞬时电场。在浮动栅极104产生的垂直电场，协助热载子以注入该浮动栅极104，其中该热载子是通过源极106和漏极108之间的横向电场所产生。
该步骤就是自我修正，因为该过度擦除修正效应会在浮动栅极104没有被过度擦除时较为轻微，而在浮动栅极104被过度擦除时较为强烈。这是因为留在该浮动栅极104上的电荷影响在浮动栅极104上产生的净瞬时垂直电场。因此，一没有被过度擦除的存储单元100将不会产生一很强的瞬时垂直电场，以及该修正将会很轻微。相反地，当一存储单元100已经被过度擦除，该瞬时垂直电场将会较强烈，以及该修正效果也会较明显。在此描述的该自我修正的步骤被称为自我收敛，因为全部的存储单元都自动地收敛到一正阈值电压，而且只增加少许的时间。此外，没有需要或只需要很少的额外电路以产生该自我收敛的效果。
图2是一时序图，用以描述在一自我收敛擦除周期中，施加至该浮动栅极晶体管100，各种不同电压的信号波形和频率。如图所示，图2的时序图被区分为一擦除周期(te)，和一自我收敛周期(tSC)。在该自我收敛周期中(tSC)，必须控制该漏极电压(Vd)和该源极电压(Vs)，以产生在源极106和漏极108间的一横向瞬时电场。此外，在该自我收敛周期中(tSC)，必须控制该栅极电压(Vcg)以在浮动栅极104上产生一瞬时垂直电场，当源极106和漏极108间的该横向电场已经存在。
如图所示，该擦除周期(te)开始于时间t0，同时Vd，Vs，以及Vpw切换至一高电压，当时Vcg切换至一负电压。这些电压在整个擦除周期(te)中持续维持在相同位准，直到该周期终点，时间t1。时间t1是自我收敛周期(tSC)的起点。在时间t1之后的时间t2，Vd切换至0伏特，此时Vs维持在一高电压。这产生源极106相对漏极108一电位差，其在沟道区域110中产生一横向电场。
在时间t2之后的时间t3，Vcg切换至0伏特。这在浮动栅极104上产生一瞬时垂直电压/场，当时在该沟道区域110中存在该横向电场。该垂直电场协助热载子由沟道区域110被注入到该浮动栅极104，其中该热载子是由该横向电场所产生。这导致以上所描述的该过度擦除修正。此外，这个修正是自我收敛，因为该存储单元的阈值电压值会被自动地收敛至一非零的正值。
图2中所描述的每一电压都必须回复到最初的值，相对于一传统的擦除周期，自我收敛周期(tSC)不需要额外时间或只需要很少的额外时间。
在实际上，是很难有效地控制该瞬时反应，以达成一适当的擦除阈值电压分布。图5是描述多个存储单元100的一编程阈值电压分布504，以及一擦除阈值电压分布502。因此，被擦除的该些存储单元有一低阈值电压值，被编程的该些存储单元有一高阈值电压值。该些存储单元的低阈值电压分布502可以被描绘成以一平均阈值电压(LVT)为中心，形成一宽度为Ed的一钟形曲线。同样地，该些存储单元的高阈值电压分布504可以被描绘成以一中位高阈值电压(HVT)为中心，形成一宽度为Pd的一钟形曲线。控制宽度Ed以防止低阈值电压分布502的扩展是很重要的。假如在该宽度的高电压端，其可以被称为低阈值电压的高边界(LVHB)，太高的话，则会很难区分靠近LVHB附近的该些存储单元是被擦除的，或是被编程的。因此，控制低阈值电压分布502的宽度Ed在很窄的范围内是很重要的。
由于在自我收敛过程(tSC)中的瞬时现象是很难控制的，并不是每次都能达成窄的低阈值电压分布。通过控制该介电层116和120的电流以平衡在擦除过程中产生的擦除电流，以达成控制该低阈值电压分布。
该介电电流可以被控制，例如，通过控制栅极和/或层结构的物理外观。该些外观可以包含厚度，宽度，面积等。该些许多的外观可以被调整以产生介电电流用来补偿在该擦除周期中所产生的电流，以确保全部的存储单元自我收敛至一确定的阈值电压(Vth)。因为该些外观可以被充分的准确度所控制，一存储单元的该擦除Vth，或LVT可以被准确的控制。这产生一窄的LVT分布。
例如，在一实施例中该介电层116是一ONO层，图3描述该ONO的电流(IONO)，以及在隧穿层120(ITUN)的电流可以被控制以达成收敛在一目标Vth。换言之，IONO和ITUN可以被控制直到两者几近相同，以克服过度擦除的问题。在图3的范例中，通过控制全部存储单元的该栅极耦合率(Gate Coupling Rate，GCR)可以达成用于自我收敛的该选定Vth，例如，通过控制该隧穿(TUN)氧化层120和ONO层116的厚度比例。在一特定实施例中，该ONO/TUN有效厚度大约等于0.8～1.4，在ONO和隧穿氧化面积大约3.0～0.8。此外，该ONO层的有效厚度大约可以小于130埃。
此外，施加至该控制栅极(Vcg)的该擦除电压，可以被组态在该擦除周期中急速拉升以协助自我收敛。换言之，通过急速拉升在该擦除周期中的Vcg，较少的电荷将会被搬离浮动栅104，其可以协助防止过度擦除。
经由控制该介电层和栅极结构的该物理外观以实现自我收敛，在擦除周期中并不需要额外的时间。因此，该方法是非常快速和有效。此外，在该擦除周期中Vcg可以急速拉升以协助自我收敛，而不需要增加擦除周期额外的时间。因为该些外观可以被充分的控制，一准确的Vth和一窄的LVT分布可以被达成。
图4描述一存储单元使用先前所描述的自我收敛补偿机制，以及一存储单元没有使用该机制的擦除后阈值电压图式。如图所示，使用自我收敛机制的该存储单元自我收敛至一正的Vth，然而没有使用该机制的该存储单元可能被过度擦除。
本发明的特定实施例已经在上面被描述，可以了解的是，该被描述的实施例仅只是用于说明的范例而已。因此，本发明应该不被限制于所描述的实施例。当然，在此所描述的本发明的范围，只能依权利要求书和以上的描述以及伴随的绘图来限制。

Claims (11)

1.一种用于制造非易失性存储装置的方法，该存储装置包含有多个存储单元，且每一存储单元包含一电荷储存结构并具有一阈值电压，其特征在于，该方法包含：
将该类存储单元中该电荷储存结构的一第一介电层的物理尺寸选择成，当有一电压被施加于该存储单元时，一旦该阈值电压几近相同于一预定值，在该第一介电层的电流值实质上相同于一第二介电层中的电流值时的尺寸，该尺寸包括物理尺寸面积、厚度或长度；以及
控制该非易失性存储装置的制造，以使该电荷储存结构中的该第一介电层具有所选定的尺寸。
2.根据权利要求1所述的方法，其特征在于，该物理尺寸是该第一介电层的厚度，或是该第一介电层的宽度，或是该第一介电层的面积，或是该第一介电层相对于该第二介电层的一厚度比例。
3.根据权利要求1所述的方法，其特征在于，该第一介电层是一氧化物-氮化物-氧化物层，该氧化物-氮化物-氧化物层介于多个存储单元中每一晶体管的一浮动栅极和一控制栅极之间。
4.根据权利要求1所述的方法，其特征在于，该第二介电层是一隧穿层，该隧穿层介于多个存储单元中每一晶体管的一浮动栅极和一衬底之间。
5.根据权利要求1所述的方法，其特征在于，该物理尺寸是该第一介电层的厚度，且该厚度小于130埃；或是该第一介电层相对于该第二介电层的一面积比例，且该面积比例是3.0至0.8；或是该第一介电层相对于该第二介电层的一厚度比例，该厚度比例是0.8至1.4；其中，该第一介电层位于晶体管的浮动栅极和控制栅极之间，该第二介电层位于晶体管的浮动栅极和衬底之间。
6.根据权利要求1所述的方法，其特征在于，该物理尺寸被选择以控制包含在多个存储单元中每一浮动栅极晶体管的栅极耦合率GCR。
7.一种非易失性存储装置，该存储装置包含有多个存储单元，且每一存储单元包含一晶体管被组态以实现一自我收敛，每一晶体管包含一栅极结构，其特征在于，该存储装置包含：
一衬底；
一控制栅极；
一电荷储存结构；
一介电层，位于该控制栅极和该电荷储存结构之间；以及
一隧穿层，位于该电荷储存结构和该衬底之间，选择至少一该介电层以及该隧穿层的物理尺寸，以控制该介电层和该隧穿层的电流，使得当一电压施加至每一晶体管时该电流在彼此之间几近相同。
8.根据权利要求7所述的非易失性存储装置，其特征在于，该介电层是一氧化物-氮化物-氧化物层。
9.根据权利要求7所述的非易失性存储装置，其特征在于，该物理尺寸是一厚度、宽度或面积，或者该物理尺寸是该介电层相对于该隧穿介电层的一厚度比例或一面积比例。
10.根据权利要求7所述的非易失性存储装置，其特征在于，该物理尺寸是该介电层的厚度，且该介电层的该厚度小于130埃；或是该介电层相对于该隧穿层的一面积比例，且该面积比例是3.0至0.8；或是该介电层相对于该隧穿层的一厚度比例，且该厚度比例是0.8至1.4。
11.根据权利要求7所述的非易失性存储装置，其特征在于，该电荷储存结构为一浮动栅极。
CN2008101007017A 2007-06-13 2008-05-16 擦除非易失性存储器元件时用于自我收敛的装置和方法 Active CN101325180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/762,677 2007-06-13
US11/762,677 US8097912B2 (en) 2007-06-13 2007-06-13 Systems and methods for self convergence during erase of a non-volatile memory device

Publications (2)

Publication Number Publication Date
CN101325180A CN101325180A (zh) 2008-12-17
CN101325180B true CN101325180B (zh) 2011-03-16

Family

ID=40131484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101007017A Active CN101325180B (zh) 2007-06-13 2008-05-16 擦除非易失性存储器元件时用于自我收敛的装置和方法

Country Status (3)

Country Link
US (1) US8097912B2 (zh)
CN (1) CN101325180B (zh)
TW (1) TWI376696B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059302B2 (en) * 2009-04-06 2015-06-16 Infineon Technologies Ag Floating gate memory device with at least partially surrounding control gate
CN109698005A (zh) * 2017-10-23 2019-04-30 亿而得微电子股份有限公司 单栅极非挥发性内存的擦除方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267194A (en) 1991-08-30 1993-11-30 Winbond Electronics Corporation Electrically erasable programmable read-only-memory cell with side-wall floating gate
US5625600A (en) 1995-05-05 1997-04-29 United Microelectronics Corporation Flash memory array with self-limiting erase
US6026026A (en) 1997-12-05 2000-02-15 Hyundai Electronics America, Inc. Self-convergence of post-erase threshold voltages in a flash memory cell using transient response
US6555865B2 (en) 2001-07-10 2003-04-29 Samsung Electronics Co. Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7068544B2 (en) * 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US7075829B2 (en) * 2001-08-30 2006-07-11 Micron Technology, Inc. Programmable memory address and decode circuits with low tunnel barrier interpoly insulators
JP5045105B2 (ja) * 2004-11-16 2012-10-10 日本電気株式会社 不揮発性半導体記憶装置，その駆動方法およびその製造方法
US7208793B2 (en) 2004-11-23 2007-04-24 Micron Technology, Inc. Scalable integrated logic and non-volatile memory

Also Published As

Publication number Publication date
CN101325180A (zh) 2008-12-17
TW200901207A (en) 2009-01-01
US20080308857A1 (en) 2008-12-18
US8097912B2 (en) 2012-01-17
TWI376696B (en) 2012-11-11

Similar Documents

Publication Publication Date Title
US6744675B1 (en) Program algorithm including soft erase for SONOS memory device
CN101582428B (zh) 一种具有电子俘获擦除状态的非易失半导体存储单元及其操作方法
CN101079426B (zh) 使用besonos元件的次栅and架构的结构及方法
US6882575B2 (en) Erasing method for non-volatile memory
US20020101765A1 (en) Flash memory device and method of erasing
US5452248A (en) Method of operating a nonvolatile semiconductor memory device
JP2000514946A (ja) 非対称電荷トラッピングを利用する不揮発性半導体メモリセル
KR20020092114A (ko) 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법
US20100091572A1 (en) 2t nor-type non-volatile memoryt cell array and method of processing data of 2t nor-type non-volatile memory
US6778442B1 (en) Method of dual cell memory device operation for improved end-of-life read margin
JP4870876B2 (ja) 不揮発性半導体メモリ装置の消去方法
US7035147B2 (en) Overerase protection of memory cells for nonvolatile memory
US7170794B2 (en) Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
JP5869139B2 (ja) 分離した消去ゲートを有するスプリットゲート型不揮発性浮遊ゲートメモリセルをプログラミングする方法
CN101325180B (zh) 擦除非易失性存储器元件时用于自我收敛的装置和方法
US6049484A (en) Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase
KR101402076B1 (ko) 비휘발성 메모리 셀의 저 전압 프로그래밍 방법과 시스템
US7554851B2 (en) Reset method of non-volatile memory
US6768683B1 (en) Low column leakage flash memory array
US6970384B2 (en) Programming method of flash memory device
US6862219B2 (en) Weak programming method of non-volatile memory
US6781885B1 (en) Method of programming a memory cell
CN108597554B (zh) 分离栅闪存的编程时序电路及方法
US20050190595A1 (en) Split-gate P-channel flash memory cell with programming by band-to-band hot electron method
JP2000307088A (ja) 電気的消去可能リードオンリメモリデバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant