CN100470678C - 多阶氮化硅只读记忆胞的程序化方法 - Google Patents
多阶氮化硅只读记忆胞的程序化方法 Download PDFInfo
- Publication number
- CN100470678C CN100470678C CNB2005100974828A CN200510097482A CN100470678C CN 100470678 C CN100470678 C CN 100470678C CN B2005100974828 A CNB2005100974828 A CN B2005100974828A CN 200510097482 A CN200510097482 A CN 200510097482A CN 100470678 C CN100470678 C CN 100470678C
- Authority
- CN
- China
- Prior art keywords
- memory cells
- data field
- nitride read
- sequencing
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 159
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 118
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000012163 sequencing technique Methods 0.000 claims description 154
- 239000004575 stone Substances 0.000 claims description 66
- 238000012360 testing method Methods 0.000 claims description 64
- 239000002784 hot electron Substances 0.000 claims description 8
- 238000009666 routine test Methods 0.000 claims 1
- 230000001174 ascending effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 18
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
一种在氮化硅只读记忆胞(nitride read-only memory cell)程序化数据区(data region)的方法。在已抹除状态下(erased state)，氮化硅只读记忆胞展示一低临界电压(threshold voltage)Vt值。要被程序化到最高临界电压Vt值的数据区，首先被程序化。氮化硅只读记忆胞中剩下的数据区，按照它们临界电压Vt值递减的次序，先后被程序化。对这样一个氮化硅只读记忆胞，即在已抹除状态下，展示一高临界电压Vt值的，其要被程序化到最低临界电压Vt值的数据区，首先被程序化，余下的数据区，按照它们临界电压Vt值递增的次序，先后被程序化。
Description
技术领域
本发明是有关于一种半导体内存程序化的方法，且特别是有关于一种多阶氮化硅只读记忆胞的程序化方法。
背景技术
非挥发性(Non-volatile)半导体内存组件是设计用以在即使没有电能的情况下，仍保持其中已程序化的信息。现今普遍采用的非挥发性半导体内存，包括有只读存储器(read-only memories，ROMs)，它在制造时就程序化用以存储固定不变的位格式，并在随后不可以再次对其程序化。可编程只读存储器(Programmable read-only memories，PROMs)是实际可编程内存组件的一种形式，它可以由可编程只读存储器编程器(PROMprogrammer)做一次的程序化。可抹除的可编程只读存储器(Erasableprogrammable read-only memories EPROMs)可以像可编程只读存储器那样的程序化，但它可以被抹除，例如，将其暴露在紫外线下，此紫外线将其所有的位都设置到一已知状态(比如，逻辑1)。可电性抹除的可编程只读存储器(Electrically erasable programmable read-only memories，EEPROMs)与可抹除的可编程只读存储器相似，除了其单个的存储位可以被电性地抹除之外。一种可电性抹除的可编程只读存储器的具体形式，即称作闪存(flash memories)的，虽然其记忆胞可单独地程序化，但它通常都是按块为单位来抹除。
氮化硅只读存储器(Nitride read-only memory，NROM)组件代表了非挥发性内存相对新颖的一种发展。(首字母缩写词“NROM”是以色列Netanya的Saifun半导体有限公司的联合商标的一部分。)这些组件将信息以局部化的捕陷电荷(trapped charges)的形式而存储。某些氮化硅只读存储器组件可以在每个记忆胞存储多个位。按照一典型的实施，电荷可以存储在一氮化硅层的两个区域，此两个区域构成典型的氮化硅只读记忆胞的一部分。此外，一多位的氮化硅只读记忆胞可以由一单个的晶体管而构成，由此获得的氮化硅只读存储器数组的密度，比其它非挥发性内存的密度要高，这些其它的非挥发性内存则是由许多其它的方式而获得。
一氮化硅只读存储器组件，例如一氮化硅只读记忆胞，通常是通过对其终端施加程序化的电压而程序化。程序化电压具有将电荷注入到氮化硅只读存储器组件的电荷捕陷(charge-trapping)层的作用，并由此修改了其中的临界电压Vt。一些氮化硅只读存储器组件在其电荷捕陷层有两个数据区域，通过修改靠近氮化硅只读记忆胞的源极或汲极的一局部化区域的临界电压Vt值，此两个数据区域可以存储各自独立的数据值。当临界电压Vt可以呈现两个可区别的值时，每个数据区域就可以存储一位的信息。
一氮化硅只读记忆胞中两个数据区域之间可能存在一些不可避免的数据干扰。因此，对一数据区的程序化可能影响到对同一记忆胞中另一数据区的程序化，有一相关现象被称作为“第二位作用”(second-biteffect)。此“第二位作用”会减低氮化硅只读存储器组件的结构的有效操作区域。
因此，在此先前技术中就存在一种需要，即提供一种方法用以程序化氮化硅只读记忆胞，而此方法可以减轻“第二位作用”。
发明内容
本发明通过提供一种程序化记忆胞的方法而致力于上述这些需要，例如电荷捕陷记忆胞，它可以作为氮化硅只读记忆胞的形式，且其中的“第二位作用”可以减少。在此揭示的发明，包括一方法，此方法包括提供含有多个数据区域的一记忆胞的步骤，每个数据区域程序化为多个程序值的其中之一，接着是这样一步骤，即根据多个数据区的每个数据区的程序值，获得一程序化检验(program verify，PV)标准。从而，定义出集合(collection)中的程序化检验标准(verify level)和数据区的关联(或称对)。此方法继续按照这些数据区关联的程序化检验标准，生成集合中的数据区关联的一排列次序。随后，数据区中至少的其中之一，按照这排列次序而程序化。
本发明包括提供另一氮化硅只读记忆胞的方法，这氮化硅只读记忆胞具有多个数据区，每个数据区可程序化为一临界电压Vt的多个数值的其中之一。按照此方法一代表性的实施例，氮化硅只读记忆胞提供有两个数据区，每个数据区可程序化为四个临界电压Vt数值的其中之一。根据一临界电压Vt的数值，每个数据区接收到一个程序化检验标准，并且多个集合的(程序化检验标准，数据区)对将得以定义。然后，此(程序化检验标准，数据区)对可按集合中的每一对的程序化检验标准而排列顺序，因而数据区就可按此排列顺序而先后地被程序化。
本发明还包括提供一氮化硅只读记忆胞，它含有一源极、一汲极、一闸极，和多个数据区，每个数据区可程序化为临界电压Vt的多个数值的其中之一。在一已抹除状态下，一氮化硅只读记忆胞的较佳实施例展现一低的临界电压Vt。在此氮化硅只读记忆胞实施例的一数据区，可通过对其源极、汲极、闸极施加电位(potentials)而程序化，这电位的施加使得信道热电子(channel hot electron)被注入到数据区。在一已抹除状态下，一氮化硅只读记忆胞的另一说明实施例展现一高的临界电压Vt。在此氮化硅只读记忆胞实施例的一数据区，可通过对其源极、汲极、闸极施加电位而程序化，这电位的施加使得能带至能带(band-to-band)热电洞被注入到资料区。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是一氮化硅只读记忆胞的横截面图示。
图2A是一氮化硅只读记忆胞的横截面图标，说明其通过信道热电子的注入而程序化。
图2B是一氮化硅只读记忆胞的横截面图示，说明其通过能带至能带热电洞的注入而程序化或抹除。
图3绘示一氮化硅只读记忆胞，它可以存储四个位的信息。
图4A、4B、5A、5B、6A和6B是象征性的图示，它绘示使用信道热电子方法的程序化技术的实验结果。
图7是一氮化硅只读记忆胞的横截面图示，说明其通过富勒-诺得汉穿隧方法(Fowler-Nordheim tunneling)而抹除。
图8是一流程图，它概括了本发明一实施例的方法。
10：氮化硅只读记忆胞
12：P-型基底
14：具有源极作用的N+扩散区域
16：具有汲极作用的N+扩散区域
18：第一氧化物层
20：硅氮化物层
22：第二氧化物层
24：闸极
26：左资料区
28：右资料区
30：汲极终端
31：闸极终端
32：源极终端
33：负电子流
34：能带至能带热电洞
35：电子
00 state：00状态
01 state：01状态
10 state：10状态
11 state：11状态
Vtvalues：临界电压值
PV：程序化检验标准
L：左资料区
R：右资料区
40、42、44、46、48、50、52、56、58、60、64、66、68、72、74、76、80、82、84、88、90、92：临界电压Vt分布值
54：临界电压Vt数值48和临界电压Vt数值52之间的差异
62：临界电压Vt数值56和临界电压Vt数值60之间的差异
70：临界电压Vt数值64和临界电压Vt数值68之间的差异
78：临界电压Vt数值76和临界电压Vt数值72之间的差异
86：临界电压Vt数值84和临界电压Vt数值80之间的差异
94：临界电压Vt数值92和临界电压Vt数值88之间的差异
具体实施方式
在如下的详细说明中，只要可能，绘示中相同或相似的引用标号及其描述都是指相同或相似的部分。要注意的是，绘示是以简单的形式而且并不是以精确的比例尺寸给出。在此对本揭示的引用，只为方便和清楚的目的，在所附图式中使用了如下方向性的术语，例如，顶部、底部、左边、右边、向上、向下、在...之上、在...上面、在...下面、在...之下、后面，以及前面。这些方向性的术语不应解释作以任何方式限制本发明的范围。
虽然在此的本揭示引用几个图解的实施例，这些实施例应该理解为示范性地给出，而非限制性地给出。虽然是讨论较佳实施例，然以下详细描述的目的，应解释为涵盖所有这些实施例的些许修改、可选择的方法，以及这些实施例的等同物，在不脱离本发明的精神和范围内，上述这些所涵盖的方面，都为本发明后附的申请专利范围所界定。应理解并鉴赏的是，在此描述的处理步骤和结构，并不覆盖对氮化硅只读记忆胞程序化或抹除的整个处理流程。本发明可以结合本领域传统采用的各种各样集成电路的运作方法而实施，正是如此多的普通实际步骤包括于此，本发明才得以被明白理解。本发明具有在半导体组件及其一般处理方法的领域的适用性。不过，为图示说明的目的，以下的描述属于程序化一氮化硅只读记忆胞的方法。
请具体参考图标，图1是一记忆胞的横截面图示，其正如一非挥发性电荷捕陷记忆胞。如现在具体表达的，非挥发性电荷捕陷记忆胞包含一氮化硅只读记忆胞10。氮化硅只读记忆胞10形成在一P-型基底12上，此P-型基底里也形成具有一源极作用的N+扩散区域14，以及具有一汲极作用的N+扩散区域16。在操作中，在基底12处于源极14和汲极16之间形成一通道。这图标的实施例还包括在这通道上面形成的一第一氧化物层18。一硅氮化物层20盖在第一氧化物层18的上面，一第二氧化物层22盖在硅氮化物层20的上面，还有一闸极24盖在第二氧化物层22的上面。第一和第二氧化物层18和22可由二氧化硅物而构成，而闸极24可由多晶硅而构成。在实施例绘示的三层特征，包括这第一氧化物层18、硅氮化物层20，以及第二氧化物层22，它们可认为是一电荷捕陷结构，或者如当前图标说明的，归作为一氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)层。本实施例中的此氧化物-氮化物-氧化物层在图标中含有左数据区26和右数据区28。在本发明些许修改的实施例中，可采用少一些或多一些的数据区。
在图1绘示的实施例，终端通常连接到汲极，源极和闸极。如图2A所示，一汲极终端30可连接到汲极16。此外，一闸极终端31可连接到闸极24，还有一源极终端32可连接到源极14。当合适的电位施加到汲极终端30、闸极终端31、源极终端32的时候，电荷就注入到氧化物-氮化物-氧化物层，从而程序化氮化硅只读记忆胞。一种操作氮化硅只读记忆胞的可仿效的模式，称作为程序到高(Program-to-High)，抹除到低(Erase-to-Low)，或简称作一高程序(High Program，HP)模式。根据高程序模式，一大的正电位(如10伏特)施加到闸极终端31，源极终端32是接地的，并且一中等的正电位(如6伏特)施加到汲极终端30。此时会有偏压(Bias)的情形，使得在氮化硅只读记忆胞10处于源极14和汲极16之间的一信道，建立起一电子流33。在一具有横向和垂直成分的电场的影响下，电子流33中的一些电子，可充分地加速到获得足够的动能去克服一电位障碍，此电位障碍是由第一氧化物层18形成并阻碍进入氧化物-氮化物-氧化物层的右数据区28的障碍。这些电子，其可称作热电子，可进入到右数据区28，从而提高了与右数据区28关联的一临界电压Vt。依据结果的Vt值，右数据区28可被认为使用一信道热电子的程序化方法而被程序化了。因为氮化硅只读记忆胞10是一对称的组件，只需对换源极终端32和汲极终端30在上述过程中的角色，本领域的技艺者可清楚左数据区26可通过类似的方式而被程序化。
对氮化硅只读记忆胞10程序化的结果，可以由一抹除数据区的方法而消除。按照一与高程序运作模式相关的示例抹除方法，并请参考图2B，源极终端32是接地的。一中等的正电位(如5伏特)可施加到汲极终端30，一中等的负电位(如-5伏特)可施加到闸极终端31。在这些偏压条件下，可在闸极24之下并且是汲极16的周围，形成一深空乏(Deep depletion)区域。电子-电洞对(Electron-hole pairs)在此空乏区域内产生并分开。由闸极、汲极，和源极电位所建立的电场，其生成的电子被扫到汲极16，而电洞被扫到基底12。通常，施加到闸极终端31的负电位可吸引这些电洞向闸极24移动，但大多数的电洞没有足够的动能去克服第一氧化物层18的障碍。然而，其中一些电洞，称作为能带至能带(band-to-band)热电洞34的，从那空乏区域加速到充分的动能，并能够克服由第一氧化物层18所形成的障碍。这些热电洞34可到达氧化物-氮化物-氧化物层的右资料区28，并被捕陷(trapped)。这些捕陷电洞(trapped holes)可以到右数据区28中产生中和电子的作用。另一选择是，这些捕陷电洞在右数据区28可以和电子再结合。在两者的任一情况下，由于电洞注入到右数据区28，和此右数据区28关联的临界电压Vt，都变得降低了。按照一运作的图标模式，当一数据区有一充分低的临界电压Vt时，它就认为是被抹除了。另外，由于氮化硅只读记忆胞10的对称结构，只需对换源极终端32和汲极终端30在上述过程中的角色，可通过类似的方式抹除左数据区26。
依据可程序化进入氮化硅只读记忆胞一数据区其可区别的临界电压Vt的数量，氮化硅只读记忆胞可存储不同数量的数据。通常，在一数据区可存储的数据的数量，是以位来计算，并且是以2为底的这样一数值的对数，这数值是可程序化(或被抹除)进入此数据区的可区别的临界电压Vt的数量。例如，如果在一数据区中可程序化(或被抹除)进入两个可区别的临界电压Vt数值的其中之一，则此资料区可存储log2(2)＝1位的信息。如果在一数据区中可程序化(或被抹除)进入四个可区别的临界电压Vt数值的其中之一，则此资料区可存储log2(4)＝2位的信息。类似地情况是，如果在一数据区中可程序化(或被抹除)进入八个可区别的临界电压Vt数值的其中之一，则此资料区可存储log2(8)＝3位的信息。而如果有十六个可区别的临界电压Vt数值，则此数据区可存储log2(16)＝4位的信息，如此等等。
图3绘示一氮化硅只读记忆胞(即如图1所示的氮化硅只读记忆胞10)，它可以存储四个位的信息。也就是其左数据区(L)可存储两个位，右数据区(R)可存储另外两个位，每数据区可获取四个可区别的临界电压Vt数值的其中之一。将存储在一数据区内的数据编码的其中之一个方法是，把这数据和此数据区的一状态做关联，然后把临界电压Vt数值的分布和这状态做关联。图3所绘示的氮化硅只读记忆胞，在每个数据区支持四个这样的状态，此四个状态定义为一‘00’状态，它和临界电压Vt分布值40有关联，并对应于5.0伏特的程序化检验标准；一‘01’状态，它和临界电压Vt分布值42有关联，并有一4.2伏特的程序化检验标准；一‘10’状态，它和临界电压Vt分布值44有关联，并且有程序化检验标准PV＝3.5伏特；一‘11’状态，其称作为“抹除状态”，它和临界电压Vt分布值46有关联，并且有PV＝2.0伏特。程序化检验标准(PV)的术语是指对氮化硅只读记忆胞程序化的一较佳方法。当以高程序化(HP)模式操作时，一数据区可先被抹除到一低临界电压Vt状态。然后，一序列的程序化电压脉冲可施加到氮化硅只读记忆胞的各终端，以此将和一数据区关联的临界电压Vt提升到一相对高的水平。每个程序化电压脉冲后面接着是一读取操作，它评估和正被程序化的数据区关联的临界电压Vt的数值。当此读取操作检验到临界电压Vt的数值超过程序化检验标准(在高程序化模式下)时，这数据区就认为被程序化了。
图4A和4B绘示两个可供选择的技术，它们使用上述讨论的信道热电子的程序化方法，在高程序化模式运作下，对氮化硅只读记忆胞组件程序化。图4A和4B绘示的例子，展现从图1所示的氮化硅只读记忆胞作测量所获得的实验数据。除非另外说明，图3所示的各种状态和临界电压Vt数值之间的关联，应用在以下所有的例子。在图4A和4B绘示的例子，左数据区(L)要被程序化到‘10’状态，其中程序化检验标准PV＝3.5伏特；而右数据区(R)要被程序化到‘00’状态，其中程序化检验标准PV＝5.0伏特。
按照本发明一较佳的方法，一氮化硅只读记忆胞包含两个要被程序化的数据区。当程序化入一数据区的临界电压Vt数值，比程序化入另一数据区的临界电压Vt数值大的时候，则要被程序化成较大临界电压Vt数值的数据区，在时间上先被程序化。因此，在本例子中，右数据区(R)要先被程序化到5.060伏特的临界电压Vt数值48。而左数据区(L)随后被程序化到3.564伏特的临界电压Vt数值50。实验上，已经观察到这样一现象，即对左数据区(L)的程序化，由于“第二位作用”，使得和右数据区(R)关联的临界电压Vt数值改变到一新的5.208伏特的临界电压Vt数值52。右数据区(R)介于最初的临界电压Vt数值48和最后的临界电压Vt数值52之间的差异54是5.208-5.060＝0.148伏特。
和图4A所绘示的情形相反，图4B绘示了首先对要被程序化为较小临界电压Vt数值的数据区做程序化的结果。在这种情况下，右数据区(R)要被程序化到‘10’状态，其中程序化检验标准PV＝3.5伏特；而左数据区(L)要被程序化到‘00’状态，其中程序化检验标准PV＝5.0伏特。先对右数据区(R)做程序化，结果右数据区(R)的临界电压Vt数值56是3.591伏特。随后对左数据区(L)做程序化，产生的临界电压Vt数值58是5.002伏特。对左数据区(L)的程序化，同样因为“第二位作用”的影响，也使得右数据区(R)的临界电压Vt数值改变到一新的4.116伏特的Vt数值60。介于最初的临界电压Vt数值56和最后的临界电压Vt数值60之间的差异62是4.116-3.591＝0.525伏特，这是一比如图4A所示的差异0.148伏特大不小的数值，这0.148伏特的差异是首先对要被程序化为较大临界电压Vt数值的数据区做程序化的结果。
图5A和图5B绘示一类似的情形，它示范了本发明的首选方法，也就是，首先对要被程序化为较大临界电压Vt数值的数据区做程序化，这比首先对要被程序化为较小临界电压Vt数值的数据区做程序化产生较小的“第二位作用”。在图5A所示的例子，右数据区(R)要被程序化到‘00’状态，其中程序化检验标准PV＝5.0伏特。而左数据区(L)要被程序化到‘01’状态，其中程序化检验标准PV＝4.2伏特。按照本发明的首选方法，将右数据区(R)先程序化，它被程序化到5.145伏特的临界电压Vt数值64。左数据区(L)随后被程序化到4.223伏特的临界电压Vt数值66。由于“第二位作用”的影响，在此情况下的实验数据显示，和右数据区(R)关联的临界电压Vt数值改变到一新的5.451伏特的数值68。介于最初的和最后的临界电压Vt数值之间的差异70是5.451-5.145＝0.306伏特。
比较图5A所示的情形和图5B绘示的结果，后者是首先对要被程序化为较小临界电压Vt数值的数据区做程序化，其中右数据区(R)先被程序化到‘01’状态，其中程序化检验标准PV＝4.2伏特，而左数据区(L)随后被程序化到‘00’状态，其中程序化检验标准PV＝5.0伏特。对右数据区(R)程序化的结果是一4.201伏特的初始临界电压Vt数值72。对左数据区(L)程序化的结果是一5.125伏特的临界电压Vt数值74，这并把右数据区的临界电压Vt数值提升到一4.784伏特的数值76，而且差异78等于4.784-4.201＝0.583伏特。再一次的，已经观察到，当首先对要被程序化为较小临界电压Vt数值的数据区做程序化时，非期望的“第二位作用”是较大的。
图6A和图6B绘示一和图4A、4B、5A和图5B所绘示的类似的实验结果。再次的，本发明的方法的实施例在图6A中得以绘示，其中右数据区(R)被程序化到‘01’状态，其中程序化检验标准PV＝4.2伏特，而左数据区(L)被程序化到‘00’状态，其中程序化检验标准PV＝3.5伏特。先对右数据区(R)程序化，结果是一4.239伏特的初始临界电压Vt数值80。随后对左数据区(L)程序化，结果产生一3.562伏特的临界电压Vt数值82。由于“第二位作用”，对左数据区(L)的程序化，使得右数据区(R)的临界电压Vt数值提升到一新的4.368伏特的临界电压Vt数值84，并且差异86等于4.368-4.239＝0.129伏特。
相反，如果如图6B所示那样，当首先对要被程序化为较低程序化检验标准PV的数据区做程序化时，右数据区(R)先被程序化为一3.552伏特的临界电压Vt数值88，随后左数据区(L)被程序化为一4.216伏特的临界电压Vt数值90。在这情况下的“第二位作用”，使得右数据区(R)的临界电压Vt数值提升到一新的3.795伏特的临界电压Vt数值92，并且差异94等于3.795-3.552＝0.243伏特。再次可看到此0.243伏特的差异，比首先对要被程序化为较大程序化检验标准PV的数据区做程序化时的0.129伏特的差异86显著的大，如图6A所示。
图4A至6B绘示的结果，属于一氮化硅只读记忆胞在高程序化HP模式下操作，这操作是按照图2A(即通过沟通热电子的注入，程序化到一高临界电压Vt数值)和图2B(即通过能带至能带热电洞的注入，抹除到一低临界电压Vt数值)的绘示。在这些实例里，本发明方法的较佳实施例，就是首先对具有与最大程序化检验标准PV值关联的数据区做程序化，接着对同一氮化硅只读记忆胞中、具有与较低程序化检验标准PV关联的数据区做程序化。
概括而言，当氮化硅只读记忆胞是一对应于相对低的临界电压Vt数值的抹除状态时，本发明所绘示的一方法，即首先对氮化硅只读记忆胞中、分配有最大程序化检验标准PV数值的数据区做程序化。余下的数据区，按照每数据区的程序化检验标准PV值，从最高到最低，逐一先后被程序化。在一有两个数据区的氮化硅只读记忆胞中，分配有较高程序化检验标准PV值的数据区先被程序化。然后对另一数据区程序化。
根据本发明的另一方法，对氮化硅只读记忆胞的程序化和抹除可以临界电压Vt数值为参考，即利用能带至能带热电洞的注入，把氮化硅只读记忆胞的一数据区程序化到一相对低的临界电压Vt数值。此一操作模式引用为一程序化到低，抹除到高(Program-to-Low，Erase-to-High)，或简称作低程序化(Low Program，LP)模式。在低程序化LP模式操作下，氮化硅只读记忆胞的所有数据区，通过另一称为富勒-诺得汉穿隧(FN tunneling)的方法，全部被抹除到一高的临界电压Vt数值。图7说明应用富勒-诺得汉穿隧方法时，氮化硅只读记忆胞10中，为何电子从基底12注入到氧化物-氮化物-氧化物层。富勒-诺得汉穿隧可通过如下而产生，即将源极和汲极终端32和30接地，并对氮化硅只读记忆胞10的闸极终端31施加一大的正电压(比如一典型实施例中的18伏特)。这些电压的施加，使得电子35从基底12移动进入到氧化物-氮化物-氧化物层，并占据左数据区26和右数据区28。左数据区26和右数据区28的临界电压Vt数值，因此都被提升到一较高的电平(如5.0伏特)，这对应着在此模式操作下，氮化硅只读记忆胞10的一抹除状态。
对运作在低程序化LP模式下的氮化硅只读记忆胞，本发明的一较佳方法，是首先对氮化硅只读记忆胞中具有最低程序化检验标准PV的数据区做程序化。余下的数据区，按照每数据区的程序化检验标准PV值，从最低到最高，逐一先后被程序化。
图8说明本发明方法的一实施例。按照此一较佳实施例，一记忆胞，比如一非挥发性的电荷捕陷记忆胞，正如现在具体表达的，一氮化硅只读记忆胞(例如图1所示的氮化硅只读记忆胞10)在步骤100提供。这记忆胞包含多个数据区，每数据区可被程序化到多个临界电压Vt数值的其中之一。在一氮化硅只读记忆胞的图标实施例中，每数据区(如图1所示的左数据区26和右数据区28)可被程序化到多个临界电压Vt数值的其中之一。图3说明多个临界电压Vt数值的一例子，其中展示出每资料区的四个临界电压Vt数值。如在这里描述的，为了对数据区程序化的目的，程序化检验标准PV关联到临界电压Vt数值。按照在氮化硅只读记忆胞中存储的数据，在步骤105中，每数据区接收或由别的方式得到(比如产生出来)一程序化检验标准。通常，每程序化检验标准和一状态相关联(比如在图3绘示的‘00’，‘01’，‘10’或‘11’)，这些状态可根据接收到的资料而从中选择。例如，请参考图3，要存储的数据可包括4位，比如0110，此数据被解释成两个状态值，每个状态值对应于两数据区的其中之一。在此例中，根据要存储的前两位数据，左数据区(L)的状态可选择为‘01’。根据要存储的后两位数据，右数据区(R)的状态可选择为‘10’。图3展示左数据区(L)和右数据区(R)各自接收到的程序化检验标准分别是4.2伏特和3.5伏特。然后，在步骤110，定义多个有顺序的关联，或在绘示实施例中称作“对”(每数据区各一)。例如，在一图解实施例中，多个关联对可定义为(4.2，L)和(3.5，R)，其中，每个有顺序的对(ordered pair)中的第二元素标识要被程序化的数据区，而每个有顺序的对中的第一元素，标识此数据区要被程序化到的程序化检验标准。接着，在步骤110生成有顺序的对，在步骤115中按照每对中的程序化检验标准来排序。此排序按照程序化检验标准从最大到最小，或从最小到最大而进行，这依赖于此方法应用于的氮化硅只读记忆胞的类型而定。
对抹除到一低临界电压Vt值的氮化硅只读记忆胞，即操作在高程序化模式下的，此有顺序的对在步骤115中，按照每对中的程序化检验标准从最大到最小来排序。然后，在步骤120中，按照从最大到最小的排序，先后逐一对各数据区做程序化。对抹除到一高临界电压Vt值的氮化硅只读记忆胞，即操作在低程序化模式下的，此有顺序的对在步骤115中，按照每对中的程序化检验标准从最小到最大来排序。然后，在步骤120中，按照从最小到最大的排序，先后逐一对各数据区做程序化。
本发明的此方法，已展示如何减少“第二位作用”，以及如何缩小临界电压Vt值的分配，此临界电压Vt值的分配与氮化硅只读记忆胞中多个数据区的各程序化电平相关联。
按照前述的观点，本领域的技艺者都可理解，本发明的方法，可以减少氮化硅只读记忆胞组件中，以及缩小和数据区的状态相关的临界电压Vt值分配。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定为准。
Claims (29)
1.一种多阶氮化硅只读记忆胞的程序化方法，包括:
提供具有多个数据区的一记忆胞，对每该数据区进行程序化处理，以达到多个程序化值的其中之一，每该程序化值包括临界电压Vt值；
根据该些程序化值，使每该数据区获得一程序化检验标准值，从而定义出程序化检验标准和数据区关联的一集合；
按照在该集合中的每该关联的程序化检验标准，产生程序化检验标准和数据区关联的排列次序；以及
按照该程序化检验标准和数据区关联的排列次序，时间上先后地对该些数据区进行程序化。
2、根据权利要求1所述的多阶氮化硅只读记忆胞的程序化方法，其中该提供包括提供一非挥发性的电荷捕陷记忆胞。
3、根据权利要求1所述的多阶氮化硅只读记忆胞的程序化方法，其中:
该些程序化值包括临界电压Vt值；以及
该提供包括提供一非挥发性的电荷捕陷记忆胞，该记忆胞含有多个数据区，对每该数据区进行程序化处理，以达到多个临界电压Vt值的其中之一。
4、根据权利要求3所述的多阶氮化硅只读记忆胞的程序化方法，其中程序化检验标准和数据区关联的该集合包括多个程序化检验标准与数据区的对的集合。
5、根据权利要求4所述的多阶氮化硅只读记忆胞的程序化方法，其中该非挥发性电荷捕陷记忆胞包括一氮化硅只读记忆胞。
6、根据权利要求5所述的多阶氮化硅只读记忆胞的程序化方法，其中提供的该氮化硅只读记忆胞包括提供含有两个数据区的一氮化硅只读记忆胞。
7、根据权利要求5所述的多阶氮化硅只读记忆胞的程序化方法，其中提供的该氮化硅只读记忆胞，包括提供含有多个数据区的一氮化硅只读记忆胞，对每该数据区进行程序化处理，以达到多个临界电压Vt值的其中之一。
8、根据权利要求5所述的多阶氮化硅只读记忆胞的程序化方法，其中提供的该氮化硅只读记忆胞，包括提供含有多个数据区的一氮化硅只读记忆胞，对每该数据区进行程序化处理，以达到四个临界电压Vt值的其中之一。
9、根据权利要求8所述的多阶氮化硅只读记忆胞的程序化方法，其中程序化检验标准和数据区关联的排列次序的产生步骤，包括按照其对应程序化检验标准从最高到最低的顺序，对该些关联进行排序。
10、根据权利要求9所述的多阶氮化硅只读记忆胞的程序化方法，还包括抹除该些数据区。
11、根据权利要求10所述的多阶氮化硅只读记忆胞的程序化方法，其中提供的该氮化硅只读记忆胞，包括提供含有一源极、一汲极、一闸极的一氮化硅只读记忆胞，而且其中对该些数据区中每一个的抹除，包括对该源极、该汲极、该闸极施加电位，以此使得能带至能带热电洞被注入到该资料区，从而将该数据区置于一相对低的临界电压Vt状态。
12、根据权利要求11所述的多阶氮化硅只读记忆胞的程序化方法，其中对该些数据区中至少一个数据区的程序化，包括对该源极、该汲极、该闸极施加电位，使得信道热电子被注入到该数据区。
13、根据权利要求8所述的多阶氮化硅只读记忆胞的程序化方法，其中程序化检验标准和数据区关联的排列次序的产生步骤，包括按照其对应程序化检验标准从最低到最高的顺序，对该些关联进行排序。
14、根据权利要求13所述的多阶氮化硅只读记忆胞的程序化方法，还包括抹除该些数据区。
15、根据权利要求14所述的多阶氮化硅只读记忆胞的程序化方法，其中提供的该氮化硅只读记忆胞，包括提供含有一源极、一汲极、一闸极的一氮化硅只读记忆胞，而且其中对该些数据区中每一个的抹除，包括对该源极、该汲极、该闸极施加电位，以此通过富勒-诺得汉穿隧方式，使得电子被注入到该些数据区，从而将该数据区置于高的临界电压Vt状态。
16、根据权利要求15所述的多阶氮化硅只读记忆胞的程序化方法，其中对该些数据区中至少一个数据区的程序化，包括对该源极、该汲极、该闸极施加电位，使得能带至能带热电洞被注入到该资料区。
17、根据权利要求5所述的多阶氮化硅只读记忆胞的程序化方法，其中提供的该氮化硅只读记忆胞，包括提供含有多个数据区的一氮化硅只读记忆胞，对每该数据区进行程序化处理，以达到八个临界电压Vt值的其中之一。
18、根据权利要求2所述的多阶氮化硅只读记忆胞的程序化方法，其中程序化检验标准和数据区关联的该集合包括多个程序化检验标准，数据区的对的集合。
19、根据权利要求2所述的多阶氮化硅只读记忆胞的程序化方法，其中该非挥发性电荷捕陷记忆胞包括一氮化硅只读记忆胞。
20、根据权利要求2所述的多阶氮化硅只读记忆胞的程序化方法，其中提供的该非挥发性电荷捕陷记忆胞，包括提供含有多个数据区的一氮化硅只读记忆胞，其每该数据区可程序化处理，以达到多个临界电压Vt值的其中之一。
21、根据权利要求2所述的多阶氮化硅只读记忆胞的程序化方法，其中提供的该非挥发性电荷捕陷记忆胞，包括提供含有两个数据区的一氮化硅只读记忆胞，对每该数据区进行程序化处理，以达到四个临界电压Vt值的其中之一。
22、根据权利要求2所述的多阶氮化硅只读记忆胞的程序化方法，其中程序化检验标准和数据区关联的排列次序的生成，包括按照该集合的每该关联中的程序化检验标准值的大小，对该些程序化检验标准和数据区关联作排序。
23、根据权利要求22所述的多阶氮化硅只读记忆胞的程序化方法，还包括抹除该些数据区。
24、根据权利要求23所述的多阶氮化硅只读记忆胞的程序化方法，其中:
程序化检验标准和数据区关联的排列次序的该生成，包括按照该集合的每该关联中的程序化检验标准的从最高到最低，对该些程序化检验标准和数据区关联作排序；
提供的该非挥发性电荷捕陷记忆胞，包括提供含有一源极、一汲极和一闸极的一氮化硅只读记忆胞，而且其中对一数据区的抹除，包括对该源极、该汲极和该闸极施加电位，以此使得能带至能带热电洞被注入到该资料区，从而将该数据区置于一相对低的临界电压Vt状态。
25、根据权利要求24所述的多阶氮化硅只读记忆胞的程序化方法，其中程序化检验标准和数据区的该关联，是按照该集合的所有该些关联中的程序化检验标准值，从最高到最低而排序。
26、根据权利要求24所述的多阶氮化硅只读记忆胞的程序化方法，其中对一数据区的程序化，包括对该源极、该汲极、该闸极施加电位，使得信道热电子被注入到该数据区。
27、根据权利要求23所述的多阶氮化硅只读记忆胞的程序化方法，其中:
程序化检验标准和数据区关联的排列次序的生成，包括按照该集合的每该关联中的程序化检验标准的从最低到最高，对该些程序化检验标准和数据区关联作排序；
提供的该非挥发性电荷捕陷记忆胞，包括提供含有一源极、一汲极和一闸极的一氮化硅只读记忆胞，而且其中对一数据区的抹除，包括对该源极、该汲极和该闸极施加电位，以此通过富勒-诺得汉穿隧方式，使得电子被注入到该些数据区，从而将该数据区置于一相对高的临界电压Vt状态。
28、根据权利要求27所述的多阶氮化硅只读记忆胞的程序化方法，其中程序化检验标准和数据区的关联，是按照该集合的所有关联中的程序化检验标准值，从最低到最高而排序。
29、根据权利要求27所述的多阶氮化硅只读记忆胞的程序化方法，其中对一数据区的程序化，包括对该源极、该汲极和该闸极施加电位，以此使得能带至能带热电洞被注入到该资料区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/026,947 US7251167B2 (en) | 2004-12-29 | 2004-12-29 | Method for programming multi-level nitride read-only memory cells |
| US11/026,947 | 2004-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1822232A CN1822232A (zh) | 2006-08-23 |
| CN100470678C true CN100470678C (zh) | 2009-03-18 |
Family
ID=36612240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100974828A Expired - Fee Related CN100470678C (zh) | 2004-12-29 | 2005-12-28 | 多阶氮化硅只读记忆胞的程序化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7251167B2 (zh) |
| CN (1) | CN100470678C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251167B2 (en) * | 2004-12-29 | 2007-07-31 | Macronix International Co., Ltd. | Method for programming multi-level nitride read-only memory cells |
| US7206225B2 (en) * | 2005-01-25 | 2007-04-17 | Macronix International Co., Ltd. | Method of dynamically controlling program verify levels in multilevel memory cells |
| US7471568B2 (en) * | 2006-06-21 | 2008-12-30 | Macronix International Co., Ltd. | Multi-level cell memory structures with enlarged second bit operation window |
| US7684252B2 (en) * | 2006-06-21 | 2010-03-23 | Macronix International Co., Ltd. | Method and structure for operating memory devices on fringes of control gate |
| US7692962B2 (en) * | 2007-12-18 | 2010-04-06 | Spansion Llc | Reduced state quadbit |
| US8077513B2 (en) * | 2009-09-24 | 2011-12-13 | Macronix International Co., Ltd. | Method and apparatus for programming a multi-level memory |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3392604B2 (ja) * | 1995-11-14 | 2003-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
| JP3638777B2 (ja) * | 1998-02-04 | 2005-04-13 | 富士通株式会社 | 利得等化のための方法並びに該方法の実施に使用する装置及びシステム |
| US6219276B1 (en) | 2000-02-25 | 2001-04-17 | Advanced Micro Devices, Inc. | Multilevel cell programming |
| US6396741B1 (en) * | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
| US6292394B1 (en) | 2000-06-29 | 2001-09-18 | Saifun Semiconductors Ltd. | Method for programming of a semiconductor memory cell |
| US6967872B2 (en) * | 2001-12-18 | 2005-11-22 | Sandisk Corporation | Method and system for programming and inhibiting multi-level, non-volatile memory cells |
| TWI244165B (en) * | 2002-10-07 | 2005-11-21 | Infineon Technologies Ag | Single bit nonvolatile memory cell and methods for programming and erasing thereof |
| US7002843B2 (en) * | 2004-01-27 | 2006-02-21 | Sandisk Corporation | Variable current sinking for coarse/fine programming of non-volatile memory |
| US7020018B2 (en) * | 2004-04-22 | 2006-03-28 | Solid State System Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
| US7251167B2 (en) * | 2004-12-29 | 2007-07-31 | Macronix International Co., Ltd. | Method for programming multi-level nitride read-only memory cells |
-
2004
- 2004-12-29 US US11/026,947 patent/US7251167B2/en active Active
-
2005
- 2005-12-28 CN CNB2005100974828A patent/CN100470678C/zh not_active Expired - Fee Related
-
2007
- 2007-06-22 US US11/821,410 patent/US7474567B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20060141709A1 (en) | 2006-06-29 |
| US7474567B2 (en) | 2009-01-06 |
| CN1822232A (zh) | 2006-08-23 |
| US7251167B2 (en) | 2007-07-31 |
| US20070247925A1 (en) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690601B2 (en) | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same | |
| US8223553B2 (en) | Systems and methods for programming a memory device | |
| US6970383B1 (en) | Methods of redundancy in a floating trap memory element based field programmable gate array | |
| US20040100826A1 (en) | Method for operating nor type flash memory device including sonos cells | |
| CN100470678C (zh) | 多阶氮化硅只读记忆胞的程序化方法 | |
| US7269062B2 (en) | Gated diode nonvolatile memory cell | |
| US7773430B2 (en) | Method of identifying logical information in a programming and erasing cell by on-side reading scheme | |
| US7672157B2 (en) | Gated diode nonvolatile memory cell array | |
| CN100454576C (zh) | 半导体元件及其制造方法与记忆体元件及其操作方法 | |
| TWI230944B (en) | Overerase protection of memory cells for nonvolatile memory | |
| US20060140005A1 (en) | Method and apparatus for operating a non-volatile memory array | |
| CN1779982A (zh) | 只读存储器及只读存储单元阵列及其编程与擦除方法 | |
| US20070133292A1 (en) | Method for operating gated diode nonvolatile memory cell | |
| US7491599B2 (en) | Gated diode nonvolatile memory process | |
| US7903471B2 (en) | Method for improving memory device cycling endurance by providing additional pulses | |
| US5889705A (en) | Method for erasing electrically erasable and programmable memory cells | |
| US20060140006A1 (en) | Method and apparatus for operating a non-volatile memory device | |
| US7995384B2 (en) | Electrically isolated gated diode nonvolatile memory | |
| JPH08235886A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| Kupec et al. | Triple level polysilicon E 2 PROM with single transistor per bit | |
| CN100370599C (zh) | 储存单元阵列的操作方法与非易失性记忆体及其制造方法 | |
| CN102270642A (zh) | 存储器单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090318 Termination date: 20191228 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |