CN100583442C - 一种用于辅助电荷存储器阵列的结构 - Google Patents

一种用于辅助电荷存储器阵列的结构 Download PDF

Info

Publication number
CN100583442C
CN100583442C CN200710002145A CN200710002145A CN100583442C CN 100583442 C CN100583442 C CN 100583442C CN 200710002145 A CN200710002145 A CN 200710002145A CN 200710002145 A CN200710002145 A CN 200710002145A CN 100583442 C CN100583442 C CN 100583442C
Authority
CN
China
Prior art keywords
assisted
charge
unit
memory array
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710002145A
Other languages
English (en)
Other versions
CN101005080A (zh
Inventor
吴昭谊
李明修
郭明昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101005080A publication Critical patent/CN101005080A/zh
Application granted granted Critical
Publication of CN100583442C publication Critical patent/CN100583442C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一个辅助电荷存储器单元，包括一个晶体管，其包括，例如，一个p型衬底以及在p型衬底植入n+源极区域和n+漏极区域。栅极电极被形成在衬底以及部分源极和漏极区域上。该栅极电极包括陷获结构。该陷获结构在电性上被认为被分成两边。一边被当成辅助电荷端，通过陷获电子在该结构中，可以被固定在高电压。该电子被当成是辅助电荷。另一边可以被用来储存数据，是被当成数据端。介于辅助电荷端和数据端之间突变的电场，可以促进编程效率。

Description

一种用于辅助电荷存储器阵列的结构
技术领域
本发明涉及半导体存储器器件，更具体的说，涉及包括一个辅助电荷(AC)的半导体存储器器件。
背景技术
传统的电可编程只读存储器(EPROM)沟道氧化层(ETOX)闪速存储器单元和传统的氮化只读存储器单元受限于因为执行编程操作所需的大电流的低效率编程。ETOX闪速存储器和氮化只读存储器单元是用沟道热电子(CHE)注入，以将该单元编程至高电压的方式被编程。热电子是在一个半导体器件中的很强的电场区域被加速以获得非常高的动能的电子，例如ETOX或氮化只读存储器半导体器件。沟道热电子注入发生在当栅极和漏极电压远高于源极电压。
由源极移动至漏极的沟道载流子有时候会因很高的栅极电压在它们到达漏极前被驱至栅极。没有被栅极氧化层陷获的注入载流子会变成栅极电流。沟道热电子的注入效率是很小的，而且用沟道热电子注入的编程需要很大的编程电流，因此，相对于浪费的电流，沟道热电子注入是没有效率的。
另一种存储器单元，一个PHINES存储器单元，使用带对带热空穴空穴(BTBHH)注入，以将该单元编程至低电压。每一个PHINES存储器单元，能够储存两位。一位能够被储存在晶体管的源极端，以及一位能够被储存在晶体管的漏极端。在这些存储器单元，每一位能够有两个状态；一个高电流状态，代表着逻辑”1”，和一个低电流状态，代表着逻辑”0”。存储器单元的每一边通过检测流过该单元的电流以及决定是否该电流高或低于一个门限值来被读取。
被擦除单元的带对带电流是高于被编程的带对带电流。因为这个理由，每一个单元每一边的状态，被编程的或是未被编程的，能够通过比较流经每一个单元每一边的电流和门限值来决定，例如，一个栅极至漏极或栅极至源极电流门限值。
在一个PHINES存储器器件，储存在氮化物层的电荷能够被一个称为富勒-诺得汉(Fowler-Nordheim)注入的步骤擦除。在一个擦除周期中，擦除电压被加到源极、漏极、栅极，和晶体管的衬底，导致电子穿隧ONO层的底部氧化层障碍进入氮化物层。这些电子可以补偿在编程中注入氮化物层的空穴。该底部氧化层的穿隧，可以发生在晶体管擦除电压的应用所产生的高电场，而且是一种量子机械穿隧的形式。
使用带对带热空穴注入所编程可能还是太慢，而且对某些应用可能要求太长的编程时间。
发明内容
根据本发明的一方面，提供了一种非易失性存储器阵列，包括多个辅助电荷存储器单元，每一个该多个辅助电荷存储器单元包括：一个晶体管，其包括一个衬底以及在衬底植入源极区域和漏极区域；一个栅极电极，被形成在该衬底以及部分源极和漏极区域上，该栅极电极包括一个陷获层，该陷获层在电性上被分成两边，一边作为辅助电荷端，通过陷获电子在该层中，可以被固定在高电压，另一边作为数据端，用来储存数据；以及一个突变的电场区域，由该多个辅助电荷存储器单元的每个的辅助电荷端和数据端所形成，介于该辅助电荷端和该数据端之间，其中该辅助电荷存储器单元被排列成对，其中在一对辅助电荷存储器单元中的辅助电荷端是相邻的。
根据本发明的另一方面，提供了一种非易失性存储器阵列，其包括：多个位线；多个字线；以及多个辅助电荷存储器单元，每个该多个辅助电荷存储器单元包括；一个晶体管，其包括一个衬底以及在衬底植入源极区域和漏极区域；一个栅极电极，被形成在该衬底以及部分源极和漏极区域上，该栅极电极包括一个陷获层，该陷获层在电性上被分成两边，一边作为辅助电荷端，通过陷获电子在该层中，可以被固定在高电压，另一边作为数据端，用来储存数据；以及一个突变的电场区域，由该多个辅助电荷存储器单元的每个的辅助电荷端和数据端所形成，介于该辅助电荷端和该数据端之间，其中该辅助电荷存储器单元，在每一行中，被成对地排列在位线的两边，其中在一对辅助电荷存储器单元中的辅助电荷端是相邻的。
根据本发明的再另一方面，提供了一种非易失性存储器阵列，其包括：多个位线；多个字线；以及多个辅助电荷存储器单元，每个该多个辅助电荷存储器单元包括：一个晶体管，其包括一个衬底以及在衬底植入源极区域和漏极区域；一个栅极电极，被形成在该衬底以及部分源极和漏极区域上，该栅极电极包括一个陷获层，该陷获层在电性上被分成两边，一边作为辅助电荷端，通过陷获电子在该层中，可以被固定在高电压，另一边作为数据端，用来储存数据；以及一个突变的电场区域，由该多个辅助电荷存储器单元的每个的辅助电荷端和数据端所形成，介于该辅助电荷端和该数据端之间，其中该辅助电荷存储器单元，依该字线交错的方式排列，且在每一行成对地排列，其中在一对辅助电荷存储器单元中的辅助电荷端是相邻的。
一个辅助电荷存储器单元，包括一个晶体管，其包括，例如，一个p型衬底以及在p型衬底植入n+源极区域和n+漏极区域。一个栅极电极被形成在衬底以及部分源极和漏极区域上。该栅极电极包括一个陷获层。
一方面，该陷获层在电性上可被认为分成两边。一边被当成辅助电荷端，通过陷获电子在该层中，可以被固定在高电压。该电子被称为辅助电荷。另一边可以被用来储存数据，是被当成数据端。介于辅助电荷端和数据端之间的突变电场，可以促进编程效率。
本发明的这些和其它发明、特征和实施例，会在下列实施方式部分描述。
附图说明
为了更完整了解本发明以及它的优点，下面简述随绘以供参考，其中：
图1是描述根据实施例的示例性辅助电荷存储器器件的图示；
图2A是描述根据实施例编程图1的辅助电荷存储器单元的方法的图示致；
图2B是描述根据实施例的示范图1的辅助电荷存储器单元的擦除方法的图示；
图3是描述示例辅助电荷存储器单元的阵列的图示；
图4是描述一个在每一个辅助电荷存储器单元中储存有辅助电荷的图3的阵列图示；
图5是描述根据实施例编程图3的阵列的示例方法的图示；
图6是描述一个整页或整区块擦除图3的阵列的示例方法，与一个实施例一致，的图示；
图7是描述根据实施例擦除图3的阵列的一整页或整区块示例的图示；
图7是描述根据实施例读取图3的阵列的一个示例方法的图示；
图8是描述根据在此描述的系统和方法的实施例的辅助电荷存储器单元的示例阵列的图示；
图9是描述根据实施例编程图8的阵列的示例方法的图示；
图10是描述根据实施例执行一个整区块或整页擦除图8的阵列的示例方法的图示；以及
图11是描述根据实施例读取图8的阵列的示例方法的图示。
主要元件符号说明
100：辅助电荷存储器器件
102：衬底
104、106：n+区域
108：ONO层
110：氮化物层
112：辅助电荷端
114：电荷
116：数据端
118：突变电场区域
130、132：氧化物层
200、402、404、406、408、410、412、414、416、502、900：电子
202：辅助电荷下方沟道的区域
250、602、604、606、608、610、612、614、616、1000、1002、1004、1006：空穴
300、800：辅助电荷存储器阵列
302、304、306、308、310、312、314、316、902、904、906、908：辅助电荷存储器单元
318：连接点
WL：字线
BL：位线
具体实施方式
图1是根据所描述的系统和方法的实施例所配置的辅助电荷存储器器件100的图示。辅助电荷存储器器件100包括一个包括硅衬底102的晶体管。硅衬底102可以成为在上面制造其他存储器器件100的衬底材料。两个n+区域104和106能够由掺杂硅衬底102所产生。这些区域104和106能够分别作为晶体管的源极和漏极。ONO层108能够被置于硅衬底102之上和n+区域104和106之间。多晶硅层(未示于此)能够被置于ONO层108之上，以形成该晶体管的栅电极。
ONO层108包括位于两个氧化层间可以陷获电荷的氮化物层110。例如，向上移动穿越底部氧化层被陷获在氮化物层中的电子。这些电子可以形成辅助电荷，或被用来储存数据，如下进一步描述。
陷获层108可以，例如，被分成两边。一边可以被当成辅助电荷端112。辅助电荷端112可以，通过陷获在氮化物层110中的辅助电荷，被固定在高电压。另一边可以被当成是数据端116，而且可以被用来储存数据。该数据可以由储存在数据端116的电位来表示，而且将会更加详细的描述。
一个介于辅助电荷端112和数据端116之间突变的电场区域118会被形成。该突变的电场区域，根据该实施例，通过限制编程电流或降低编程时间，可以提高编程的效率。例如，在辅助电荷边112的高电压，可以限制在热电子编程中的编程电流，这将会参照图2A描述如下。
图2A是描述根据所描述的系统和方法的实施，单元热电子编程如图1中所描述的示例辅助电荷存储器的图示。在一个传统的存储器单元中，栅极的正电压吸引从p型衬底来的电子。这些电子被吸引至接近至硅表面，源极和漏极间的晶体管区域。这个区域就是公知的沟道。刚开始沟道是一个非传导区域；然而，当栅极电压变的得更高的正电压，足够的电子被从p型衬底拉进沟道，以建立源极和漏极间被充电的路径。电子从源极经晶体管沟道流至漏极，其中这些电子经由ONO层108的底层氧化层注入氮化物电荷陷获层110。假如0伏，或很低的电压，被施加在栅极上，没有电子，或至少非常少，被吸引至沟道，源极和漏极被有效的切断，很少或没有电流流经沟道。结果，将会是很少的电子被陷获在氮化物层110。
辅助电荷存储器器件100的辅助电荷端112是被陷获的电子114，在层100中的辅助电荷，固定在高Vt。辅助电荷电子114减少被拉进辅助电荷端112下方沟道的区域202电子的数目，因为这些电子的负电荷排斥在区域202的电子。这个可以限制在热电子编程的过程中的编程电流，以减少需要的编程功率。
如图2A所描述，当施加正确的编程电压，辅助电荷电子114已出现，电子200将从源极104朝漏极106流动。电子的流动，如上所描述，可以被限制在辅助电荷端112中的电子114。依这个方式，传统器件所需要的大编程电流，在某些应用上能够被减少。当电子200从源极104行进至漏极106，它将会经过位于辅助电荷端112和数据端116间突变的电场。某些电子，例如电子200，将会穿越底部氧化层进入数据端116的电荷陷获氮化物层110。
在编程的期间，编程电压被施加至栅极和漏极电极，源极电极接地，或接至0伏特。例如，源极106和栅极108接至5伏特。可以了解的是，不同的电压将被用于不同的应用上。
图2B是描述根据所描述的系统和方法的实施例，对如图1中所描述的示例辅助电荷存储器单元的进行擦除操作的图示。擦除辅助电荷存储器器件100时，空穴从漏极106移动至栅极，而且补偿被陷获在氮化物层110中的电子。擦除电压可以被施加在栅极、漏极，和源极，以产生电压差，以导致空穴250从漏极106，经氧化层130，流至氮化物层110。空穴250可以补偿电子200以移除数据端116的电荷。许多的存储器单元能够被整块、或整页、或整区块的擦除。依这个方式，可以避免较慢的带对带热空穴的限制，因为很多单元能够被一次擦除。
擦除辅助电荷存储器器件100时，源极104接地，漏极106接至4.5伏特，而栅极接至-8伏特。可以了解的是，这些是可能被使用的电压值的范例。
图3是描述示例辅助电荷存储器单元302，304，306，308，310，312，314，和316的阵列300的图示。辅助电荷存储器单元302，304，306，308，310，312，314，和316可以配置成如图1和图2所描述。单元302，304，306，308，310，312，314，和316，可以排列成如本示例的4x2阵列结构。但是其他包括较多或是较少的单元的阵列结构也是可能的。
辅助电荷存储器每个单元302，304，306，和308的栅极端连接至字线WLn，而辅助电荷存储器每个单元310，312，314，和316的栅极端连接至字线WLn+1。依这个方式，电压可以同时施加在阵列中许多单元的栅极。更进一步，每个单元302，304，306，和308可以被连接，使得从一个单元的源极端连接至另一个单元的漏极端。
例如，单元302的漏极与单元304的源极相接在连接点318。如图所示，连接点318也连接至位线BLn-2、BLn-1、BLn、BLn+1、和BLn+1，其相似的连接方式。依这个方式，电压可以加至每个单元302，304，306，和308的栅极和漏极。单元310，312，314，和316有相似的连接方式。通过位线和字线的连接，电压可以被施加至单元302，304，306，308，310，312，314和316，以编程或擦除单元302，304，306，308，310，312，314和316。编程和擦除单元302，304，306，308，310，312，314和316，将会参照图4-11进一步描述如下。
图4是描述阵列300的图示，其中辅助电荷是储存在阵列300中的每个辅助电荷存储器单元中。参照图1，2A，2B所描述，每个晶体管302，304，306，308，310，312，314和316都有一个辅助电荷端和一个数据端。该辅助电荷端包括一个电子，或电子402，404，406，408，410，412，414，和416。通常很多电子可以被用来在辅助电荷边产生充以负电的区域。该电子的数目将依不同的应用而有所不同，例如，在某些实施例，比较小的单元需要比较少的电子。
在一个实施例中，一个单元的辅助电荷端被连接到隔壁单元的辅助电荷端。例如，单元302和单元304有辅助电荷端402和404，被排列相互连接。在这个例子，单元302的辅助电荷端是在单元302的漏极端，然而，单元304的辅助电荷端是在单元304的源极端。单元302的漏极被连接到单元304的源极，如所描述，整页/整区块的擦除可以被执行。此整页/整区块的擦除操作可以，例如，擦除整个器件，参照图6描述如下，或是该整页/整区块的擦除操作可以擦除某些部分。
图5是描述根据所描述的系统和方法的实施例的编程阵列300的示例方法的图示。阵列300中的辅助电荷存储器单元可以通过施加不同的电压至正确的字线和位线被单独的编程。辅助电荷存储器单元304可以，例如，通过施加0伏特至BLn-1，5伏特至BLn，和5伏特至WLn被编程。依这个方式，单元304将会有0伏特的源极电压以及5伏特的漏极电压。参照图2A所描述，电子502将从源极流至漏极，以及一些电子502将会穿越底部氧化层，进入在单元304数据端的电荷陷获层。
在一个编程操作的期间，其它的位线可以被允许浮接，而且0伏特会被加到其它的字线上。因此，例如，当单元304被编程时，没有电流会流进晶体管302，306，308，310，312，314，和316。因此，在阵列300中的其它单元被允许，例如，维持未被编程，或维持在前一个被编程的值。
上述所提及的例子，以及图6-8，10-12的例子，示于图中每个位线的电压被认为是漏极电压，Vd。可以了解的是，在图3-5图中的示例，一个单元的漏极端，依据特别阵列结构的应用，可以被连接至其它单元的源极端。此外，依据存储器器件的大小，较多或较少的单元可以组成该阵列架构。
图6是描述根据所描述的系统和方法的实施例，擦除图3阵列的整页或整区块的示例方法的图示。在阵列300中的辅助电荷存储器单元，能够被整页或整区块擦除，也就是，一次擦除许多的位，通过施加不同的电压至正确的字线和位线。辅助电荷存储器单元302，304，306，308，310，312，314和316可以，例如，通过使用图6所描述的方法，被一次擦除。
例如，图6所示，施加0或4.5伏特到正确的位线，以及施加-8伏特到适当的字线，如图6所示，每一个辅助电荷存储器单元302，304，306，308，310，312，314和316，将会有0伏特的源极电压，5伏特的漏极电压，和-8伏特的栅极电压，与图2B的辅助电荷存储器器件100相同。这些单元的源极和栅极电压差是8伏特，以及漏极和栅极电压差是12.5伏特。在漏极和栅极的大电压差，空穴从漏极流到栅极。空穴能够补偿储存在辅助电荷存储器单元的数据端的电子。
图7是描述根据所描述的系统和方法的实施例，读取阵列300的示例方法的图示。通过施加特定的电压至适当的字线和位线，能够读取个别的单元，这类似于参照图5-图所讨论的编程和擦除。如图8中所示，尚未被读取的单元的源极或漏极可以被允许浮接。
例如，用WLn，BLn-1，和BLn可以读取辅助电荷存储器单元302。在一个实施例中，单元302的栅极电压可以是3伏特，源极电压可以是1.6伏特，漏极电压可以是0伏特。依这个方式，当单元302的数据端没有储存电荷时，电流可以流动，当单元302的数据端有储存电荷，则没有电流流动，或是很少电流流动。可以了解的是，真正用来读取特定单元的源极，漏极，和栅极电压，将会依应用而不同，例如，储存在单元的辅助电荷端的电荷数量，会影响这些电压要求。
在一个实施例，很少或没有电流可以指示一个逻辑状态，然而，较高的电流可以指示另一个逻辑状态。在这样一个实施例，在每一个存储器单元中，可以储存两种状态。此外，在另一个实施例，不同的电流级别可以指示储存在每个存储器单元中的多重逻辑电平。例如，通过储存不同的电荷级别在单元302的数据端，不同的逻辑状态可以被储存。
图8是描述根据描述的系统和方法的实施例的辅助电荷存储器单元的示例阵列800的图示。阵列800类似于阵列300，除了在位线两边的辅助电荷，是交错排列的。正如图9-11所示，编程、擦除、和读取，可以依图5，6，和7，以相似的方式执行。
图9是描述根据所描述的系统和方法的实施例，编程阵列800的示例方法的图示。在阵列800中的辅助电荷存储器单元，通过施加特定的电压至正确的字线和位线，能够被个别的编程。辅助电荷存储器单元902可以，例如，通过施加0伏特至BLn-1，5伏特至BLn，和5伏特至WLn，被编程。依这个方式，辅助电荷存储器单元902将会有0伏特的源极电压，5伏特的漏极电压，和5伏特的栅极电压，与图2A的辅助电荷存储器器件100相同。参照图2A所描述，电子900可以开始由源极流向漏极，以及一些电子900将会穿越第一氧化层，进入在单元902的数据端电荷陷获层。
其它的位线可以被允许浮接，以及0伏的电压将会被施加在其它字线上，所以，在编程单元304期间，在其它单元中，将会很少或没有电流流动。依这个方式，其它单元维持未被编程，或维持在前一个被编程的值。
图10是描述执行一个整页/整区块擦除的图示，其近似于上述图6的示例方法。因此，辅助电荷存储器单元902，904，906和908可以，例如，如图10所示，通过施加0或4.5伏特至正确的位线，以及，如图10所示，通过施加-8伏特至正确的字线，被擦除。每个辅助电荷存储器单元902，904，906和908将会有0伏特的源极电压，4.5伏特的漏极电压，和-8伏特的栅极电压，与图2B的辅助电荷存储器器件100相同。源极和栅极电压差是8伏特，以及漏极和栅极电压差是12.5伏特。在漏极和栅极的大电压差，将会导致空穴从漏极流到栅极，其中空穴能够补偿储存在辅助电荷存储器单元902，904，906和908数据端的电子。
图11是描述根据所描述的系统和方法的实施例，读取阵列800的示例方法的图示。通过施加特定的电压至正确的字线和位线，能够读取个别的单元。如图11中所示，没有被读取的单元，其源极和漏极将可以被允许浮接。
因此，用WLn，BLn-1，和BLn可以读取辅助电荷存储器单元902。单元902的栅极电压可以是3伏特，源极电压可以是1.6伏特，漏极电压可以是0伏特。依这个方式，当单元902的数据端没有储存电荷，电流可以流动，当器件的数据端有储存电荷，则没有电流流动，或是很少电流流动。可以了解的是，真正用来读取一个特定单元的源极、漏极、和栅极电压，将会依应用而不同，例如，储存在单元辅助电荷端的电荷数量。
本发明的特定实施例已在上面描述，可以了解的是，该被描述的实施例仅只是用于说明的示例而已。因此，本发明应该不被限制于所描述的实施例。当然，在此所描述的本发明的范围，只能依随后的权利要求书和以上的说明书以及附图来限制。

Claims (20)

1.一种非易失性存储器阵列，包括多个辅助电荷存储器单元，每一个该多个辅助电荷存储器单元包括：
一个晶体管，其包括一个衬底以及在衬底植入源极区域和漏极区域；
一个栅极电极，被形成在该衬底以及部分源极和漏极区域上，该栅极电极包括一个陷获层，该陷获层在电性上被分成两边，一边作为辅助电荷端，通过陷获电子在该层中，被固定在高电压，另一边作为数据端，用来储存数据；以及
一个突变的电场区域，由该多个辅助电荷存储器单元的每个的辅助电荷端和数据端所形成，介于该辅助电荷端和该数据端之间，
其中该辅助电荷存储器单元被排列成对，其中在一对辅助电荷存储器单元中的辅助电荷端是相邻的。
2.如权利要求1所述的非易失性存储器阵列，还包括多个位线和字线，其中该辅助电荷存储器单元，在每一行中，被成对地排列在位线的两边。
3.如权利要求1所述的非易失性存储器阵列，还包括多个位线和字线，其中该辅助电荷存储器单元，依该字线交错的方式排列，且在每一行中成对地排列。
4.如权利要求1所述的非易失性存储器阵列，还包括多个位线和字线。
5.如权利要求4所述的非易失性存储器阵列，其中该多个位线和字线被排列成，每一个辅助电荷存储器单元能够被个别地编程。
6.如权利要求4所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被整页的擦除。
7.如权利要求4所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被整区块的擦除。
8.如权利要求1所述的非易失性存储器阵列，其中该多个辅助电荷存储器单元的每一个，还包括：
硅衬底；
形成在该衬底上的漏极区域；
形成在该衬底上的源极区域；以及
陷获层。
9.如权利要求8所述的非易失性存储器阵列，其中该陷获层包括形成在衬底上介于源极和漏极区域之间的氧化层-氮化物-氧化层。
10.如权利要求8所述的非易失性存储器阵列，其中该非易失性存储器阵列被配置为闪速存储器。
11.一种非易失性存储器阵列，其包括：
多个位线；
多个字线；以及
多个辅助电荷存储器单元，每个该多个辅助电荷存储器单元包括：
一个晶体管，其包括一个衬底以及在衬底植入源极区域和漏极区域；
一个栅极电极，被形成在该衬底以及部分源极和漏极区域上，该栅极电极包括一个陷获层，该陷获层在电性上被分成两边，一边作为辅助电荷端，通过陷获电子在该层中，被固定在高电压，另一边作为数据端，用来储存数据；以及
一个突变的电场区域，由该多个辅助电荷存储器单元的每个的辅助电荷端和数据端所形成，介于该辅助电荷端和该数据端之间，
其中该辅助电荷存储器单元，在每一行中，被成对地排列在位线的两边，其中在一对辅助电荷存储器单元中的辅助电荷端是相邻的。
12.如权利要求11所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被个别地编程。
13.如权利要求11所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被个别地擦除。
14.如权利要求11所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被整页地擦除。
15.如权利要求11所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被整区块地擦除。
16.一种非易失性存储器阵列，其包括：
多个位线；
多个字线；以及
多个辅助电荷存储器单元，每个该多个辅助电荷存储器单元包括：
一个晶体管，其包括一个衬底以及在衬底植入源极区域和漏极区域；
一个栅极电极，被形成在该衬底以及部分源极和漏极区域上，该栅极电极包括一个陷获层，该陷获层在电性上被分成两边，一边作为辅助电荷端，通过陷获电子在该层中，被固定在高电压，另一边作为数据端，用来储存数据；以及
一个突变的电场区域，由该多个辅助电荷存储器单元的每个的辅助电荷端和数据端所形成，介于该辅助电荷端和该数据端之间，
其中该辅助电荷存储器单元，依该字线交错的方式排列，且在每一行成对地排列，其中在一对辅助电荷存储器单元中的辅助电荷端是相邻的。
17.如权利要求16所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被个别地编程。
18.如权利要求16所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被个别地擦除。
19.如权利要求16所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被整页地擦除。
20.如权利要求16所述的非易失性存储器阵列，其中该多个位线和字线被排列成使得每一个辅助电荷存储器单元能够被整区块地擦除。
CN200710002145A 2006-01-06 2007-01-04 一种用于辅助电荷存储器阵列的结构 Active CN100583442C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/326,855 2006-01-06
US11/326,855 US7206227B1 (en) 2006-01-06 2006-01-06 Architecture for assisted-charge memory array

Publications (2)

Publication Number Publication Date
CN101005080A CN101005080A (zh) 2007-07-25
CN100583442C true CN100583442C (zh) 2010-01-20

Family

ID=37914157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710002145A Active CN100583442C (zh) 2006-01-06 2007-01-04 一种用于辅助电荷存储器阵列的结构

Country Status (2)

Country Link
US (1) US7206227B1 (zh)
CN (1) CN100583442C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8861273B2 (en) * 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
TWI244165B (en) * 2002-10-07 2005-11-21 Infineon Technologies Ag Single bit nonvolatile memory cell and methods for programming and erasing thereof

Also Published As

Publication number Publication date
CN101005080A (zh) 2007-07-25
US7206227B1 (en) 2007-04-17

Similar Documents

Publication Publication Date Title
CN1864231B (zh) 内存装置以及使用正栅极应力以恢复过度擦除存储单元的方法
CN100538897C (zh) 动态参考编程的算法
US20030185055A1 (en) Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
KR101308692B1 (ko) 메모리 디바이스들을 소거 및 프로그래밍하는 방법
CN101794788A (zh) 非易失性存储器衬底瞬时热载流子注入编程和擦除方法
JP2993358B2 (ja) 不揮発性半導体記憶装置の動作方法
US20210082938A1 (en) Single poly non-volatile memory device, method of manufacturing the same and single poly non-volatile memory device array
US8687424B2 (en) NAND flash memory of using common P-well and method of operating the same
CN100353529C (zh) 识别程序化及抹除存储单元中的逻辑信息的方法
KR100418718B1 (ko) 플래쉬 메모리 셀의 소거 방법
CN101013703B (zh) 一种用于辅助电荷存储器器件的阵列结构
US7170794B2 (en) Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
CN101232025A (zh) 非易失性存储装置及其操作方法
CN100583442C (zh) 一种用于辅助电荷存储器阵列的结构
US20040130942A1 (en) Data retention for a localized trapping non-volatile memory
JP2963882B2 (ja) フラッシュメモリセルのプログラム方法
CN101345262A (zh) 降低存储器元件的第二位效应的半导体结构以及方法
US20100259984A1 (en) Erase method of nonvolatile semiconductor memory device
US7161840B2 (en) Erase method in flash memory device
US7723778B2 (en) 2-bit assisted charge memory device and method for making the same
US6768683B1 (en) Low column leakage flash memory array
JP5162075B2 (ja) 不揮発性半導体メモリ及びその動作方法
CN100386883C (zh) 非易失性存储单元及其操作方法与非易失性内存
WO2005101422A2 (en) Non-volatile memory array
CN106935269A (zh) 一种存储单元的编程方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant