TW548833B - Erase scheme for non-volatile memory - Google Patents
Erase scheme for non-volatile memory Download PDFInfo
- Publication number
- TW548833B TW548833B TW091115784A TW91115784A TW548833B TW 548833 B TW548833 B TW 548833B TW 091115784 A TW091115784 A TW 091115784A TW 91115784 A TW91115784 A TW 91115784A TW 548833 B TW548833 B TW 548833B
- Authority
- TW
- Taiwan
- Prior art keywords
- volatile memory
- erasing
- mentioned
- source
- item
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
- A61K31/00—Medicinal preparations containing organic active ingredients
- A61K31/33—Heterocyclic compounds
- A61K31/335—Heterocyclic compounds having oxygen as the only ring hetero atom, e.g. fungichromin
- A61K31/365—Lactones
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P33/00—Antiparasitic agents
- A61P33/02—Antiprotozoals, e.g. for leishmaniasis, trichomoniasis, toxoplasmosis
- A61P33/06—Antimalarials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Health & Medical Sciences (AREA)
- Veterinary Medicine (AREA)
- Chemical & Material Sciences (AREA)
- Medicinal Chemistry (AREA)
- Pharmacology & Pharmacy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Epidemiology (AREA)
- Tropical Medicine & Parasitology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Organic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Description
548833 五、發明說明(1) t發明係有關於一種半導體記憶裝置之資料抹除 法,^是有關於-種於間極具有電荷捕捉介電=料 編程唯讀記憶體之資料抹除方法。 '之可 目月ίι,用以儲存貧料之非揮發記憶體相當普遍且 Ϊ: J丨其應用之領域廣泛,例如各種可攜式通訊系统:美 國專利編號5768 1 92 (Eltan)揭露―種裝置、編程方法吳 以及於兩乳化石夕層之間具有捕捉電荷介電層 記憶體(PROM )單元之資料讀取方法。 f唯3貝 第1圖係顯示於美國專利編號5 768 1 92中所揭露之 記憶體(P_)單元的結構剖面圖,其中,該傳統技術二、 利用0N0作為閘極絕緣層。此類型之pR〇M可利用使電子陷、 (trap )於氮化矽層2〇鄰近於源極14以及汲極16之兩端以 遂行編程之動作。氮化矽層2〇係位於矽氧化層18以及。之 間。由於此類型PR0M之材料特性所致, 存兩位元之資料。 早早凡上储 以下描述可編程唯讀記憶體之資料抹除方式。傳统資 料抹除方法為帶對帶熱電洞抹除法(band_t〇_band 、 hot-hole erase)。當矽氧化層18甚厚時,例如為“⑽ ^以上,必須提高位於閘極24與^^型區14或“之間的偏 壓,才能使得Flowler-Nordheim隧穿電流流過矽氧化層 18 口此N型區1 4或1 6與通道區之間的電壓差將比閘極 24與N型區14或16之間的電壓差先行變大而導致N 16之末端發生電壓崩潰。 & ^ 由電子帶對帶隧穿效應所產生的熱電洞係由空乏區中
548833 五、發明說明(2) ^電場所加速。當熱電洞得到足夠之能量時,可注入 持於低電位之閘極24並停留於氡化 ' 儲存於氮化石夕層2。之電石夕層2°中。因此,先前 儲存之資料= 電润結合,故能將先前所 誤r然^傳統帶對帶熱電洞抹除法將導致嚴重之讀取錯 ^-r,VT"b) 層18,會加強短通道側向電場以及幫助 i::子穿越氧化層’造成資料可靠度上的問題。 提供-:非2 L為了解決上述問胃,本發明主要目的在於 i除;^發記憶體之抹除方法,在執行帶對帶熱電洞 抹除,、再執仃-道修補編程程序(s〇ft Pr〇gram a^n,ea並改ϊ 口 ί因為殘留於氧化層之電洞所造成之讀取錯 、因為過度抹除所導致之短通道效應。 之抹:ίί上的2發明提出-種非揮發記憶單元 以及第-源桎/ ;5 ^ k早兀具有基底、第一源極/汲極 ^ 及極’第一源極/汲極與第二 具有位於第-絕缘有閘#,而閘極與通道區之間 捕捉材料,非揮;=第2緣層之間的非導電性電荷 ί捕=電洞抹除程序,•由注入熱電洞至非導;性; 二此日士 1 =移除儲存於非導電性電荷捕捉材料之第一電 子’此日守尚有部分電洞存在於之第電 實施例:移除存在於第二絕緣層之電洞。 548833 五 發明說明(3) 第2圖係顯示根據本發明實施二 元的結構剖面圖以月勃r册 η 唯靖记憶體單 A狂〇 另者為汲極36。通道區上古炎一斤 夕層3 8,其為一絕緣層,厚产 為一氧化 層38上方為氮化矽層4〇,厚^約 、。^圭。二氧化矽 兮?橋仅六陆 又 為〇〇矣。鼠化秒声 4保存層,能夠捕捉注入至氮化矽層40之 “〇為一 一乳化矽層42係形成於氮化矽層4〇上, ^子。另一 佳,二氧化矽層42隔離, 卜 子度為80-1〇〇埃較 “,另夕卜,开氧化石夕層42上之導電閑極 另外,形成閘極44之材料可為複晶矽。 电位 當欲於PROM記憶單元之汲極端寫 與汲極36端提供電壓以產生垂直以及,* :閘極44 沿著通道區移動之電子。當電 处二:藉以加速 :切層38之能障時穿過二氧化彻跨越- i 化矽層4°中’如第2圖中虛線所標示之區 s電子所陷入之區域係靠近沒極36, ς 之電場最強’ θ此電子最有可能得 處 ,秒⑽之能障。當越多電子被捕捉於“。=二 單元之源極端寫入資料時,只要=旛:要_記憶 供應至源極端即可。 將原供應於&極之電壓改 因為氮化矽層40並非導電材料,故 同之區域’例如氣化柳靠近源極不 端。因此,本發明所述之記憶單元能夠儲存一位元;:之
548833 五、發明說明(4) 資料。 根據本發日月實施例所揭露之非揮發記憶 係先使用帶對帶熱電洞抹除法(band_t〇_band h(;t方=, erase)。熱電洞係由帶對帶隨穿電子效應所產生,le 由位於空乏區之電場所加速。在&,源/没極36所施加: 正偏Μ為3〜10伏特’而施加於閘極之負偏壓為_ι〇〜 特。 夂 當熱電洞得到足夠之能量時,可注入至維持於 =極”並停留於氮切層4"。因&,先前寫人動 儲存於氮化矽層4 0之電子即可與電洞,^ ^ ^ ^ ^ ^ ^ ^ 儲存之資料消除。 又月匕將先别所 然而,因為帶對帶熱電洞抹除法所造成之殘 化層38的多餘電洞,因此導致嚴重之讀取錯誤(^以夕虱 disturb)。為了解決上述問題,因此本發明於執行 ▼熱電洞抹除法清除資料後’再執行一道修補編程十 (soft program anneal )以克服上述問題。 第3圖係顯示根據本發明實施例所述之唯讀記情 元的結構剖面圖以及執行修補編程程序時所加之偏‘壓。 補編程程序(soft program anneal )係直接使殘餘夕 洞脫離或藉由施加大電場所產生之隧穿效應而使得電 入矽氧化層38以與位於矽氧化層38之多餘電洞結合’ 之。在此,約9〜10伏特之正電壓係直接至閘極44以移除于、 多餘電洞,或驅動位於基底32之電子,使其穿過矽氧化、 38以抵銷電洞。在此,源極/汲極以及基底之偏壓皆為^
548833 五、發明說明(5) 特,而修補編程程岸之勃# 士 π狂斤之執订日守間約為5〇ms。 /汲極34接地,並提供〇〜8伏另外將源極 提供3〜13伏特之電堡至=之源f汲極⑼,且 的效果。 冋樣可以達到修補編程 第4圖係顯示根據本發明實施例所述之非揮發記慎體 抹除方法之刼作流程圖。首先,執行預編程 ^
Pnr〇gram)以提高各記憶單元隻臨界電壓以 抹除(over erasing) (S1 01)。接著,劫一册虹慨光 除法以消除儲存於記憶*元之電子(sm) y此^、 元之臨界電壓降低。接下來,執行抹除驗證 口=早 (verification)動作以確認各記憶單元之臨界電壓皆位於 預期之位準(S1 03)。#未通過驗證,則 執行資料抹除步驟,直到記情單元夕#與^^ UZ重新 ^ ^ ^早70之界電壓達到目標位 準為止。若通過驗證,則執行修補編程程序(SO” program anneal ) (S104)以消除因為執行 除所遺留於記憶單元之電洞。 V ,,、、电,Π抹 根據本實施例,修補編程程序可利用 Flowler-Nordheim 隧穿效應(F_N tunneHng effect)、熱 載子效應、以及二次熱載子效應等來達成。最後,再執 修補編程程序後之驗證步驟(S1 05)以檢驗修補編程程序是 否完成,#未完成,則回到步驟S1 04重複執行修補編程程 序,直到通過S1 0 5之驗證步驟為止。 苐5圖係顯示g品界電壓△ v t與讀取時間變化之關係 圖。如第5圖所示,在執行同樣次數之讀取測試中,執行
548833 、發明說明(6) __ =補^程序之記憶單元的臨界電壓Δη變化量遠小於 所程程序之記憶單元,顯示根據本發明實施例 電洞,法所產生之問‘除方/有放解決執行帶對帶熱 、、、示上所述,本發明在献雷洞抹除德 程程庠以欲作々降抑牡熱窀/U体陈後再增加一道修補編 菇#序修思早元被熱電洞所損壞之區域。在勃杆倏 加之電場= 電洞因為被注入之電子抵銷或被施 電、、间J推離5己早70而消失。若減少留在記憶單元事之 目,可有效減少執行讀取動作時 ^ 及編程動作時所流失之雷/廿、““I:生錯决之機會以 11。另外,由於根據本發 、+保存特 知',且電力消耗低,因此六i7、、、私私序執行時間 本發明雖以較佳實於1 現仃儀器架構下使用。 本發明的範圍,任何熟m路如上’然其並非用以限定 精神和範圍内,當可做些=技藝者,在不脫離本發明之 保護範圍當視後附之申、更動與潤飾,因此本發明 甲巧專利範圍所界定者為準。月之
0389-74651wf(η);Ρ900512;ROBERT.pt d 548833 圖式簡單說明 為使本發明之上 -一 /χ ^ 目的、特徵和優點能费B日& n 下文特舉一較佳實施 W 此文明顯易懂, 下· 例,並配合所附圖式,作1 Λ 下· 作砰細說明如 圖示說明: 第1圖係顯示於美爾击 記憶體單元的結構剖面2專利編號5 768 1 92中所揭露之唯讀 弟2圖係顯示根摅β 壓 元的結構剖面圖以及發明實施例所述之唯讀記憶體單 。 及執行帶對帶熱電洞抹除時所加之偏早 弟3圖係顯示根摅 元的結構剖面圖以及發明實施例所述之唯讀記憶體單 第4圖係顯示根行修補編程程序時所加之偏壓。 抹除方法之操作流程圖本發明實施例所述之非揮發記憶體 第5圖係顯示臨界° ^ 符麥★兒明: 電壓與讀取時間變化之關係圖。 14、34〜源極; 1 6、3 6〜汲極; 18、22、38、42 〜矽氧 2〇、40〜氮化矽層;虱化層, 24、44〜閘極; 3 2〜基底。 0389-7465twf(n);P900512;ROBERT.ptd 第10頁
Claims (1)
- 548833 /、、申請專利範圍 執行ί非揮發記憶單元之抹除方法,包括下μ丰· 情星-、、、電洞抹除程序,夢由、、主入埶念 丨】V驟·· 氐早兀以移 汁猎由/入熱電洞至一非揎恭# 中尚有部分上述非揮發記憶單元之第-電ΐϊ 執行修補上切揮發記憶單元;以及/、 之電2洞。…以移除存在於上述非揮發記憶單元 除方^如Π ΐ利範圍第1項所述之非揮發記怜單元之姑 揮發記憶程程序係注入第二電^ 3.如申试專汨^存在於上述非揮發記憶單元之電、,同。 除方法,“ ”範圍第1項所述之非揮發記憶單元Λ ^ , ’、 上述修補編程程序#利用γ 1 抹 於上4述:揮發記憶單元之電;同=她加電場而將存在 口 口一·種非揮發記憶單元之抹除方、本, 早兀具有一基底、一第一 Μ方法,上述非揮發記憶 極,上述第-源極//極/第極及-第二源極/汲 區,上述通道區上具有一/一源極^汲極之間具有一通道 有位於—第—絕声、1"。,上述閘極與通道區之間且 荷捕捉材料,上述“發二間的非導電性電 驟: 隐早70之抹除方法包括下列步 執行熱電洞抹除程序,葬 性電荷捕捉材料以移=^ ,入熱電洞至上述非導電 之第一電子,其中尚 罨丨電何捕捉材料 以及 卩刀電洞存在於上述第二絕緣層; 執行修補編程程序以孩^ + 序以移除存在於上述第二絕緣層之電 第11頁 0389-7465twf(n);P900512;ROBERT.ptd 548833 六、申請專利範圍 洞0 5·如申請專利範圍第4項所述之非揮發記憶單元之抹 除方法,其中上述第二源極/汲極於執行熱電洞 時係施加正偏壓。 ^ # 6 ·如申睛專利範圍第5項所述之非揮發記憶單元之抹 除方法,其中上述正偏壓之範園係位於3伏特至丨〇伏特之 間。 、 7·如申請專利範圍第4項所述之非揮發記憶單元之抹 除方法,其中上述閘極於執行熱電洞抹除程序時係施加 偏壓。 、 8.如申請專利範圍第7項所述之非揮發記憶單元之抹 除方法,其中上述負偏壓之範園係位於—〇 · 〇丨伏特至—丨〇伏 特之間。 9 ·如申請專利範圍第4項所述之非揮發記憶單元之抹 除方法,其中上述基底、第一源極/汲極以及第二源極/汲 極於執行修補編程程序時係接地。 1 0 ·如申請專利範圍第4項所述之非揮發記憶單元之抹 除方法,其中上述基底以及第一源極/汲極於執行修補編 程程序時係接地,而上述第二源極/汲極係施加〇 · Q 1伏特 至8伏特之偏壓。 11 ·如申請專利範圍第4項所述之非揮發記憶單元之抹 除方法,其中上述第二絕緣層係位於上述通道區之上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/112,707 US6614694B1 (en) | 2002-04-02 | 2002-04-02 | Erase scheme for non-volatile memory |
Publications (1)
Publication Number | Publication Date |
---|---|
TW548833B true TW548833B (en) | 2003-08-21 |
Family
ID=27765480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091115784A TW548833B (en) | 2002-04-02 | 2002-07-16 | Erase scheme for non-volatile memory |
Country Status (5)
Country | Link |
---|---|
US (1) | US6614694B1 (zh) |
EP (1) | EP1351252A1 (zh) |
JP (1) | JP4945734B2 (zh) |
CN (1) | CN1208828C (zh) |
TW (1) | TW548833B (zh) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7031196B2 (en) * | 2002-03-29 | 2006-04-18 | Macronix International Co., Ltd. | Nonvolatile semiconductor memory and operating method of the memory |
TWI305046B (zh) * | 2002-09-09 | 2009-01-01 | Macronix Int Co Ltd | |
US7069471B2 (en) * | 2002-10-18 | 2006-06-27 | Sun Microsystems, Inc. | System PROM integrity checker |
US6967873B2 (en) * | 2003-10-02 | 2005-11-22 | Advanced Micro Devices, Inc. | Memory device and method using positive gate stress to recover overerased cell |
KR100558004B1 (ko) * | 2003-10-22 | 2006-03-06 | 삼성전자주식회사 | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 |
US7151692B2 (en) * | 2004-01-27 | 2006-12-19 | Macronix International Co., Ltd. | Operation scheme for programming charge trapping non-volatile memory |
US7158411B2 (en) * | 2004-04-01 | 2007-01-02 | Macronix International Co., Ltd. | Integrated code and data flash memory |
US7075828B2 (en) * | 2004-04-26 | 2006-07-11 | Macronix International Co., Intl. | Operation scheme with charge balancing erase for charge trapping non-volatile memory |
US7209390B2 (en) * | 2004-04-26 | 2007-04-24 | Macronix International Co., Ltd. | Operation scheme for spectrum shift in charge trapping non-volatile memory |
US7164603B2 (en) * | 2004-04-26 | 2007-01-16 | Yen-Hao Shih | Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory |
US7187590B2 (en) * | 2004-04-26 | 2007-03-06 | Macronix International Co., Ltd. | Method and system for self-convergent erase in charge trapping memory cells |
CN100463138C (zh) * | 2004-04-26 | 2009-02-18 | 旺宏电子股份有限公司 | 电荷陷入非易失性存储器的电荷平衡操作方法 |
US7133313B2 (en) * | 2004-04-26 | 2006-11-07 | Macronix International Co., Ltd. | Operation scheme with charge balancing for charge trapping non-volatile memory |
KR100606927B1 (ko) | 2004-05-06 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 및 그 구동방법 |
US7190614B2 (en) * | 2004-06-17 | 2007-03-13 | Macronix International Co., Ltd. | Operation scheme for programming charge trapping non-volatile memory |
US7139200B2 (en) * | 2004-06-23 | 2006-11-21 | Macronix International Co., Ltd. | Method of identifying logical information in a programming and erasing cell by on-side reading scheme |
US20060007732A1 (en) * | 2004-07-06 | 2006-01-12 | Macronix International Co., Ltd. | Charge trapping non-volatile memory and method for operating same |
US7106625B2 (en) * | 2004-07-06 | 2006-09-12 | Macronix International Co, Td | Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same |
US7133317B2 (en) * | 2004-11-19 | 2006-11-07 | Macronix International Co., Ltd. | Method and apparatus for programming nonvolatile memory |
US20060113586A1 (en) * | 2004-11-29 | 2006-06-01 | Macronix International Co., Ltd. | Charge trapping dielectric structure for non-volatile memory |
US7315474B2 (en) | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
US7473589B2 (en) | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
US7352631B2 (en) * | 2005-02-18 | 2008-04-01 | Freescale Semiconductor, Inc. | Methods for programming a floating body nonvolatile memory |
US7158420B2 (en) * | 2005-04-29 | 2007-01-02 | Macronix International Co., Ltd. | Inversion bit line, charge trapping non-volatile memory and method of operating same |
US7763927B2 (en) | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
US7301818B2 (en) * | 2005-09-12 | 2007-11-27 | Macronix International Co., Ltd. | Hole annealing methods of non-volatile memory cells |
US7881123B2 (en) * | 2005-09-23 | 2011-02-01 | Macronix International Co., Ltd. | Multi-operation mode nonvolatile memory |
CN100456478C (zh) * | 2005-10-17 | 2009-01-28 | 亿而得微电子股份有限公司 | 单栅极非易失性内存的擦除方法 |
US7907450B2 (en) | 2006-05-08 | 2011-03-15 | Macronix International Co., Ltd. | Methods and apparatus for implementing bit-by-bit erase of a flash memory device |
US20080080252A1 (en) * | 2006-09-29 | 2008-04-03 | Rainer Spielberg | Methods of programming a memory cell and memory cell arrangements |
US7811890B2 (en) * | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
US8772858B2 (en) | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
US8223540B2 (en) | 2007-02-02 | 2012-07-17 | Macronix International Co., Ltd. | Method and apparatus for double-sided biasing of nonvolatile memory |
US7795088B2 (en) * | 2007-05-25 | 2010-09-14 | Macronix International Co., Ltd. | Method for manufacturing memory cell |
US7737488B2 (en) | 2007-08-09 | 2010-06-15 | Macronix International Co., Ltd. | Blocking dielectric engineered charge trapping memory cell with high speed erase |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
KR20100013485A (ko) * | 2008-07-31 | 2010-02-10 | 삼성전자주식회사 | 메모리 장치 및 웨어 레벨링 방법 |
US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177393A (ja) * | 1992-12-03 | 1994-06-24 | Rohm Co Ltd | 不揮発性記憶装置およびその駆動方法、ならびに製造方法 |
JP3417974B2 (ja) * | 1993-06-03 | 2003-06-16 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置 |
JPH07192486A (ja) * | 1993-12-02 | 1995-07-28 | Motorola Inc | 電気的にプログラム可能な読み取り専用メモリ・セルのプログラミング方法 |
US5680350A (en) * | 1994-12-14 | 1997-10-21 | Micron Technology, Inc. | Method for narrowing threshold voltage distribution in a block erased flash memory array |
AU6185196A (en) * | 1995-07-03 | 1997-02-05 | Elvira Gulerson | Method of fabricating a fast programming flash e2prm cell |
US5774400A (en) * | 1995-12-26 | 1998-06-30 | Nvx Corporation | Structure and method to prevent over erasure of nonvolatile memory transistors |
US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
JP4550206B2 (ja) * | 1999-02-19 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の駆動方法 |
JP3958899B2 (ja) * | 1999-09-03 | 2007-08-15 | スパンション エルエルシー | 半導体記憶装置及びその製造方法 |
JP4586219B2 (ja) * | 1999-09-17 | 2010-11-24 | ソニー株式会社 | 不揮発性半導体記憶装置の消去方法 |
JP4697993B2 (ja) * | 1999-11-25 | 2011-06-08 | スパンション エルエルシー | 不揮発性半導体メモリ装置の制御方法 |
JP4923318B2 (ja) * | 1999-12-17 | 2012-04-25 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
US6307784B1 (en) * | 2001-02-28 | 2001-10-23 | Advanced Micro Devices | Negative gate erase |
US6720614B2 (en) * | 2001-08-07 | 2004-04-13 | Macronix International Co., Ltd. | Operation method for programming and erasing a data in a P-channel sonos memory cell |
US6512696B1 (en) * | 2001-11-13 | 2003-01-28 | Macronix International Co., Ltd. | Method of programming and erasing a SNNNS type non-volatile memory cell |
-
2002
- 2002-04-02 US US10/112,707 patent/US6614694B1/en not_active Expired - Lifetime
- 2002-07-16 TW TW091115784A patent/TW548833B/zh not_active IP Right Cessation
- 2002-07-23 EP EP02255147A patent/EP1351252A1/en not_active Withdrawn
- 2002-07-31 CN CNB021273219A patent/CN1208828C/zh not_active Expired - Lifetime
- 2002-09-10 JP JP2002263840A patent/JP4945734B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003303905A (ja) | 2003-10-24 |
JP4945734B2 (ja) | 2012-06-06 |
CN1208828C (zh) | 2005-06-29 |
EP1351252A1 (en) | 2003-10-08 |
CN1449024A (zh) | 2003-10-15 |
US6614694B1 (en) | 2003-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW548833B (en) | Erase scheme for non-volatile memory | |
US7149125B1 (en) | Location-specific NAND (LS NAND) memory technology and cells | |
US6721204B1 (en) | Memory erase method and device with optimal data retention for nonvolatile memory | |
KR101308692B1 (ko) | 메모리 디바이스들을 소거 및 프로그래밍하는 방법 | |
US8446778B2 (en) | Method for operating a flash memory device | |
TW476144B (en) | Non-volatile memory | |
KR20060120078A (ko) | 게이트 유발 접합 누설 전류를 사용하는 플래시 메모리프로그래밍 | |
US7474562B2 (en) | Method of forming and operating an assisted charge memory device | |
US7773430B2 (en) | Method of identifying logical information in a programming and erasing cell by on-side reading scheme | |
JP2008217972A (ja) | 不揮発性メモリ素子の作動方法 | |
TWI230944B (en) | Overerase protection of memory cells for nonvolatile memory | |
TWI238413B (en) | Methods for enhancing erase of a memory device, programmable read-only memory device and method for preventing over-erase of an NROM device | |
KR100558004B1 (ko) | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 | |
US5862078A (en) | Mixed mode erase method to improve flash eeprom write/erase threshold closure | |
TW201025340A (en) | Window enlargement by selective erase of non-volatile memory cells | |
US20040130942A1 (en) | Data retention for a localized trapping non-volatile memory | |
JP4490630B2 (ja) | 不揮発性メモリの消去方法 | |
TWI247310B (en) | Method for operating memory cell | |
US20080205156A1 (en) | Method of operating nonvolatile memory device | |
US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
US7852680B2 (en) | Operating method of multi-level memory cell | |
TW200847161A (en) | Three cycle sonos programming | |
KR101281683B1 (ko) | 전하 트랩형 플래시 메모리 소자의 작동 방법 | |
US20080031052A1 (en) | A double-bias erase method for memory devices | |
JP2001167587A (ja) | 半導体記憶装置及び記憶方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |