JP2007080476A

JP2007080476A - 不揮発性メモリセルの過剰消去を保護する方法および装置

Info

Publication number: JP2007080476A
Application number: JP2006083331A
Authority: JP
Inventors: Yi Ying Liao; 廖意瑛; Chih Chieh Yeh; 葉致▲かい▼; Wen Jer Tsai; 蔡文哲; Tao-Cheng Lu; 盧道政
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2005-09-09
Filing date: 2006-03-24
Publication date: 2007-03-29
Also published as: CN1929030A; US7224619B2; EP1763039B1; US7486568B2; US20070201269A1; EP1763039A1; US20070058445A1

Abstract

【課題】不揮発性メモリセルを消去命令に応じて過剰に消去することを保護する方法および装置を開示する。
【解決手段】電荷捕捉メモリセルを消去する方法であって、複数の電荷捕捉メモリセルを消去するために命令に応じてそれぞれが閾値電圧と関連した電荷捕捉構造、プログラミングされた状態および消去された状態を有し、第一バイアス処置を複数の電荷捕捉メモリセルの電荷捕捉メモリセルをプログラミングするために適用することと、第二バイアス処置を複数の電荷捕捉メモリセルで消去された状態を確立するために適用することを含み、前記の複数の電荷捕捉メモリセルの各電荷捕捉メモリセルの電荷捕捉構造がプログラミングされた状態よりも消去された状態で高い正味電子電荷を有することを特徴とする方法。
【選択図】図５

Description

本技術は一般に半導体デバイスに関し、より詳細にはプログラミングおよび消去作業に係わる不揮発性メモリに関する。

図１Ａおよび図１Ｂの両図は基板１７０、第一電流端子１５０、第二電流端子１６０、下部酸化物１４０、電荷捕捉構造１３０、上部酸化物１２０およびゲート１１０を有する電荷捕捉メモリセルを示す。図１Ａおよび図１Ｂは電荷捕捉構造の異なる部分で高閾値状態を確立する電荷捕捉メモリセルを示す。
代表的な上部酸化物として厚みが約５０から１００オングストロームの二酸化珪素および酸窒化珪素または例えばＡｌ₂Ｏ₃のような類似の他の高誘電率材料が挙げられる。
代表的な下部酸化物として、厚みが約３０から１００オングストロームの二酸化珪素および酸窒化珪素または類似の他の高誘電率材料が挙げられる。
代表的な電荷捕捉構造として厚みが約３０から９０オングストロームの窒化珪素またはＡｌ₂Ｏ₃，ＨｆＯ₂などのような金属酸化物を含む似の他の高誘電率材料が挙げられる。電荷捕捉構造は電荷捕捉材料の孔または粒子の不連続な集合、または図に示しているような連続層が可能である。

図１Ａにおいて、電荷捕捉構造１３０の右部分は低閾値状態を確立するためにプログラミング作業を行う。ゲート１１０の電圧は−５Ｖである。ドレイン１６０の電圧は５Ｖである。電源１５０は０Ｖである。基板１７０の電圧は０Ｖである。その結果、電荷捕捉構造１３０の右部分は捕捉された電荷１３３を有する。
図１Ｂにおいて、電荷捕捉構造１３０の左部分は低閾値状態を確立するためにプログラミング作業を行う。ゲート１１０の電圧は−５Ｖである。ドレイン１６０の電圧は０Ｖである。電源１５０は５Ｖである。基板１７０の電圧は０Ｖである。その結果、電荷捕捉構造１３０の左部分は捕捉された電荷１３３を有する。

図２Ａにおいて、不揮発性メモリセルは消去作業をする。ゲート２１０の電圧は−８Ｖである。ドレイン２６０の電圧は１０Ｖである。電源２５０の電圧は１０Ｖである。基板２７０の電圧は１０Ｖである。その結果、電子はゲート２１０から電荷捕捉構造２３０に移動し、そして電荷捕捉構造２３０から基板２７０に移動する。
図２Ｂにおいて、不揮発性メモリセルは逆電圧極性で消去作業をする。ゲート２１０の電圧は１０Ｖである。ドレイン２６０の電圧は−８Ｖである。電源２５０の電圧は−８Ｖである。基板２７０の電圧は−８Ｖである。その結果、電子は電荷捕捉構造２３０からにゲート２１０に移動し、そして基板２７０から電荷捕捉構造２３０に移動する。消去作業はドレイン２６０および／または電源２５０において浮動電圧で実施することもできる。

図３は不揮発性メモリセルを消去するプロセスの流れの例を示す。３１０において、不揮発性メモリセルを消去する命令を受け取る。３２０において、消去命令に応じて不揮発性メモリセルを消去するためのバイアス処理が不揮発性メモリセルの端子に適用される。３３０において、消去実証試験が十分な量の消去が実施されたことを確認するために実施される。もし消去実証試験に失敗すると、不揮発性メモリセルを消去するためのバイアス処理が再び適用される。もし消去実証試験に合格すると、消去プロセスが成功し完了３４０となる。

図４Ａ，図４Ｂおよび図４Ｃは、プログラミングされた状態および消去された状態に対応したいろいろな閾値電圧で不揮発性メモリセルの数の相対分布のグラフを示す。
図４Ａは、消去作業前に、プログラミングされた状態４１０に対応する３．５Ｖ〜４Ｖの範囲の閾値電圧を有するある不揮発性メモリセルおよび消去された状態４２０に対応する５Ｖ〜６Ｖの範囲の閾値電圧を有するある不揮発性メモリセルを示す。
図４Ｂはプログラミングされた状態４１０に対応する閾値電圧を有する不揮発性メモリセルおよび消去された状態４２０に対応する閾値電圧を有する不揮発性メモリセルの両方で実施される消去作業を示す。その結果、プログラミングされた状態４１０に元あった不揮発性メモリセルの分布が消去された状態４１５に移る。同様に、消去された状態４２０に元あった不揮発性メモリセルの分布が消去された状態４２５に移る。
図４Ｃは消去作業後、消去された状態における不揮発性メモリセルの閾値電圧の実際の分布を示すが、それは分布４１５と分布４２５の合計、即ち５Ｖ〜７Ｖの範囲にある分布４３０である。消去作業はプログラミングされた状態４１０における不揮発性メモリセルの閾値電圧を移すのみならず、消去された状態４２０における不揮発性メモリセルの閾値電圧をも移すので、プログラミング／消去サイクルの結果は消去された状態における不揮発性メモリセルの閾値電圧の望ましくない広い分布４３０となる。

したがって、消去された状態における不揮発性メモリセルの閾値電圧の分布が浮動する傾向を減少させながら不揮発性メモリセルに消去作業を実施することが望ましいであろう。

１つの実施態様は電荷捕捉集積回路であり、電荷捕捉メモリセルのアレイとそのアレイに連結したロジックを含む。各電荷捕捉メモリセルは閾値電圧に関連する電荷捕捉構造、プログラミングされた状態および消去された状態を有する。閾値電圧値によってメモリセルがプログラミングされた状態か消去された状態かどうかが決められる。ロジックは各電荷捕捉メモリセルを消去するための命令にいくつかの行動を実行することにより応じる。ロジックは電荷捕捉メモリセルをプログラミングするためにバイアス処理を適用するがその閾値電圧はプログラミングされた状態の外側にある。それから、電荷捕捉メモリセルの消去した状態を確立するためにロジックは他のバイアス処理を適用する。

いくつかの実施態様において、各電荷捕捉メモリセルの電荷捕捉構造は、電荷捕捉構造の局在化した電荷捕捉特性（浮動ゲートの均一な電荷貯蔵と違い）の利点を電荷捕捉部分構造の異なる電荷捕捉部分を閾値電圧、プログラミングされた状態および消去された状態に関連させることによって得ている。１つの実施態様において、ロジックはプログラミングされた状態の外側に閾値電圧を有する複数の電荷捕捉メモリセルの不揮発性メモリセルを同定し、プログラミングバイアス処理によって、プログラミングされた状態の外側に閾値電圧を有するいかなる電荷捕捉部分をプログラミングし、消去バイアス処理によって電荷捕捉部分の消去された状態が確立される。他の実施態様において、プログラミングバイアス処理によって、すべての電荷捕捉メモリセルのすべての電荷捕捉部分がプログラミングされ、消去バイアス処理によって、すべての電荷捕捉メモリセルのすべての電荷捕捉部分の消去された状態が確立される。

いくつかの実施態様において、各電荷捕捉部分は単に１つの消去された状態およびプログラミングされた状態に関連しているのではなく多種のプログラミングされた状態に関連している。多種にプログラミングされた状態は大半のプログラミングされた状態および他のわずかにプログラミングされた状態を含む。１つの実施態様において、プログラミングバイアス処理によって、消去された状態または、わずかにプログラミングされたいかなる状態の閾値電圧を有するいかなる電荷捕捉部分がプログラミングされる。他の実施態様において、プログラミングバイアス処理によって、すべての電荷捕捉メモリセルのすべての電荷捕捉部分がプログラミングされる。

いくつかの実施態様において、プログラミングバイアス処理によって電荷捕捉構造にホール（正孔）が加えられ、消去バイアス処理によって複数の電荷捕捉メモリセルの電荷捕捉構造に電子が加えられる。ホールはバンド間ホットホール伝導によって加えることができる。電子はトンネル電子によって加えることができる。他の実施態様において、プログラミングバイアス処理によって電子が電荷捕捉構造に加えられ、消去バイアス処理によってホールが電荷捕捉構造に加えられる。

不揮発性メモリセルを消去するいろいろな実施態様によって、多数の消去命令に応じて繰り返して消去された不揮発性メモリセルの閾値電圧の浮動を抑制するのに成功する。例えば、プログラミングと消去の１００回のサイクル後、電荷捕捉メモリセルの消去された状態の閾値電圧は約０．７Ｖの大きさを越えずに変化する。

本技術の他の形態は上記の消去を実施するための方法および上記の不揮発性メモリセル集積回路を製造する方法に関する実施態様を含む。

本発明は、不揮発性メモリセルを消去命令に応じて過剰に消去することを保護することができる。

図５は１つの実施態様による不揮発性メモリセルを消去するプロセスフローの例を示す。
５１０において、不揮発性メモリセルを消去する命令を受け取る。
５２０において、消去命令に応じて不揮発性メモリセルをプログラミングするためのバイアス処理が不揮発性メモリセルの端子に適用される。
１つの実施態様において、プログラミングのためのバイアス処理が、区域にあるセルがプログラミングされた状態か消去された状態かに関係なく全区域に適用される。これはセルが消去された状態にあることに関するデータの伝達に伴うオーバーヘッドを減少させるように単純であるという利点がある。
他の実施態様において、プログラミングのためのバイアス処理が消去された状態にあるセルにのみ適用される。これによって、既にプログラミングされた状態にある不揮発性メモリセルの閾値電圧の分布における僅かな移動を防げる。
５３０において、消去命令に応じてプログラミングのためのバイアス処理が適用された後、不揮発性メモリセルを消去するためバイアス処理が不揮発性メモリセル端子に適用される。
５４０において、消去実証試験が十分な量の消去が実行されたかを確認するために実施される。もし消去実証試験に失敗すると、揮発性メモリセルを消去するためバイアス処理が再び適用される。もし消去実証試験に合格すると消去プロセスは成功し完了５４０となる。

他の実施態様において、プログラミングされた状態の外側に閾値電圧を有する不揮発性メモリセルが同定される。例えば通常作業の間に、特定の状態（プログラミングされたまたは消去された状態）を追跡するメモリがプログラミングされた状態の外側に閾値電圧を有する不揮発性メモリセルを同定するために利用される。
他の実施例において、読み取り工程が消去された状態の不揮発性メモリセル、および／または、名目的にプログラミングされた状態の不揮発性メモリセルしかし非理想的挙動によりプログラミングされた状態の外側に閾値を有する不揮発性メモリセル、を同定するために実施される。
プログラミングされた状態の外側に閾値を有する不揮発性メモリセルを同定する利点は、消去工程の間に全ての不揮発性メモリセルをプログラミングするのでなく既にプログラミングされたセルを避けるために不揮発性メモリセルの、あるサブセットがプログラミングされ得ることである。

図６Ａ、図６Ｂおよび図６Ｃは、プログラミングされた状態および消去された状態に対応したいろいろな閾値電圧での電荷捕捉メモリセルの数の相対分布のグラフを示す。
図６Ａは、消去作業の前で、プログラミングされた状態６１０に対応する３．５Ｖから４Ｖの範囲の閾値電圧を有するいくつかの不揮発性メモリセルおよび消去された状態６２０に対応する５Ｖから６Ｖの範囲の閾値電圧を有するいくつかの不揮発性メモリセルを示す。
図６Ｂは、プログラミングされた状態６１０に対応する閾値電圧を有する不揮発性メモリセルおよび消去された状態６２０に対応する閾値電圧を不揮発性メモリセルの両方に実施されるプログラミング作業を示す。その結果、プログラミングされた状態６１０に元あった不揮発性メモリセルの分布が僅かにプログラミングされた状態６１５に移動する。同様に、消去された状態６２０に元あった不揮発性メモリセルの分布がプログラミングされた状態６２５に移動する。
図６Ｃは、プログラミングされた状態６１５に対応する閾値電圧を有する不揮発性メモリセルおよびプログラミングされた６２５に対応する閾値電圧を有する不揮発性メモリセルの両方に実施される消去作業を示す。消去作業の後の消去された状態の不揮発性メモリセルの閾値電圧は５Ｖから６Ｖの範囲の分布６３０であり、消去後の両分布６１５と６２５から、消去状態の不揮発性メモリセルの閾値電圧分布の合計を表す。消去された状態のセルの閾値電圧がプログラミングされた状態に移動するプログラミング作業の前であるから、消去作業が消去された状態の不揮発性メモリセルの閾値電圧分布を過剰には移動することはなかった。

図７は、閾値電圧と、各々が他の部分と独立にデータを保持できる電荷捕捉構造の２つの明確な部分をもつ不揮発性メモリセルに対するプログラミングと消去サイクル数とのグラフを示す。
両方のビットが繰り返し消去され、不揮発性メモリセルの両方のビットが消去された状態にあり消去命令に応じて予めプログラミングされていない状況の優劣を示す。
消去命令に応じて予めプログラミングが実施されないため、ビット１の閾値電圧７１０は１００サイクル後に約４Ｖからおよそ６Ｖに上方に浮動する。ビット２の閾値電圧７２０も１００サイクル後に約４．５Ｖからおよそ６Ｖに上方に浮動する。

図８は、閾値電圧と、各々が他の部分と独立にデータを保持できる電荷捕捉構造の２つの明確な部分をもつ不揮発性メモリセルに対するプログラミングと消去サイクル数とのグラフを示す。
両方のビットが繰り返し消去され、不揮発性メモリセルの両方のビット消去された状態にあるが消去命令に応じて消去する前に第一の予めプログラミングされている状況の優劣を示す。
消去命令に応じて予めプログラミングが実施されるため、ビット１の閾値電圧８１０は１００サイクル後に約４Ｖから僅かに４Ｖを超える程度で極わずか上方に浮動する。ビット２の閾値電圧８２０も１００サイクル後に約４Ｖから僅かに約４．５Ｖで極わずか上方に浮動する。

図９は電荷捕捉メモリセルのアレイを予めプログラミングするためのバイアス処理の例を示す。
不揮発性メモリセルは実質的な接地アレイ配置に相互に結合している。ビットラインＢＬ１の電圧Ｖ_BL1９１０、ビットラインＢＬ３の電圧Ｖ_BL3９３０およびビットラインＢＬ５の電圧Ｖ_BL5９５０は０Ｖ。ビットラインＢＬ２の電圧Ｖ_BL2９２０およびビットラインＢＬ４の電圧Ｖ_BL4９４０は５Ｖ。ワードラインＷＬ１の電圧Ｖ_WL1９０１およびワードラインＷＬ２の電圧Ｖ_WL2９０２は０Ｖ。ワードラインＷＬ３の電圧Ｖ_WL3９０３、ワードラインＷＬ４の電圧Ｖ_WL4９０４およびードラインＷＬ５の電圧Ｖ_WL5９０５は−８Ｖ。ワードラインに選択的に電圧を負荷することにより、予めプログラミングすることは区域９６０の不揮発性メモリセルに限定される。
ビットラインに選択的に電圧を負荷することにより、予めプログラミングすることが点線で示される領域９７０で示される電荷捕捉構造の部分に限定される。
ビットラインに負荷される電圧を切り替えることにより、区域９６０の不揮発性メモリセルの電荷捕捉構造の残りの部分を予めプログラミングすることができる。

図１０は２つの閾値状態を示す閾値電圧の概略図である。
高閾値状態１０１０は最小閾値電圧１０１５を有する閾値電圧の領域によって定義される。
低閾値状態１０２０は最大閾値電圧１０２５を有する閾値電圧の範囲で定義される。

１つの実施態様において、電荷捕捉構造が閾値状態と各々個別に関連している明確な部分を有する。他の実施態様において、低閾値状態１０２０が電荷捕捉構造の異なる部分で低閾値状態１０２０を確立することにより電荷捕捉構造に保存される。高閾値状態１０１０が、電荷捕捉構造の一部分の閾値電圧を高閾値状態１０１０に高めて、電荷捕捉構造の他の部分の閾値電圧を高閾値状態１０１０に高めることにより電荷捕捉構造に保存される。

図１１Ａ，１１Ｂ，１１Ｃおよび１１Ｄは、それぞれ１ビット、２ビット、３ビットおよび４ビットに対応する閾値状態の概略図である。
図１１Ａは２水準閾値状態作業の概略図である。２つの状態、すなわち１状態１１０１と０状態１１０２がある。
図１１Ｂは４水準閾値状態作業の概略図である。４つの状態、すなわち１１状態１１１１、１０状態１１１２、０１状態１１１１および００状態１１１４がある。
図１１Ｃは８水準閾値状態作業の概略図である。８つの状態、そのうち４つの状態を示すが、１１１状態１１２１、１１０状態１１２２、００１状態１１２３および０００状態１１２４がある。
図１１Ｄは１６水準閾値状態作業の概略図である。１６つの状態、そのうち４つの状態を示すが、１１１１状態１１３１、１１１０状態１１３２、０００１状態１１３３および００００状態１１３４がある。

図１２は本発明の実施態様による集積回路の単純化したブロック図である。
集積回路１２５０が半導体基板上の局在化した電荷捕捉構造メモリセルを用いて実施されるメモリアレイ１２００を含む。
行復号器１２０１がメモリアレイ１２００の行に沿って配置される複数のワードライン１２０２と連結している。
列複合器１２０３がメモリアレイ１２００の列に沿って配置された複数のビットライン１２０４と連結している。
アドレスがバス１２０５で列復号器１２０３および行復号器１２０１に与えられる。
ブロック１２０６の方向増幅器およびデータ入構造がデータバス１２０７経由で列復号器１２０３に連結している。
データがデータ入ライン１２１１経由で、集積回路１２５０上の入力／出力ポートからまたは、内部もしくは集積回路１２５０へ外部の他のデータソースからブロック１２０６のデータ入力構造へ与えられる。
データがデータ出ライン１２１２経由で、ブロック１２０６の方向増幅器から集積回路１２５０の入力／出力ポートへまたは内部もしくは集積回路１２５０へ外部の他のデータ送り先へ与えられる。
バイアス処置状態機構１２０９が、消去実証電圧およびプログラミング実証電圧、およびメモリセルの電荷捕捉構造の区域を消去するため命令に応じて予めプログラミングを実施するためのようなバイアス処置供給電圧１２０８の応用を管理する。

本発明を上記の詳述した好適な実施態様および実施例を参照して開示したが、これらの実施例は限定する意図でなく例証を意図したものであると理解すべきである。変更および組み合わせは容易に当業者でなされるだろうが、変更および組み合わせは本発明の精神および以下の特許請求の範囲内にあると考えられる。

電荷捕捉構造の異なる部分をプログラミングする電荷捕捉メモリセルを示す。電荷捕捉構造の異なる部分をプログラミングする電荷捕捉メモリセルを示す。電荷捕捉構造の異なる部分を消去する電荷捕捉メモリセルを示す。電荷捕捉構造の異なる部分を消去する電荷捕捉メモリセルを示す。予めプログラミングしない電荷捕捉メモリセルを消去するプロセスフローの例を示す。予めプログラミングしない消去作業の間にプログラミングされた状態および消去された状態に対応したいろいろな閾値電圧における電荷捕捉メモリセルの数の相対分布のグラフを示す。予めプログラミングしない消去作業の間にプログラミングされた状態および消去された状態に対応したいろいろな閾値電圧における電荷捕捉メモリセルの数の相対分布のグラフを示す。予めプログラミングしない消去作業の間にプログラミングされた状態および消去された状態に対応したいろいろな閾値電圧における電荷捕捉メモリセルの数の相対分布のグラフを示す。予めプログラミングして電荷捕捉メモリセルを消去するプロセスフローの例を示す。予めプログラミングして消去作業の間にプログラミングされた状態および消去された状態に対応したいろいろな閾値電圧における電荷捕捉メモリセルの数の相対分布のグラフを示す。予めプログラミングして消去作業の間にプログラミングされた状態および消去された状態に対応したいろいろな閾値電圧における電荷捕捉メモリセルの数の相対分布のグラフを示す。予めプログラミングして消去作業の間にプログラミングされた状態および消去された状態に対応したいろいろな閾値電圧における電荷捕捉メモリセルの数の相対分布のグラフを示す。予めプログラミングしないで、電荷捕捉メモリセルの閾値電圧と、繰り返された消去作業のためのプログラミングと消去サイクル数とのグラフを示す。予めプログラミングして、電荷捕捉メモリセルの閾値電圧と、繰り返された消去作業のためのプログラミングと消去サイクル数とのグラフを示す。電荷捕捉メモリセルのアレイを予めプログラミングするためのバイアス処理の例を示す。２つの閾値状態を示す閾値電圧の概略図である。２水準状態作業の概略図である。多水準セル作業のための多水準閾値状態の概略図である。多水準セル作業のための多水準閾値状態の概略図である。多水準セル作業のための多水準閾値状態の概略図である。集積回路実施態様の概略図である。

Claims

電荷捕捉メモリセルを消去する方法であって、
複数の電荷捕捉メモリセルを消去するために命令に応じてそれぞれが閾値電圧と関連した電荷捕捉構造、プログラミングされた状態および消去された状態を有し、
第一バイアス処置を複数の電荷捕捉メモリセルの電荷捕捉メモリセルをプログラミングするために適用することと、
第二バイアス処置を複数の電荷捕捉メモリセルで消去された状態を確立するために適用することを含み、前記の複数の電荷捕捉メモリセルの各電荷捕捉メモリセルの電荷捕捉構造がプログラミングされた状態よりも消去された状態で高い正味電子電荷を有することを特徴とする方法。
プログラミングされた状態の外側に閾値電圧を有する複数の電荷捕捉メモリセルの電荷捕捉メモリセルを同定することをさらに含み、第一バイアス処置の前記適用によって前記プログラミングされた状態の外側に閾値電圧を有する複数の電荷捕捉メモリセルの電荷捕捉メモリセルをプログラミングすることを特徴とする、請求項１に記載の方法。
第一バイアス処置の前記適用によって前記複数の電荷捕捉メモリセルにすべての電荷捕捉メモリセルをプログラミングすることを特徴とする、請求項１に記載の方法。
複数の電荷捕捉メモリセルの各電荷捕捉メモリセルの電荷捕捉構造が第一電荷捕捉部分および第二電荷捕捉部分を有し、第一電荷捕捉部分および第二電荷捕捉部分のそれぞれが閾値電圧と関連した電荷捕捉構造、プログラミングされた状態および消去された状態を有し、
第一バイアス処置の前記適用がプログラミングされた状態の外側に閾値電圧を有するいかなる前記第一電荷捕捉部分およびいかなる前記第二電荷捕捉部分をプログラミングするために第一バイアス処置に適用することを含み、
前記第二バイアス処置の前記適用が複数の電荷捕捉メモリセルにおける各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分の消去された状態を確立するために第二バイアス処置を適用することを含むことを特徴とする、請求項１に記載の方法。
複数の電荷捕捉メモリセルの各電荷捕捉メモリにおける電荷捕捉構造が第一電荷捕捉部分および第二電荷捕捉部分を有し、第一電荷捕捉部分および第二電荷捕捉部分のそれぞれが閾値電圧と関連した電荷捕捉構造、プログラミングされた状態および消去された状態を有し、
第一バイアス処置の前記適用が複数の電荷捕捉メモリセルにおける各電荷捕捉メモリの第一電荷捕捉部分および第二電荷捕捉部分をプログラミングするために第一バイアス処置に適用することを含み、
第二バイアス処置の前記適用が複数の電荷捕捉メモリセルにおける各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分の消去された状態を確立するために第二バイアス処置を適用することを含むことを特徴とする、請求項１に記載の方法。
複数の電荷捕捉メモリセルの各電荷捕捉メモリの電荷捕捉構造が第一電荷捕捉部分および第二電荷捕捉部分を有し、閾値電圧と関連した第一電荷捕捉部分および第二電荷捕捉部分の各々および消去された状態および複数のプログラミングされた状態、その大半がプログラミングされた状態およびサブ複数の少なくプログラムされた状態を含む複数のプログラミングされた状態を有し、
第一バイアス処置の前記適用は消去した状態の１つおよびいかなるサブ複数の少なくプログラムされた状態の閾値電圧を有するいかなる前記一電荷捕捉部分およびいかなる前記の第二電荷捕捉部分をプログラミングするために第一バイアス処置に適用することを含み、
第二バイアス処置の前記適用は複数の電荷捕捉メモリセルにおける各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分の消去された状態を確立するために第二バイアス処置を適用することを含むことを特徴とする、請求項１に記載の方法。
複数の電荷捕捉メモリセルにおける各電荷捕捉メモリの電荷捕捉構造は第一電荷捕捉部分および第二電荷捕捉部分を有し、閾値電圧と関連した第一電荷捕捉部分および第二電荷捕捉部分の各々および消去された状態および複数のプログラミングされた状態、その大半がプログラミングされた状態およびサブ複数の少なくプログラミングされた状態を含む複数のプログラミングされた状態を有し、
第一バイアス処置の前記適用は複数の電荷捕捉メモリセルにおける各電荷捕捉メモリの第一電荷捕捉部分および第二電荷捕捉部分をプログラミングするために第一バイアス処置に適用することを含み、
第二バイアス処置の前記適用は複数の電荷捕捉メモリセルにおける各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分の消去された状態を確立するために第二バイアス処置を適用することを含むことを特徴とする、請求項１に記載の方法。
第一バイアス処置の前記適用によってプログラミングされた状態の外側に閾値電圧を有する前記電荷捕捉メモリセルを前記電荷捕捉メモリセルの電荷捕捉構造にホールを加えることによりプログラミングし、
第二バイアス処置の前記適用によって複数の電荷捕捉メモリセルの消去された状態を複数の電荷捕捉メモリセルの電荷捕捉構造に電子を加えることにより確立することを特徴とする、請求項１に記載の方法。
第一バイアス処置の前記適用によってプログラミングされた状態の外側に閾値電圧を有する前記電荷捕捉メモリセルを前記電荷捕捉メモリセルの電荷捕捉構造にバンド間ホットホールを加えることによりプログラミングし、
第二バイアス処置の前記適用によって複数の電荷捕捉メモリセルの消去された状態を複数の電荷捕捉メモリセルの電荷捕捉構造にトンネル電子を加えることにより確立することを特徴とする、請求項１に記載の方法。
前記の第一バイアス処置の適用によってプログラミングされた状態の外側に閾値電圧を有する前記電荷捕捉メモリセルを前記電荷捕捉メモリセルの電荷捕捉構造に電子を加えることによりプログラミングし、
第二バイアス処置の前記適用によって複数の電荷捕捉メモリセルの消去された状態を電荷捕捉メモリセルの電荷捕捉構造にホールを加えることにより確立することを特徴とする、請求項１に記載の方法。
プログラミングと消去の１００サイクル後、複数の電荷捕捉メモリセルの電荷捕捉メモリセルの消去された状態の閾値電圧が約０．７Ｖの大きさを超えて変化しないことを特徴とする、請求項１に記載の方法。
電荷捕捉集積回路であって、
それぞれが閾値電圧と関連した電荷捕捉構造、プログラミングされた状態および消去された状態を有する電荷捕捉メモリセルのアレイおよび、
そのアレイに連結したロジック、そのアレイの複数の電荷捕捉メモリセルを消去するために命令に応じる前記ロジックを含み、
第一バイアス処置をプログラムされた状態の外側に閾値電圧を有する複数の電荷捕捉メモリセルにおける電荷捕捉メモリセルをプログラミングするために適用すること、
第二バイアス処置を複数の電荷捕捉メモリセルにおいて消去された状態を確立するために適用することを含み、前記複数の電荷捕捉メモリセルの各電荷捕捉メモリセルの電荷捕捉構造がプログラミングされた状態よりも消去された状態で高い正味電子電荷を有することを特徴とする、電荷捕捉集積回路。
前記第一バイアス処置の前記適用によってプログラムされた状態の外側に閾値電圧を有する前記複数の電荷捕捉メモリセルの電荷捕捉メモリセルをプログラミングすることを特徴とする、請求項１２に記載の回路。
前記第一バイアス処置の前記適用によって前記複数の電荷捕捉メモリセルのすべての電荷捕捉メモリセルをプログラミングすることを特徴とする、請求項１２に記載の回路。
電荷捕捉メモリセルのアレイにおける各電荷捕捉メモリセルの電荷捕捉構造は第一電荷捕捉部分および第二電荷捕捉部分を有し、閾値電圧に関連した第一電荷捕捉部分および第二電荷捕捉部分の各々、プログラムされた状態および消去された状態を有し、
第一バイアス処置の前記適用は第一バイアス処置をプログラムされた状態の外側に閾値電圧を有するいかなる前記第一電荷捕捉部分およびいかなる前記第二電荷捕捉部分をプログラミングするために第一バイアス処置を適用することを含み、
第二バイアス処置の前記適用は第二バイアス処置を複数の電荷捕捉メモリセルの各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分の消去された状態を確立するために第二バイアス処置を適用することを含むことを特徴とする、請求項１２に記載の回路。
電荷捕捉メモリセルのアレイの各電荷捕捉メモリセルにおける電荷捕捉構造が第一電荷捕捉部分および第二電荷捕捉部分を有し、閾値電圧に関連した第一電荷捕捉部分および第二電荷捕捉部分の各々、プログラムされた状態および消去された状態を有し、
第一バイアス処置の前記適用は第一バイアス処置を複数の電荷捕捉メモリセルにおける各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分をプログラミングするために第一バイアス処置適用することを含み、
第二バイアス処置の前記適用は第二バイアス処置を複数の電荷捕捉メモリセルにおける各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分の消去された状態を確立するために第二バイアス処置を適用することを含むことを特徴とする、請求項１２に記載の回路。
電荷捕捉メモリセルのアレイにおける各電荷捕捉メモリセルの電荷捕捉構造は第一電荷捕捉部分および第二電荷捕捉部分を有し、閾値電圧に関連した第一電荷捕捉部分および第二電荷捕捉部分の各々および消去された状態および複数のプログラムされた状態、その大半がプログラムされた状態およびサブ複数の少なくプログラムされた状態を含む複数のプログラムされた状態を有し、
第一バイアス処置の前記適用は１つの消去された状態およびいかなるサブ複数の少なくプログラミングされた状態の閾値電圧を有するいかなる前記第一電荷捕捉部分およびいかなる前記第二電荷捕捉部分をプログラミングするために第一バイアス処置を適用することを含み、
第二バイアス処置の前記適用は複数の電荷捕捉メモリセルにおける各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分の消去された状態を確立するために第二バイアス処置を適用することを含むことを特徴とする、請求項１２に記載の回路。
電荷捕捉メモリセルのアレイにおける各電荷捕捉メモリセルの電荷捕捉構造は第一電荷捕捉部分および第二電荷捕捉部分を有し、閾値電圧に関連した第一電荷捕捉部分および第二電荷捕捉部分の各々および消去された状態および複数のプログラミングされた状態、その大半がプログラミングされた状態およびサブ複数の少なくプログラミングされた状態を含む複数のプログラミングされた状態を有し、
第一バイアス処置の前記適用は複数の電荷捕捉メモリセルにおける各電荷捕捉メモリの第一電荷捕捉部分および第二電荷捕捉部分をプログラミングするために第一バイアス処置を適用することを含み、
第二バイアス処置の前記適用は複数の電荷捕捉メモリセルにおける各電荷捕捉メモリセルの第一電荷捕捉部分および第二電荷捕捉部分で消去された状態を確立するために第二バイアス処置を適用することを含むことを特徴とする、請求項１２に記載の回路。
第一バイアス処置の前記適用によってプログラミングされた状態の外側に閾値電圧を有する前記電荷捕捉メモリセルを前記の電荷捕捉メモリセルの電荷捕捉構造にホールを加えることによりプログラミングし、
第二バイアス処置の前記適用によって複数の電荷捕捉メモリセルの消去された状態を複数の電荷捕捉メモリセルの電荷捕捉構造に電子を加えることにより確立することを特徴とする、請求項１２に記載の回路。
第一バイアス処置の前記適用によってプログラミングされた状態の外側に閾値電圧を有する前記の電荷捕捉メモリセルを前記電荷捕捉メモリセルの電荷捕捉構造にバンド間ホットホールを加えることによりプログラミングし、
第二バイアス処置の前記適用によって複数の電荷捕捉メモリセルで消去された状態を複数の電荷捕捉メモリセルの電荷捕捉構造にトンネル電子を加えることにより確立することを特徴とする、請求項１２に記載の回路。
第一バイアス処置の前記適用によってプログラミングされた状態の外側に閾値電圧を有する前記の電荷捕捉メモリセルを前記電荷捕捉メモリセルの電荷捕捉構造に電子を加えることによりプログラミングし、
第二バイアス処置の前記適用によって複数の電荷捕捉メモリセルの消去された状態を複数の電荷捕捉メモリセルの電荷捕捉構造にホールを加えることより確立することを特徴とする、請求項１２に記載の回路。
プログラミングと消去の１００サイクル後、複数の電荷捕捉メモリセルにおける電荷捕捉メモリセルの消去された状態の閾値電圧が約０．７Ｖの大きさを超えて変化しないことを特徴とする、請求項１２に記載の回路。
電荷捕捉集積回路の製造方法であって、
それぞれが閾値電圧と関連した電荷捕捉構造、プログラミングされた状態および消去された状態を有する電荷捕捉メモリセルのアレイを作成すること、
そのアレイに連結したロジック、そのアレイにおける複数の電荷捕捉メモリセルを消去するために命令に応じる前記ロジックを連結すること、
第一バイアス処置をプログラムされた状態の外側に閾値電圧を有する複数の電荷捕捉メモリセルにおける電荷捕捉メモリセルをプログラミングするために適用すること、
第二バイアス処置を複数の電荷捕捉メモリセルにおける消去された状態を確立するために適用することを含み、前記の複数の電荷捕捉メモリセルの各電荷捕捉メモリセルの電荷捕捉構造はプログラミングされた状態よりも消去された状態で高い正味電子電荷を有することを特徴とする、電荷捕捉集積回路の製造方法。