CN100394611C - 为改善相邻存储单元干扰的ono闪存阵列 - Google Patents

为改善相邻存储单元干扰的ono闪存阵列 Download PDF

Info

Publication number
CN100394611C
CN100394611C CNB031535984A CN03153598A CN100394611C CN 100394611 C CN100394611 C CN 100394611C CN B031535984 A CNB031535984 A CN B031535984A CN 03153598 A CN03153598 A CN 03153598A CN 100394611 C CN100394611 C CN 100394611C
Authority
CN
China
Prior art keywords
diffusion region
pocket
raceway groove
substrate
ono
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031535984A
Other languages
English (en)
Other versions
CN1585130A (zh
Inventor
刘慕义
叶致锴
范左鸿
卢道政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB031535984A priority Critical patent/CN100394611C/zh
Publication of CN1585130A publication Critical patent/CN1585130A/zh
Application granted granted Critical
Publication of CN100394611C publication Critical patent/CN100394611C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种为改善相邻存储单元干扰的ONO闪存阵列，其在每一存储单元的沟道单侧附近注入口袋或沟道两侧附近注入不同浓度的口袋，使得每一存储单元具有不对称口袋，因而该内存阵列在利用带对带程序化或擦除时，不受相邻存储单元的干扰，此外，亦可降低读取时相邻存储单元的干扰。

Description

为改善相邻存储单元干扰的ONO闪存阵列
技术领域
本发明有关一种闪存，特别是关于一种为改善相邻存储单元干扰的ONO闪存阵列。
背景技术
图1显示两个存储单元102及104的闪存阵列100，包括一基底106、一ONO(Oxide-Nitride-Oxide)层108、多晶硅110及112、位线114、116及118、埋藏扩散区120、122及124、氧化层126、字线128以及沟道130及132。如图所示，ONO层108在基底106上，多晶硅110、112及氧化层126在ONO层108上，位线114在多晶硅110右侧的基底内，位线116在多晶硅110及112之间的基底内，位线118在多晶硅112左侧的基底内，埋藏扩散区120、122及124分别包覆在位线114、116及118的周围，字线128两个多晶硅110及112，沟道130在埋藏扩散区120及122之间，沟道132在埋藏扩散区122及124之间。
当现有的闪存阵列100使用带对带(band to band)程序化及擦除某一存储单元，例如图1中单元104中ONO层108的数据136时，可能干扰与其相邻的存储单元102，使在单元102中的数据134亦被程序化或擦除，同样地，在读取存储单元104中的数据136时，亦可能受到干扰，而无法取得正确的数据。
一般闪存阵列由增加一额外偏压在源极来降低程序化、擦除时所产生的干扰，例如，图1中的单元102，其被供应一-5V的电压至字线128，一+5V的电压至位线116，以及一+3V的额外偏压至位线114。然而，增加一额外偏压将增加能量的消耗及控制线路的复杂度，因此，一种不须增加额外偏压，且可避免程序化及擦除时干扰相邻单元的闪存阵列乃为所冀。
发明内容
本发明的目的，在于揭露一种为改善相邻存储单元干扰的ONO闪存阵列。
本发明的目的，另在于提供一种不对称的快闪存储单元。
本发明提供一种为改善相邻存储单元干扰的ONO闪存阵列，该阵列包括：一基底，具有一第一及第二埋藏扩散区；一沟道，在该第一及第二埋藏扩散区之间；一ONO层，在该沟道上方，供储存数据；一第一口袋，在该沟道一侧的附近，与该第一埋藏扩散区邻接，具有一第一掺杂浓度；以及一第二口袋，在该沟道另一侧的附近，与该第二埋藏扩散区邻接，具有一第二掺杂浓度；其中，所述第一掺杂浓度大于所述第二掺杂浓度。
本发明提供另一种为改善相邻存储单元干扰的ONO闪存阵列，该阵列包括：一基底，具有一第一及第二埋藏扩散区；一沟道，在该第一及第二埋藏扩散区之间；一ONO层，在该沟道上，供储存数据；以及一口袋，在该沟道一侧的附近，与该第一埋藏扩散区邻接；所述沟道另一侧的附近没有口袋。
根据本发明第一实施例，一种为改善相邻存储单元干扰的ONO闪存阵列包括一基底，一ONO层在该基底上，一栅极在该ONO层上，一字线在该栅极上，一第一及第二位线分别在该栅极两侧的该基底内，一第一及第二埋藏扩散区在该基底内分别包覆该第一及第二位线，一沟道在该第一及第二埋藏扩散区之间，一第一及第二口袋分别在该沟道两侧的附近与该第一及第二埋藏扩散区邻接。
根据本发明第二实施例，一种为改善相邻存储单元干扰的ONO闪存阵列包括一基底，一ONO层在该基底上，一栅极在该ONO层上，一字线在该栅极上，一第一及第二位线分别在该栅极两侧的该基底内，一第一及第二埋藏扩散区在该基底内分别包覆该第一及第二位线，一沟道在该第一及第二埋藏扩散区之间，一口袋在该沟道一侧的附近与该第一埋藏扩散区邻接。
本发明利用沟道单侧口袋或两侧口袋浓度的不对称，使得内存阵列在使用带对带程序化及擦除存储单元时不干扰其邻近的单元，同时，本发明的不对称的存储单元亦可抑制读取时的干扰。
附图说明
图1为现有的闪存阵列；
图2为本发明的第一实施例；
图3为本发明在使用带对带程序化或擦除单元时，共享位线两侧的空穴注入电流；
图4为本发明在程序化时，漏极电压与电流的关系图；以及
图5为本发明的第二实施例。
图号说明
100闪存阵列       102存储单元      104存储单元
106基底           108ONO层         110多晶硅
112多晶硅         114位线          116位线
118位线           120埋藏扩散区    122埋藏扩散区
124埋藏扩散区     126氧化层        128字线
130沟道           132沟道          134数据
136数据           200闪存阵列      202存储单元
204存储单元       206基底          208ONO层
210多晶硅         212多晶硅        214位线
216位线           218位线          220埋藏扩散区
222埋藏扩散区     224埋藏扩散区    226氧化层
228字线           230口袋          232口袋
234沟道           236沟道          238位线
240位线           300闪存阵列      302存储单元
304存储单元       306口袋          308口袋
216左侧的空穴注入电流
216右侧的空穴注入电流
242有口袋的漏极电压与电流的曲线
244没有口袋的漏极电压与电流的曲线
246在源极增加额外偏压时没有口袋的漏极电压与电流的曲线
具体实施方式
图2为本发明为改善相邻存储单元干扰的ONO闪存阵列200，其显示两个存储单元202及204，内存阵列200包括一基底206、一ONO层208、作为栅极的多晶硅210及212、位线214、216及218、埋藏扩散区220、222及224、氧化层226、字线228、口袋230及232以及沟道234及236。如图所示，ONO层208在基底206上，多晶硅210、212及氧化层226在ONO层208上，位线214在多晶硅210右侧的基底内，位线216在多晶硅210及212之间的基底内，位线218在多晶硅212左侧的基底内，埋藏扩散区220、222及224分别包覆在位线214、216及218的周围，字线228连接两个多晶硅栅极210及212，沟道234在埋藏扩散区220及222之间，沟道236在埋藏扩散区222及224之间，口袋230在沟道234右侧附近与埋藏扩散区220邻接，口袋232在沟道236右侧附近与埋藏扩散区222邻接。
图3为图2的实施例在使用带对带程序化或擦除时，共享位线两侧的空穴注入电流(hole injection current)，以位线216为例，波形238及240分别为位线216左侧及右侧所产生的空穴注入电流。由于位线216左侧具有口袋232，因此在施加电压于位线216来程序化或擦除单元204时，位线216左侧所产生的空穴注入电流较大，如图3中波形238所示，而位线216右侧所产生的空穴注入电流较小，如图3中波形240所示。由于沟道236右侧具有口袋232，在程序化或擦除时产生较大的空穴注入电流，空穴注入电流愈大则程序化及擦除的速度愈快，故单元204程序化及擦除数据的速度高，因此，当单元204被程序化或擦除时，不影响相邻单元202。在读取单元202的数据时，由于其左侧没有注入口袋，所以产生离子碰撞的机率降低，进而减少读取时所产生的干扰。此外，亦可增加一额外偏压于位线214，以得到更佳的效果。
图4为图2的实施例在程序化或擦除数据时，不同情况下漏极电压与电流的关系图，其中曲线242在埋藏扩散区邻接一口袋的情形下漏极电压与电流的关系曲线，曲线244在埋藏扩散区附近没有口袋的情形下漏极电压与电流的关系曲线，曲线246在埋藏扩散区附近没有口袋且在存储单元的源极增加一额外的3V偏压的情形下漏极电压与电流的关系曲线，由图可知，在有注入口袋的情况下所产生的汲电流均大于没有注入口袋，且于存储单元的源极增加一额外偏压可得到一较佳的结果。
图5所示的内存阵列300为本发明的第二实施例，其显示两个存储单元302及304，内存阵列300同样包括基底206、ONO层208、多晶硅210及212、位线214、216及218、埋藏扩散区220、222及224、氧化层226、字线228、口袋230及232以及沟道234及236。内存阵列300与图2的内存阵列200的差别在于内存阵列300中沟道234及236左侧附近亦分别注入口袋306及308，但是口袋306及308的浓度分别低于口袋230及232的浓度，使得单元304在程序化或擦除时，位线216或埋藏扩散区222左侧所产生的空穴注入电流高于右侧，所以不会影响单元302，且在读取单元302的数据时，由于其左侧口袋306的浓度较低，所以产生离子碰撞的机率降低，进而减少读取时所产生的干扰。
本发明在每一存储单元的沟道单侧附近注入口袋或沟道两侧附近注入不同浓度的口袋，使得每一存储单元具有不对称口袋，因而该内存阵列在利用带对带程序化或擦除时，不受相邻存储单元的干扰，此外，亦可降低读取时相邻存储单元的干扰。
以上对于本发明的较佳实施例所作的叙述系为阐明的目的，而无意限定本发明精确地为所揭露的形式，基于以上的教导或从本发明的实施例学习而作修改或变化是可能的，实施例为说明本发明的原理以及让熟习该项技术者以各种实施例利用本发明在实际应用上而选择及叙述，本发明的技术思想企图由以下的权利要求范围及其均等来决定。

Claims (1)

1.一种为改善相邻存储单元干扰的ONO闪存阵列，其特征在于，包括：
一基底，具有一第一及第二埋藏扩散区；
一沟道，在该第一及第二埋藏扩散区之间；
一ONO层，在该沟道上方，供储存数据；
一第一口袋，在该沟道一侧的附近，与该第一埋藏扩散区邻接，具有一第一掺杂浓度；以及
一第二口袋，在该沟道另一侧的附近，与该第二埋藏扩散区邻接，具有一第二掺杂浓度；
其中，所述第一掺杂浓度大于所述第二掺杂浓度。
CNB031535984A 2003-08-18 2003-08-18 为改善相邻存储单元干扰的ono闪存阵列 Expired - Fee Related CN100394611C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031535984A CN100394611C (zh) 2003-08-18 2003-08-18 为改善相邻存储单元干扰的ono闪存阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031535984A CN100394611C (zh) 2003-08-18 2003-08-18 为改善相邻存储单元干扰的ono闪存阵列

Publications (2)

Publication Number Publication Date
CN1585130A CN1585130A (zh) 2005-02-23
CN100394611C true CN100394611C (zh) 2008-06-11

Family

ID=34597779

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031535984A Expired - Fee Related CN100394611C (zh) 2003-08-18 2003-08-18 为改善相邻存储单元干扰的ono闪存阵列

Country Status (1)

Country Link
CN (1) CN100394611C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060281255A1 (en) * 2005-06-14 2006-12-14 Chun-Jen Chiu Method for forming a sealed storage non-volative multiple-bit memory cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032881A (en) * 1990-06-29 1991-07-16 National Semiconductor Corporation Asymmetric virtual ground EPROM cell and fabrication method
JP2001156189A (ja) * 1999-10-06 2001-06-08 Saifun Semiconductors Ltd 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル
CN1396652A (zh) * 2001-07-12 2003-02-12 旺宏电子股份有限公司 氮化硅只读存储器的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032881A (en) * 1990-06-29 1991-07-16 National Semiconductor Corporation Asymmetric virtual ground EPROM cell and fabrication method
US20020000606A1 (en) * 1998-05-20 2002-01-03 Boaz Eitan NROM cell with self-aligned programming and erasure areas
JP2001156189A (ja) * 1999-10-06 2001-06-08 Saifun Semiconductors Ltd 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル
CN1396652A (zh) * 2001-07-12 2003-02-12 旺宏电子股份有限公司 氮化硅只读存储器的制造方法

Also Published As

Publication number Publication date
CN1585130A (zh) 2005-02-23

Similar Documents

Publication Publication Date Title
CN100538897C (zh) 动态参考编程的算法
Hayashi et al. Twin MONOS cell with dual control gates
US10192622B2 (en) Systems, methods, and apparatus for memory cells with common source lines
US9177649B2 (en) Flash memory circuit
CN1647215A (zh) 使用双动态参考的用于多位闪存读取的系统和方法
US9431109B2 (en) Parallel bitline nonvolatile memory employing channel-based processing technology
JP2002270706A (ja) フラッシュメモリセルの構造、その製造方法、及び操作方法
JP2008192254A (ja) 不揮発性半導体記憶装置
US7486533B2 (en) Nonvolatile semiconductor memory
CN102324429A (zh) 新型双晶体管sonos闪存存储单元结构及其操作方法
CN100394611C (zh) 为改善相邻存储单元干扰的ono闪存阵列
CN1937078A (zh) 多重操作模式的非易失性存储器
US7312495B2 (en) Split gate multi-bit memory cell
KR101127892B1 (ko) 반도체 불휘발성 메모리에의 정보의 기록방법
EP2144250A1 (en) Method for programing a nonvolatile memory
US6917073B2 (en) ONO flash memory array for improving a disturbance between adjacent memory cells
TW589738B (en) ONO flash memory array for alleviating interference of adjacent memory cells
Wu et al. Highly scalable ballistic injection AND-type (BiAND) flash memory
KR20010014949A (ko) 불휘발성 반도체 기억 장치
JP2001156187A (ja) 半導体記憶装置
KR20030002770A (ko) 플래쉬 메모리 셀의 프로그램 방법
KR20000043886A (ko) 멀티 비트 플래쉬 메모리 셀, 그 제조 방법 및 구동 방법
CN1474449A (zh) 氮化硅只读存储元件的操作方法
KR20000019969A (ko) Nand형 플래쉬 메모리의 셀 스트링 구조
KR20070095432A (ko) 비휘발성 반도체 기억 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080611

Termination date: 20190818