CN1396652A - 氮化硅只读存储器的制造方法 - Google Patents
氮化硅只读存储器的制造方法 Download PDFInfo
- Publication number
- CN1396652A CN1396652A CN 01120413 CN01120413A CN1396652A CN 1396652 A CN1396652 A CN 1396652A CN 01120413 CN01120413 CN 01120413 CN 01120413 A CN01120413 A CN 01120413A CN 1396652 A CN1396652 A CN 1396652A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- drain
- substrate
- admixture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明是有关于一种氮化硅只读存储器的制造方法。是在基底上依序形成一捕捉层，接着，在基底上形成已图案化的光阻层，以光阻层为罩幕，进行口袋离子植入步骤，将第一型掺质植入基底的源极/汲极区中，再移除部分捕捉层以使捕捉层图案化，最后进行源极/汲极离子植入步骤，将第二型掺质植入基底的源极/汲极区中，然后，去除光阻层。接着，以捕捉层为罩幕，进行热工艺，以使源极/汲极区的基底表面形成埋入式源极/汲极氧化层，同时使第二型掺质在埋入式源极/汲极氧化层下方形成埋入式源极/汲极，第一型掺质因热扩散而在埋入式源极/汲极周缘的信道区边缘形成口袋型掺杂区，最后，在基底上形成导体栅极。
Description
技术领域
本发明是有关于一种口袋型掺杂区(pocket doping region)的形成方法，且特别是有关于一种利用热扩散法形成口袋型掺杂区的氮化硅只读存储器的制造方法。
背景技术
在公知的可擦除且可编程只读存储器(Erasable ProgrammableRead-Only Memory，EPROM)、快闪可擦除且可编程只读存储器(FlashEPROM)或快闪可电擦除且可编程只读存储器(Flash ElectricallyErasable Programmable Read-Only Memory，Flash EEPROM)的元件中，其栅极部分由浮置栅与控制栅所构成。在进行资料写入时，热电子将经由位于浮置栅下方的基底的口袋掺杂区，隧穿(tunneling)位于浮置栅极下方的薄二氧化硅层而进入浮置栅且陷于浮置栅中，以储存所写入的资料。
公知的浮置栅大多由多晶硅所构成，在半导体元件集成度提高的同时，会伴随着发生漏电的问题，因此，公知的解决方法是利用氧化硅-氮化硅-氧化硅所形成的捕捉层(Trapping Layer)结构取代浮置栅，以利用热载体注入的方式，使载体储存在绝缘的氮化硅中，达到资料储存的目的。以氧化硅-氮化硅-氧化硅作为捕捉层的存储元件，依照其操作的方式可以称为氮化硅只读存储器(Nitride Read Only Memory，NROM)、ONO EEPROM或称为SONOS元件。
公知氮化硅只读存储器元件包括一基底，在此基底上具有氧化硅/氮化硅/氧化硅结构(ONO)，其组成依序为下氧化层、氮化硅层与上氧化硅介电层。在氧化硅/氮化硅/氧化硅结构上方形成栅极导体层。在氧化硅/氮化硅/氧化硅结构两侧的基底中具有源极/汲极区。在氧化硅/氮化硅/氧化硅结构下方且位于源极/汲极区之间具有一信道区。此外，在氧化硅/氮化硅/氧化硅层结构两侧下方与源极/汲极区相邻处还包括有口袋掺杂区。
公知制备口袋型掺杂区的方法，是利用倾斜角离子植入的方法，将杂质植入于信道区边缘与预定形成的源极/汲极延伸区的邻接处，即利用倾斜角离子植入的方式，将掺杂形成于预定的区域。然后，再进行热工艺，使所植入的掺质均匀分散形成口袋掺杂区。
由于口袋掺杂区是利用倾斜角离子植入的方法进行杂质的植入，因此，在植入的过程中，植入掺质的区域形状无法有效地控制，且在热处理工艺之后，口袋掺杂区会扩张而形成较大的区域，导致位于氧化硅-氮化硅-氧化硅结构下的信道区的长度缩短。
当整体工艺朝向高集成度发展时，由于公知的倾斜角植入所形成的口袋型掺杂区无法随之缩小，导致在减少栅极线宽时，位于栅极下方的信道区会有更明显的缩短现象，甚至使分别邻近源极、汲极的口袋掺杂区相接触，而造成临限电压(Threshold Voltage)上升的现象，即产生逆短信道效应(Reverse Short Channel Effect，RSCE)影响元件的导电性与效率(Performance)。
发明内容
因此，本发明的目的是提出一种口袋型掺杂区的形成方法。此方法可以使得口袋型掺杂区沿着源极/汲极的边缘形成，并且不会使得信道区缩短，以使元件具有良好的导电性。
为解决上述问题，本发明由先将口袋型植入的掺质垂直植入预定源极/汲极区之中，再在利用热工艺形成埋入式源极/汲极的同时，使口袋型植入的掺质热扩散至氧化硅-氮化硅-氧化硅结构底部的基底信道中，形成口袋型掺杂区。由于本发明的方法可以由热扩散速率控制口袋掺杂区的大小以及轮廓，因而可避免逆短信道现象、防止元件损坏并且提高产品的合格率。
本发明提出一种氮化硅只读存储器的制造方法，是在基底上依序形成一捕捉层。接着，在基底上形成已图案化的光阻层，其中前述光阻层所覆盖的捕捉层下方的基底区域定义为信道区，裸露的捕捉层下方的基底区域定义为源极/汲极区。接着，以前述光阻层为罩幕，进行口袋离子植入步骤，将第一型掺质植入基底的源极/汲极区中，再以此光阻层为罩幕，移除部分捕捉层以使捕捉层图案化、最后以此光阻层为罩幕，进行源极/汲极离子植入步骤，将第二型掺质植入基底的源极/汲极区中，然后，去除光阻层。接着，以捕捉层为罩幕进行热工艺，以使源极/汲极区的基底表面形成埋入式源极/汲极氧化层，同时使第二型掺质在埋入式源极/汲极氧化层下方形成埋入式源极/汲极，第一型掺质因热扩散而在埋入式源极/汲极周缘的信道区边缘形成口袋型掺杂区，最后，在基底上形成导体栅极。
本发明将口袋型掺杂区的掺质先植入于源极/汲极区，再利用热扩散的方式形成口袋型掺杂区。此方法可以有效地控制口袋型掺杂区的形状，以避免公知的倾斜角离子植入所造成的不规则形状，且由于可以有效地控制口袋行掺杂区的宽度，因此可避免信道区缩短现象，进而提高元件的崩溃电压。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一实施例，并配合附图作详细说明如下：
附图说明
图1至图5为本发明实施例的氮化硅只读存储器的制造方法的示意图。
图6为本发明实施例的氮化硅只读存储器的汲极电压与临限电压差的关系图。
附图标记说明：
100：基底
102：氧化层
104：氮化物层
106：介电层
108：光阻层
110：捕捉层
112：第一型掺质
114：第二型掺质
116：埋入式源极/汲极氧化层
118：埋入式源极/汲极
120：口袋型掺杂区
122：导体栅极
150：信道区
160：源极/汲极区
具体实施方式
图1至图5为本发明实施例的氮化硅只读存储器的制造方法的示意图。请参照图1，在基底100上依序形成氧化层102、氮化物层104、介电层106，其中氧化层102、氮化物层104与介电层106合称为捕捉层110。氧化层102例如为二氧化硅层，氮化物层104例如为氮化硅层，以及介电层106例如为二氧化硅层。氧化层102的形成方法例如为热氧化法，介电层106的形成方法例如为热氧化法，氮化物层104的形成方法例如化学气相沉积法。
接着，在基底100上形成已图案化的光阻层108，光阻层108所覆盖的捕捉层110下方的基底100区域定义为信道区150，裸露的捕捉层110下方的部分基底100区域定义为源极/汲极区160，其中光阻层108包括正光阻层与负光阻层两者之一。
接着，请参照图2，利用光阻层108为罩幕，进行口袋离子植入步骤，将第一型掺质112植入基底100的源极/汲极区160中。其中第一掺质112例如是P型掺质，P型掺质包括硼离子或BF2。当口袋离子植入步骤所植入的P型掺质为硼离子时，其植入的剂量例如是5.0×1012/cm2～1.0×1013/cm2左右；植入的能量例如为40KeV～60KeV左右。
接着，请参照图3，利用光阻层108为罩幕，进行蚀刻步骤，移除部分捕捉层110，暴露出基底100，以使捕捉层110图案化。其中移除部分捕捉层110的方法例如为干蚀刻法。
接着，请参照图4，利用光阻层108为罩幕，进行源极/汲极离子植入步骤，将第二型掺质114植入基底100的源极/汲极区160中。其中第二型掺114质例如是N型掺质，N型掺质选自砷离子与磷离子所组成的族群之一。当源极/汲极离子植入步骤所植入的N型掺质为砷离子时，其剂量例如是2.0×1015/cm2～4.0×1015/cm2左右；能量例如是40KeV～60KeV左右。
接着，请参照图5，去除光阻层108，暴露出捕捉层110，其中去除光阻层108的方法例如为湿式剥除法或干式剥除法。
接着，利用捕捉层110作为罩幕，进行热工艺，以使源极/汲极区160的基底100表面形成埋入式源极/汲极氧化层116，同时使第二型掺质114经由热扩散的方式，而在埋入式源极/汲极氧化层116下方形成埋入式源极/汲极118，第一型掺质则因热扩散而在埋入式源极/汲极118周缘的信道区150边缘形成口袋型掺杂区120。其中热工艺例如是在摄氏750～900度左右施行。
由于第一型掺质112的质量小于第二型掺质114的质量，因此，第一型掺质112的扩散速率高于第二型掺质114的扩散速率，故在热扩散的过程中，第一型掺质会由第一型掺质掺杂区扩散至捕捉层110下的基底100信道中，而在埋入式源极/汲极118周缘的信道区150边缘形成口袋型掺杂区120。
接着，在基底100上形成一层导体层，再利用微影蚀刻的方式，图案化此导体层而形成导体栅极122。
接着，请参照图6，为本发明的利用热扩散所形成的口袋掺杂区与传统利用直接以倾斜角离子植入的方式形成的口袋掺杂区进行比较，由实验数据可知，本发明的口袋掺杂区在相同的汲极电压下将载体注入捕捉层时的临限电压比传统的口袋掺杂区的临限电压低。这是因为本发明的口袋掺杂区的大小及轮廓可以有效地控制，以维持一定的信道长度，因此不会发生逆短信道效应而有较稳定的临限电压。
本发明是利用热扩散的方式形成口袋型掺杂区，因此可以有效地控制口袋型掺杂区的形状，如此可避免公知的斜角植入所造成的不规则形状，且由于可以有效地控制口袋行掺杂区的宽度，因此可避免信道区缩短现象，进而提高元件的崩溃电压。
虽然本发明已以一NROM作为实施例说明如上，然其并非用以限定本发明，任何熟悉此技术的人，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，例如，本发明可以应用于一般的存储元件或是一般的半导体元件中，因此本发明的保护范围当以权利要求书为准。
Claims (15)
1.一种氮化硅只读存储器的制造方法，其特征为：该方法包括：
提供一基底；
在该基底上形成一捕捉层，该捕捉层由一氧化层、位于该氧化层上的一氮化物层及位于该氮化物层上的一介电层所构成；
在该基底上形成已图案化的一光阻层，其中该光阻层所覆盖的该捕捉层下方的部分该基底区域定义为一信道区，裸露的该捕捉层下方的部分该基底区域定义为一源极/汲极区；
以该光阻层为罩幕，进行一口袋离子植入步骤，将一第一型掺质植入该基底的该源极/汲极区中；
以该光阻层为罩幕，移除部分该捕捉层，以使该捕捉层图案化；
以该光阻层为罩幕，进行一源极/汲极离子植入步骤，将一第二型掺质植入该基底中的该源极/汲极区中；
去除该光阻层；
以该捕捉层为罩幕，进行一热工艺，以使该源极/汲极区的该基底表面形成一埋入式源极/汲极氧化层，同时使该第二型掺质在该埋入式源极/汲极氧化层下方形成一埋入式源极/汲极，该第一型掺质因热扩散而在该埋入式源极/汲极周缘的该信道区边缘形成一口袋型掺杂区；以及
在该基底上形成一导体栅极。
2.如权利要求1所述的氮化硅只读存储器的制造方法，其特征为：该第一型掺质为P型，该第二型掺质为N型。
3.如权利要求2所述的氮化硅只读存储器的制造方法，其特征为：该第一型掺质选自于硼离子或BF2之一。
4.如权利要求2所述的氮化硅只读存储器的制造方法，其特征为：该口袋离子植入步骤的该第一型掺质为硼离子，且其剂量为5.0×1012/cm2～1.0×1013/cm2左右，能量为40KeV～60KeV左右。
5.如权利要求2所述的氮化硅只读存储器的制造方法，其特征为：该第二型掺质选自于砷离子与磷离子所组成的族群之一。
6.如权利要求2所述的氮化硅只读存储器的制造方法，其特征为：该源极/汲极离子植入步骤的该第二型掺质为砷离子，且其剂量为2.0×1015/cm2～4.0×1015/cm2左右，能量为40KeV～60KeV左右。
7.如权利要求1所述的氮化硅只读存储器的制造方法，其特征为：该热工艺在摄氏750度～900度之间施行。
8.一种存储元件的口袋型掺杂区的形成方法，其特征为：包括：
提供一基底，该基底包括一信道区与一源极/汲极区；
进行一口袋离子植入步骤，将一掺质植入该基底的该源极/汲极区中；以及
进行一热工艺，使该掺质扩散，而在该源极/汲极区周缘的该信道区边缘形成该口袋型掺杂区。
9.如权利要求8所述的存储元件的口袋型掺杂区的形成方法，其特征为：该掺质的掺杂型态为P型，选自于硼离子或BF2之一。
10.如权利要求8所述的存储元件的口袋型掺杂区的形成方法，其特征为：该热工艺在摄氏750度～900度之间施行。
11.如权利要求8所述的存储元件的口袋型掺杂区的形成方法，其特征为：在进行该口袋离子植入步骤前，还包括在该基底的信道区上覆盖一罩幕层，且在进行该热工艺步骤前，还包括去除该罩幕层的步骤。
12.一种半导体元件的口袋型掺杂区的形成方法，其特征为：该方法包括：
提供一基底，该基底包括一信道区与一源极/汲极区；
进行一口袋离子植入步骤，将一掺质植入该基底的该源极/汲极区之中；以及
进行一热工艺，使该掺质扩散，而在该源极/汲极区周缘的该信道区边缘形成该口袋型掺杂区。
13.如权利要求12所述的半导体元件的口袋型掺杂区的形成方法，其特征为：该掺质的掺杂型态为P型，选自于硼离子或BF2之一。
14.如权利要求12所述的半导体元件的口袋型掺杂区的形成方法，其特征为：该热工艺在摄氏750度～900度之间施行。
15.如权利要求12所述的半导体元件的口袋型掺杂区的形成方法，其特征为：在进行该口袋离子植入步骤前，还包括在该基底的信道区上覆盖一罩幕层，且在进行该热工艺步骤前，还包括去除该罩幕层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01120413 CN1231963C (zh) | 2001-07-12 | 2001-07-12 | 氮化硅只读存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01120413 CN1231963C (zh) | 2001-07-12 | 2001-07-12 | 氮化硅只读存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1396652A true CN1396652A (zh) | 2003-02-12 |
| CN1231963C CN1231963C (zh) | 2005-12-14 |
Family
ID=4664111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01120413 Expired - Fee Related CN1231963C (zh) | 2001-07-12 | 2001-07-12 | 氮化硅只读存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1231963C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302540C (zh) * | 2003-07-10 | 2007-02-28 | 旺宏电子股份有限公司 | 增进氮化硅只读存储器的存储单元保持力的方法 |
| CN1321459C (zh) * | 2003-10-22 | 2007-06-13 | 应用智慧有限公司 | 凹陷捕获型存储器 |
| CN100394611C (zh) * | 2003-08-18 | 2008-06-11 | 旺宏电子股份有限公司 | 为改善相邻存储单元干扰的ono闪存阵列 |
-
2001
- 2001-07-12 CN CN 01120413 patent/CN1231963C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302540C (zh) * | 2003-07-10 | 2007-02-28 | 旺宏电子股份有限公司 | 增进氮化硅只读存储器的存储单元保持力的方法 |
| CN100394611C (zh) * | 2003-08-18 | 2008-06-11 | 旺宏电子股份有限公司 | 为改善相邻存储单元干扰的ono闪存阵列 |
| CN1321459C (zh) * | 2003-10-22 | 2007-06-13 | 应用智慧有限公司 | 凹陷捕获型存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1231963C (zh) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6468864B1 (en) | Method of fabricating silicon nitride read only memory | |
| CN1508874A (zh) | 闪存单元及其制造方法 | |
| CN1123957A (zh) | 半导体器件及其制造方法 | |
| CN1478298A (zh) | 同步形成电荷储存与位线至字符线隔离层的方法 | |
| CN1841708A (zh) | 制造快闪存储装置的方法 | |
| CN1231963C (zh) | 氮化硅只读存储器的制造方法 | |
| KR20000018524A (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
| CN1302555C (zh) | 非易失性半导体存储单元结构及其制作方法 | |
| CN1471728A (zh) | 源侧硼注入的非易失存储器 | |
| CN1384974A (zh) | 用于快擦写内存源极/漏极的固态源掺杂 | |
| CN1738029A (zh) | 制造内层多晶硅介电层的方法 | |
| US6862221B1 (en) | Memory device having a thin top dielectric and method of erasing same | |
| CN1470066A (zh) | 源极侧边植入硼以减少沟道掺杂的深次0.18微米闪存单元 | |
| US6868014B1 (en) | Memory device with reduced operating voltage having dielectric stack | |
| CN1279619C (zh) | 垂直式只读存储器及其制造方法 | |
| CN1992182A (zh) | 半导体器件的晶体管的制造方法 | |
| CN1209813C (zh) | 闪存的制造方法 | |
| CN1468447A (zh) | 用源极侧硼注入的非易失性存储器 | |
| CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
| CN1192419C (zh) | 利用减少漏极植入范围而缩小器件尺寸的方法 | |
| KR100277885B1 (ko) | 불휘발성메모리소자및그제조방법 | |
| CN1224093C (zh) | 分离栅极式快速存储器的制造方法及结构 | |
| CN1407626A (zh) | 垂直式的氮化物只读存储单元 | |
| CN1260811C (zh) | 氮化硅只读存储器的制造方法 | |
| CN1259714C (zh) | 具有浅接面的非挥发性内存的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051214 Termination date: 20190712 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |