CN204029386U - 一种动态预充控制电路和闪存存储系统 - Google Patents

Abstract

本实用新型公开了一种动态预充控制电路和闪存存储系统，所述动态预充控制电路包括控制单元和预充电单元，所述预充电单元通过位线与一负载连接，所述控制单元用于控制所述预充电单元对负载的预充电状态，所述预充电单元用于根据所述控制单元的控制自适应的对负载进行预充电或关断对负载的预充电。本实用新型提供的动态预充控制电路和闪存存储系统实现了根据负载的预充电状态调整预充电时间，使得预充控制电路与负载实现自适应预充电。

Description

一种动态预充控制电路和闪存存储系统

技术领域

本实用新型涉及存储技术领域，具体涉及一种动态预充控制电路和闪存存储系统。 

背景技术

闪存(Flash Memory)是一种非挥发性的半导体存储芯片，采用传统的浮栅晶体管作为最小的存储单元，在读取所述闪存存储器中的数据时，需要先通过灵敏放大器对闪存存储器的位线进行预充电，使得所述存储单元的漏极稳定在一个固定电压，再进行数据的输出。 

图1为现有技术中灵敏放大器的预充控制电路图。如图1所示，所述灵敏放大器在第一控制端EN1使用一个负脉冲对所述闪存存储器的位线进行预充电，即当所述第一控制端EN1输入低电平，同时第二控制端EN2输入低电平，第三控制端EN3输入高电平时，所述预充控制电路开始对闪存存储器WL进行预充电，当所述第一控制端EN1的输入由低电平变为高电平时，停止对闪存存储器WL的预充电，所述负脉冲的脉冲宽度为一预先设计的固定值，因此，无法根据电流比较器的实际状态进行自适应的调整对闪存存储器的预充电时间。 

实用新型内容

有鉴于此，本实用新型实施例提供一种动态预充控制电路和闪存存储系统，以解决预充控制电路不能根据负载的实际情况进行自适应预充电的问题。 

一方面，本实用新型实施例提供了一种动态预充控制电路，包括控制单元 和预充电单元，所述预充电单元通过位线与一负载连接，所述控制单元用于控制所述预充电单元对负载的预充电状态； 

所述预充电单元用于根据所述控制单元的控制自适应的对负载进行预充电或关断对负载的预充电， 

所述控制单元包括第一控制端、第一NMOS管、第二NMOS管、反相器和第一PMOS管， 

所述第一控制端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极与所述反相器的输入端和所述预充电单元的中点连接，所述第一NMOS管的漏极接地，所述第二NMOS管的栅极与所述第一控制端连接，所述第二NMOS管的源极与所述第一PMOS管的漏极连接，所述第二NMOS管的漏极接地，所述反相器的输入端与所述预充电单元连接，所述反相器的输出端与所述第一PMOS管的栅极连接，所述第一PMOS管的源极与电源连接，所述第一PMOS管的漏极与所述第二NMOS管的源极连接。 

进一步地，所述预充电单元包括第二控制端、第三控制端、第四控制端、第二PMOS管、第三PMOS管、第三NMOS管和第四NMOS管， 

所述第二PMOS管的栅极与所述第二控制端连接，所述第二控制端为所述控制单元中第一PMOS管的漏极和第二NMOS管的源极的中点，所述第二PMOS管的源极与电源连接，所述第二PMOS管的漏极与所述第三NMOS管的源极连接，所述第三PMOS管的栅极与所述第三控制端连接，所述第三PMOS管的源极与电源连接，所述第三PMOS管的漏极与所述第四NMOS管的源极连接，所述第三PMOS管的漏极和第四NMOS管的源极的中点为所述预充电单元的输出端，所述预充电单元的输出端与所述控制单元中反相器的输入端连接，所述第三NMOS管的栅极与所述第四控制端连接，所述第三NMOS管的源极与 第二PMOS管的漏极连接，所述第三NMOS管的漏极与位线连接，所述第四NMOS管的栅极与所述第四控制端连接，所述第四NMOS管的源极与第三PMOS管的漏极连接，所述第四NMOS管的漏极与位线连接。 

进一步地，所述动态预充控制电路还包括第六NMOS管，所述第六NMOS管的栅极与电源连接，所述第六NMOS管的源极与位线连接，所述第六NMOS管的漏极与负载连接。 

进一步地，所述预充电单元用于根据所述控制单元的控制自适应的对负载进行预充电或关断对负载的预充电具体为： 

当所述第一控制端输入高电平，并且所述第四控制端输入低电平时，所述第二控制端为低电平； 

当所述第一控制端输入低电平，并且所述第四控制端输入高电平时，所述预充电单元对所述负载进行预充电，当所述预充电单元的输出端的电压达到所述反相器的翻转点时，所述第二控制端被充到高电平，所述预充电单元关断对所述负载的预充电。 

进一步地，所述反相器的翻转点为所述预充电单元输出端的静态工作点。 

进一步地，所述第三控制端输入一固定的低电平，所述固定的低电平使得所述第三PMOS管导通。 

另一方面，本实用新型实施例提供了一种闪存存储系统，所述闪存存储系统包括闪存存储器和用于读取所述闪存存储器中数据的灵敏放大器，其中，所述灵敏放大器中包括动态预充控制电路，所述动态预充控制电路包括上述任一项所述的动态预充控制电路。 

本实用新型实施例提供的动态预充控制电路和闪存存储系统，通过控制单元自适应的控制预充电单元对负载的预充电状态，当所述负载的预充电状态达 到目标状态时，关断对负载的预充电，当负载的预充电状态充电不足时，继续对负载预充电，由此，实现了根据负载的预充电状态调整预充电时间，使得预充控制电路与负载实现自适应预充电。 

附图说明

下面将通过参照附图详细描述本实用新型的示例性实施例，使本领域的普通技术人员更清楚本实用新型的上述及其他特征和优点，附图中： 

图1为现有技术中灵敏放大器的预充控制电路图； 

图2为根据本实用新型第一实施例的一种动态预充控制电路的结构图； 

图3为根据本实用新型第一实施例的一种动态预充控制电路的结构图； 

图4为根据本实用新型第一实施例的一种动态预充控制电路中各控制端电压的时序图； 

图5为根据本实用新型第二实施例的一种闪存存储系统的结构图。 

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部内容。 

本实用新型实施例的动态预充控制电路可应用于闪存存储系统的灵敏放大器中，能够实现闪存存储器的自适应预充电，该闪存存储器可以是NAND闪存也可以是NOR闪存，该闪存存储器可以应用于各种数码设备、数码相机、MP3播放器、U盘、手机和掌上游戏机等电子产品中，其中，所述数码设备可以包 括计算机和数字电视等，所述掌上游戏机可以包括PSP、PSV、任天堂3DS(Nintendo 3DS)等。 

在图2中示出了本实用新型的第一实施例。 

图2为根据本实用新型第一实施例的一种动态预充控制电路的结构图，该动态预充控制电路可应用于灵敏放大器中，所述动态预充控制电路包括：控制单元11和预充电单元12，所述预充电单元12通过位线与一负载13连接。 

其中，所述控制单元11用于控制所述预充电单元12对负载13的预充电状态，所述预充电单元12用于根据所述控制单元11的控制自适应的对负载13进行预充电或关断对负载13的预充电。 

在本实施例中，所述动态预充控制电路可设置于灵敏放大器中，所述负载13可以是一闪存存储器，所述闪存存储器可以是NAND闪存，也可以是NOR闪存。 

闪存存储器一般由字线和位线组成，每一字线和位线的交叉点是一个存储单元，存储单元由晶体管和电容组成，存储单元中的数据取决于存储在电容中的电荷，当字线被选中，存储在电容中的电荷通过电荷共享使得位线电压改变。 

灵敏放大器(Sense amplifier)是存储器中非常重要的电路，其主要用于将存储单元中所存储的数据位的状态识别出来，以转换为数字信号；为获得存储单元中所存储的数据位的状态，则需要通过对位线进行充电，获取存储单元中所存储数据位的状态对应的电压。再将所述存储单元中所存储数据位的状态对应的电压与参考存储单元中所存储数据位的状态对应的电压进行比较，即可获得存储单元中所存储的数据位的状态。 

在本实施例中，当连接于位线上的负载13的预充电状态达到目标状态时，所述控制单元11控制所述预充电单元断开对所述负载13的预充电，防止发生过预充，当连接于位线上的负载13的预充电状态没有达到目标状态时，所述控制单元11控制所述预充电单元12继续对所述负载13进行预充电，防止发生预充电不足的情况，从而根据位线上负载13的预充电状态来自行调整是否对所述负载进行预充电。 

本实用新型实施例提供的动态预充控制电路和闪存存储系统，通过控制单元自适应的控制预充电单元对负载的预充电状态，当所述负载的预充电状态达到目标状态时，关断对负载的充电，当负载的预充电状态充电不足时，继续对负载充电，由此，实现了根据负载的预充电状态调整预充电时间，使得预充控制电路与负载实现自适应预充电。 

图3为根据本实用新型第一实施例的一种动态预充控制电路的结构图，该动态预充控制电路可应用于灵敏放大器中，所述动态预充控制电路包括控制单元21和预充电单元22，所述预充电单元22通过位线与负载23连接。 

需要说明的是，图3中所述控制单元21和预充电单元22为图2中所示的控制单元11和预充电单元12中内部元器件的连接关系示意图。 

所述控制单元21用于控制所述预充电单元22对负载23的预充电状态，所述预充电单元22用于根据所述控制单元21的控制自适应的对负载23进行预充电或关断对负载23的预充电。 

其中，所述控制单元21优选可包括第一控制端EN1、第一NMOS管N1、第二NMOS管N2、反相器INVO和第一PMOS管P1。 

所述第一控制端EN1与所述第一NMOS管N1的栅极连接，所述第一NMOS管N1的源极与所述反相器INVO的输入端和所述预充电单元22的中点 连接，所述第一NMOS管N1的漏极接地，所述第二NMOS管N2的栅极与所述第一控制端EN1连接，所述第二NMOS管N2的源极与所述第一PMOS管P1的漏极连接，所述第二NMOS管N2的漏极接地，所述反相器INVO的输入端与所述预充电单元22的输出端连接，所述反相器的输出端INVO与所述第一PMOS管P1的栅极连接，所述第一PMOS管P1的源极与电源VDD连接，所述第一PMOS管P1的漏极与所述第二NMOS管N2的源极连接。 

所述预充电单元22包括第二控制端EN2、第三控制端EN3、第四控制端EN4、第二PMOS管P2、第三PMOS管P3、第三NMOS管N3和第四NMOS管N4， 

其中，所述第二PMOS管P2的栅极与所述第二控制端EN2连接，所述第二控制端EN2为所述控制单元21中第一PMOS管P1的漏极和第二NMOS管N2的源极的中点，所述第二PMOS管P2的源极与电源VDD连接，所述第二PMOS管P2的漏极与所述第三NMOS管N3的源极连接，所述第三PMOS管P3的栅极与所述第三控制端EN3连接，所述第三PMOS管P3的源极与电源VDD连接，所述第三PMOS管P3的漏极与所述第四NMOS管N4的源极连接，所述第三PMOS管P3的漏极与第四NMOS管N4的源极的中点为所述预充电单元22的输出端SAOUT，所述预充电单元22的输出端SAOUT与所述控制单元21中反相器INVO的输入端连接，所述第三NMOS管N3的栅极与所述第四控制端EN4连接，所述第三NMOS管N3的源极与第二PMOS管P2的漏极连接，所述第三NMOS管N3的漏极与位线连接，所述第四NMOS管N4的栅极与所述第四控制端EN4连接，所述第四NMOS管N4的源极与第三PMOS管P3的漏极连接，所述第四NMOS管N4的漏极与位线连接。 

在本实施例中，所述预充电单元22用于根据所述控制单元21的控制自适 应的对负载23进行预充电或关断对负载23的预充电具体为： 

当所述第一控制端EN1输入高电平，并且所述第四控制端EN4输入低电平时，所述第二控制端EN2为低电平； 

当所述第一控制端EN1输入低电平，并且所述第四控制端EN4输入高电平时，所述预充电单元22对所述负载23进行预充电，当所述预充电单元22的输出端SAOUT的电压达到所述反相器INVO的翻转点时，所述第二控制端EN2被充到高电平，所述预充电单元22关断对所述负载23的预充电。 

具体地，当所述第一控制端EN1输入高电平，并且所述第四控制端EN4输入低电平时，第一NMOS管N1和第二NMOS管N2导通，由于所述第一NMOS管N1和第二NMOS管N2的漏极都接地，因此，所述预充电单元22的输出端SAOUT和所述第二控制端EN2被拉到低电平，所述第二控制端EN2保持低电平状态，由于所述第四控制端EN4输入低电平，所述第三NMOS管N3处于截止状态，所述预充电单元22没有开始对负载23进行预充电； 

当所述第一控制端EN1输入低电平，并且所述第四控制端EN4输入高电平时，所述第二控制端EN2保持低电平状态，所述第二PMOS管P2导通，由于所述第三控制端EN3一直输入一固定的低电平，因此所述第三PMOS管P3处于导通状态，同时，所述第三NMOS管N3和第四NMOS管N4处于导通状态，所述预充电单元22开始对负载23进行预充电，同时，将所述预充电单元22的输出端SAOUT的电压升高，当所述输出端SAOUT的电压达到反相器INVO的翻转点时，反相器INVO的输出端输出低电平，使得所述第一PMOS管P1导通，由于第一PMOS管P1的源极与电源VDD连接，因此将第二控制端EN2的电压充到高电平，所述第二PMOS管P2变为截止状态，之后在第一控制端EN1为低电平的时间内，所述第二控制端EN2保持高电平不变，从而关断对所述负 载的预充电状态。 

在本实施例中，所述反相器INVO的翻转点可以为所述预充电单元22的输出端SAOUT端的静态工作点，所述SAOUT端的静态工作点与所述负载23的存储值有关，当所述SAOUT端的电压升高到静态工作点时(所述静态工作点也叫做直流工作点)，认为预充电单元22对负载23的预充电状态达到目标状态，此时所述动态预充电控制电路会自动关断对负载23的预充电，从而实现预充电时间的自适应。预充电完成后，所述动态预充控制电路各节点电压接近直流值，可显著提高灵敏放大器的读取速度。 

图4为根据本实用新型第一实施例的一种动态预充控制电路中各控制端电压的时序图，下面结合图4，对本实施例的动态预充控制电路作进一步的说明。 

如图4所示，当需要对负载进行预充电时，首先在第一控制端EN1输入高电平，使得第二控制端EN2处于低电平状态，当在第一控制端EN1输入低电平，同时在第四控制端EN4输入高电平时，所述预充电单元12开始对所述负载13进行预充电，同时升高预充电单元12输出端SAOUT的电压，当SAOUT端的电压升高至反相器INVO的翻转点时反相器INVO的输出端变为低电平，使得第一PMOS管P1导通，使得第二控制端EN2处于高电平，此时，所述动态预充控制电路完成了对负载的预充电。 

本实施例提供的动态预充控制电路能够根据位线上负载的存储值进行自适应的调整对负载的预充电时间，防止对负载发生过预充或者预充不足的情况。 

在本实施例的一个优选实施例中，所述动态预充控制电路还包括第六NMOS管N6，所述第六NMOS管N6的栅极与电源VDD连接，所述第六NMOS管N6的源极与位线连接，所述第六NMOS管N6的漏极与负载13连接。 

在本实施例的优选实施例中，所述第六NMOS管N6用于选通与其连接的负载23，打开第六NMOS管N6，所述负载13与所述动态预充控制电路连通，从而读出负载13中存储的数据。 

本实用新型实施例提供的动态预充控制电路，通过控制单元自适应的控制预充电单元对负载的预充电状态，当所述负载的预充电状态达到目标状态时，关断对负载的预充电，当负载的预充电状态充电不足时，继续对负载预充电，由此，实现了根据负载的预充电状态调整预充电时间，使得预充控制电路与负载实现自适应预充电。 

在图5中示出了本实用新型的第二实施例。 

图5为根据本实用新型第二实施例的一种闪存存储系统的结构图，所述闪存存储系统包括闪存存储器31和用于读取所述闪存存储器31中数据的灵敏放大器32，其中，所述灵敏放大器32中包括动态预充控制电路，所述动态预充控制电路包括控制单元321和预充电单元322，所述预充电单元322通过位线与闪存存储器31连接。 

所述控制单元321用于控制所述预充电单元322对闪存存储器31的预充电状态； 

所述预充电单元322用于根据所述控制单元321的控制自适应的对闪存存储器31进行预充电或关断对闪存存储器31的预充电。 

优选的，所述控制单元321可包括第一控制端EN1、第一NMOS管N1、第二NMOS管N2、反相器INVO和第一PMOS管P1。 

所述第一控制端EN1与所述第一NMOS管N1的栅极连接，所述第一NMOS管N1的源极与所述反相器INVO的输入端和所述预充电单元322的中点 连接，所述第一NMOS管N1的漏极接地，所述第二NMOS管N2的栅极与所述第一控制端EN1连接，所述第二NMOS管N2的源极与所述第一PMOS管P1的漏极连接，所述第二NMOS管N2的漏极接地，所述反相器INVO的输入端与所述预充电单元322的输出端连接，所述反相器的输出端INVO与所述第一PMOS管P1的栅极连接，所述第一PMOS管P1的源极与电源VDD连接，所述第一PMOS管P1的漏极与所述第二NMOS管N2的源极连接。 

所述预充电单元322可包括第二控制端EN2、第三控制端EN3、第四控制端EN4、第二PMOS管P2、第三PMOS管P3、第三NMOS管N3和第四NMOS管N4， 

其中，所述第二PMOS管P2的栅极与所述第二控制端EN2连接，所述第二控制端EN2为所述控制单元321中第一PMOS管P1的漏极和第二NMOS管N2的源极的中点，所述第二PMOS管P2的源极与电源VDD连接，所述第二PMOS管P2的漏极与所述第三NMOS管N3的源极连接，所述第三PMOS管P3的栅极与所述第三控制端EN3连接，所述第三PMOS管P3的源极与电源VDD连接，所述第三PMOS管P3的漏极与所述第四NMOS管N4的源极连接，所述第三PMOS管P3的漏极与第四NMOS管N4的源极的中点为所述预充电单元322的输出端SAOUT，所述预充电单元322的输出端SAOUT与所述控制单元321中反相器INVO的输入端连接，所述第三NMOS管N3的栅极与所述第四控制端EN4连接，所述第三NMOS管N3的源极与第二PMOS管P2的漏极连接，所述第三NMOS管N3的漏极与位线连接，所述第四NMOS管N4的栅极与所述第四控制端EN4连接，所述第四NMOS管N4的源极与第三PMOS管P3的漏极连接，所述第四NMOS管N4的漏极与位线连接。 

具体地，所述预充电单元322用于根据所述控制单元321的控制自适应的 对闪存存储器31进行预充电或关断对闪存存储器31的预充电具体为： 

当所述第一控制端EN1输入高电平，并且所述第四控制端EN4输入低电平时，所述第二控制端EN2为低电平； 

当所述第一控制端EN1输入低电平，并且所述第四控制端EN4输入高电平时，所述预充电单元322对所述闪存存储器31进行预充电，当所述预充电单元322的输出端SAOUT的电压达到所述反相器INVO的翻转点时，所述第二控制端EN2被充到高电平，所述预充电单元322关断对所述闪存存储器31的预充电。 

其中，所述第三控制端EN3可以输入一固定的低电平，所述固定的低电平使得所述第三PMOS管P3导通。 

所述反相器INVO的翻转点可以为所述预充电单元322输出端SAOUT的静态工作点，所述静态工作点也叫做直流工作点，与所述闪存存储器31中存储的数据量有关，当所述预充电单元322的预充电完成后所述动态预充控制电路各节点的电压接近直流值，可显著提供灵敏放大器32从所述闪存存储器31中读取数据的速度。 

在本实施例的一个优选实施例中，所述动态预充控制电路还包括第六NMOS管N6，所述第六NMOS管N6的栅极与电源VDD连接，所述第六NMOS管N6的源极与位线连接，所述第六NMOS管N6的漏极与闪存存储器31的源极连接，所述闪存存储器31的漏极接地。 

在本实施例的优选实施例中，所述第六NMOS管N6用于选通与其连接的闪存存储器31，打开第六NMOS管N6，所述闪存存储器31与所述灵敏放大器31连通，从而读出闪存存储器31中存储的数据。 

本实用新型实施例提供的动态预充控制电路，通过控制单元自适应的控制 预充电单元对闪存存储器的预充电状态，当所述闪存存储器的预充电状态达到目标状态时，关断对闪存存储器的预充电，当闪存存储器的预充电状态充电不足时，继续对闪存存储器预充电，由此，实现了根据闪存存储器的预充电状态调整预充电时间，使得预充控制电路与闪存存储器实现自适应预充电。 

以上所述仅为本实用新型的优选实施例，并不用于限制本实用新型，对于本领域技术人员而言，本实用新型可以有各种改动和变化。凡在本实用新型的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。 

Claims (7)

1.一种动态预充控制电路，包括控制单元和预充电单元，所述预充电单元通过位线与一负载连接，其特征在于， 

所述控制单元用于控制所述预充电单元对负载的预充电状态； 

所述预充电单元用于根据所述控制单元的控制自适应的对负载进行预充电或关断对负载的预充电， 

所述控制单元包括第一控制端、第一NMOS管、第二NMOS管、反相器和第一PMOS管， 

所述第一控制端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极与所述反相器的输入端和所述预充电单元的中点连接，所述第一NMOS管的漏极接地，所述第二NMOS管的栅极与所述第一控制端连接，所述第二NMOS管的源极与所述第一PMOS管的漏极连接，所述第二NMOS管的漏极接地，所述反相器的输入端与所述预充电单元连接，所述反相器的输出端与所述第一PMOS管的栅极连接，所述第一PMOS管的源极与电源连接，所述第一PMOS管的漏极与所述第二NMOS管的源极连接。 

2.根据权利要求1所述的动态预充控制电路，其特征在于，所述预充电单元包括第二控制端、第三控制端、第四控制端、第二PMOS管、第三PMOS管、第三NMOS管和第四NMOS管， 

所述第二PMOS管的栅极与所述第二控制端连接，所述第二控制端为所述控制单元中第一PMOS管的漏极和第二NMOS管的源极的中点，所述第二PMOS管的源极与电源连接，所述第二PMOS管的漏极与所述第三NMOS管的源极连接，所述第三PMOS管的栅极与所述第三控制端连接，所述第三PMOS管的源极与电源连接，所述第三PMOS管的漏极与所述第四NMOS管的源极连接，所述第三PMOS管的漏极和第四NMOS管的源极的中点为所述预充电单元 的输出端，所述预充电单元的输出端与所述控制单元中反相器的输入端连接，所述第三NMOS管的栅极与所述第四控制端连接，所述第三NMOS管的源极与第二PMOS管的漏极连接，所述第三NMOS管的漏极与位线连接，所述第四NMOS管的栅极与所述第四控制端连接，所述第四NMOS管的源极与第三PMOS管的漏极连接，所述第四NMOS管的漏极与位线连接。 

3.根据权利要求1所述的动态预充控制电路，其特征在于，所述动态预充控制电路还包括第六NMOS管，所述第六NMOS管的栅极与电源连接，所述第六NMOS管的源极与位线连接，所述第六NMOS管的漏极与负载连接。 

4.根据权利要求2所述的动态预充控制电路，其特征在于，所述预充电单元用于根据所述控制单元的控制自适应的对负载进行预充电或关断对负载的预充电具体为： 

当所述第一控制端输入高电平，并且所述第四控制端输入低电平时，所述第二控制端为低电平； 

当所述第一控制端输入低电平，并且所述第四控制端输入高电平时，所述预充电单元对所述负载进行预充电，当所述预充电单元的输出端的电压达到所述反相器的翻转点时，所述第二控制端被充到高电平，所述预充电单元关断对所述负载的预充电。 

5.根据权利要求4所述的动态预充控制电路，其特征在于，所述反相器的翻转点为所述预充电单元输出端的静态工作点。 

6.根据权利要求2所述的动态预充控制电路，其特征在于，所述第三控制端输入一固定的低电平，所述固定的低电平使得所述第三PMOS管导通。 

7.一种闪存存储系统，其特征在于，所述闪存存储系统包括闪存存储器和用于读取所述闪存存储器中数据的灵敏放大器，其中，所述灵敏放大器中包 括动态预充控制电路，所述动态预充控制电路包括如权利要求1-6中任一项所述的动态预充控制电路。