TWI490878B - 用以對低功率動態快取記憶體中之低電壓電域進行充電的系統與方法 - Google Patents

用以對低功率動態快取記憶體中之低電壓電域進行充電的系統與方法 Download PDF

Info

Publication number
TWI490878B
TWI490878B TW101125378A TW101125378A TWI490878B TW I490878 B TWI490878 B TW I490878B TW 101125378 A TW101125378 A TW 101125378A TW 101125378 A TW101125378 A TW 101125378A TW I490878 B TWI490878 B TW I490878B
Authority
TW
Taiwan
Prior art keywords
power
capacitor
signal
transistor
voltage
Prior art date
Application number
TW101125378A
Other languages
English (en)
Other versions
TW201342389A (zh
Inventor
Darin James Daudelin
Adam Bertrand Wilson
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201342389A publication Critical patent/TW201342389A/zh
Application granted granted Critical
Publication of TWI490878B publication Critical patent/TWI490878B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

用以對低功率動態快取記憶體中之低電壓電域進行充電的系統與方法
本發明是關於在離開一電源關閉模式後，將一動態快取記憶體之電壓域之電源開啟，尤指一種用以在離開一電源關閉模式後，致能一動態快取記憶體之電壓域之快速電源開啟的系統。
在傳統低電源動態快取記憶體設計中，在一電源關閉模式中，本地電壓電源域(local voltage power domain)也會關閉電源，當離開該電源關閉模式時，連接於這些本地電壓電源域之所有寄生電容(parasitic capacitor)與去耦電容(decoupling capacitor)都需要被重新充滿電，這需要很多時間並會給系統帶來負擔，例如，假設在完成重新充電前恢復正常操作的話，資料可能會是錯誤的。
在一傳統動態快取記憶體電路中，是藉由一外部電源供應或者透過一電壓整流器來供應電源給本地電壓電源域。參照第1圖與第2圖，其為傳統動態快取記憶體系統的電路圖。第1圖是一動態快取記憶體之一未整流電源域(unregulated power domain)100之示意圖，其中電容C是耦接於一本地電源供應電壓(Local Domain Power Supply voltage)VLPD與接地電壓之間。電容C之耦接或去耦是依據控制該動態快取記憶體之電源關閉操作的訊號CKE。系統100也包含一反相器150，其是用以將訊號CKE反相以產生反相訊號CKEF。
在一電源關閉操作中，CKE將轉移至低準位，而CKEF則將轉移至高準位。CKEF接著被輸入至一電晶體(PMOS)P之閘極，其中電晶體P耦接於電源供應源Vcc與本地電源供應電壓VLPD之間，這造成電晶體P關閉，而使得本地電源供應電壓VLPD浮接(floating)。本地電源供應電壓VLPD隨著時間經過終將趨於0伏特。當離開電源關閉模式時(CKE轉移為高準位，CKEF轉移為低準位，因而電晶體P被開啟)，在系統100能適當地處理該動態快取記憶體之指令前，電容C需要被充滿電且本地電源供應電壓VLPD需要達到滿電位(full potential)。
第2圖是一傳統動態快取記憶體系統之電路圖，其圖示了一動態快取記憶體之一已整流本地電源域(regulated local power domain)200。系統200包含一個透過其輸出而耦接至本地電源供應電壓之整流器225。參考訊號REF與電源關閉訊號CKE也會供應予整流器225。當CKE處在低準位狀態時，整流器225將不會供應一輸出給電容C，因此本地電源供應電壓VLPD將會浮接。本地電源供應電壓隨著時間經過終將趨於0伏特。當CKE處於高準位狀態，整流器225將執行本地電源供應電壓VLPD的拉升以及對電容C充電。
如上所述，當離開電源關閉模式時，去耦電容C必須被充滿電以讓本地電源供應電壓VLPD在指令發出前能達到滿電位，否則的 話，會有資料錯誤之風險。使用於低電源域之去耦電容的大小通常意指需要長時間來將去耦與寄生電容充滿電。假如減少去耦電容之大小，則對電容充電所需之時間也會減少，然而，這可能會造成動態快取記憶體於正常操作下之很大的電壓降，並同時增加系統的雜訊量。
因此，本發明的目的之一是讓一動態快取記憶體具有較小之去耦電容電荷，以將存取記憶體前所需之時間減到最少，這也有減少系統雜訊之附加優點。
依據本發明之一示範性實施例，用以在一低電源動態快取記憶體對一低電壓電源域充電之一系統包含：一第一電容，用以提供一本地域電源電壓供應；一第一電晶體，耦接至該第一電容與一電壓供應並由一電源關閉訊號開啟，該第一電晶體是用以在電源關閉模使下將該第一電容分離，並對該電容充電以在離開電源關閉模式時，提供該本地域電源電壓供應；一第二電容選擇性地被耦接至該電壓供應或該本地域電壓電源供應；以及一第二電晶體，耦接至該第二電容、該電源關閉訊號，與該本地域電源電壓供應，用以在電源關閉模式下將該第二電容與該本地域電源電壓供應分離，並當離開電源關閉模式時，將該第二電容耦接至該本地域電源電壓供應。在一些實施例中，該系統另包含耦接於該第一電晶體與該第二電晶體間之一延遲電路，用以接收該電源關閉訊號並依據該電源關閉訊 號，在離開電源關閉模式時，開啟該第二電晶體，其中該第二電晶體是在該第一電晶體被開啟後之一延遲時間後被開啟。在一些實施例中，該延遲電路是一帶有遲滯之反及閘。
一種用以對一低電源動態快取記憶體中之一低電壓電源域充電之方法包含：產生一電源關閉訊號讓一低電源動態快取記憶體進入電源關閉模式；在一電源關閉模式下依據該電源關閉訊號，將一第一電容與一電壓供應分離，將一第二電容與該本地域電源電壓供應分離，並將該第二電容耦接至該電壓供應；當該動態快取記憶體離開電源關閉模式時，會讓該電源關閉訊號產生一準位轉移；依據產生該準位轉移之該電源關閉訊號，來對該第一電容充電以提供該本地域電源電壓供應；並依據產生該準位轉移之該電源關閉訊號，將該第二電容與該電壓供應分離，以及將該第二電容耦接至該本地域電源電壓供應。
本發明提供了一系統，其藉由將該系統之電容分開(split)成一減小的去耦電容與一第二電容，因而於離開電源關閉模式時可加速電容充電。該減小的去耦電容意味著本地域電壓電源域可在離開電源關閉模式時快速地開啟電源，同時該第二電容的使用可避免在正常電源操作下發生很大的電壓降。本發明所揭露之系統與方法可應用於低電源動態快取記憶體之未整流或整流後的本地域電壓電源域。
請參照第3圖，第3圖是依據本發明一示範性實施例之一動態快取記憶體中之未整流本地電壓電源域300的電路圖。如圖所示，系統300包含一第一電容CS與一第二電容CL。第一電容CS耦接於本地電源供應電壓與接地電壓之間。第二電容CL耦接於一延遲電路，而該延遲電路包含有一反及閘(NAND gate)321，其依序耦接於一延遲電路327以及P通道金屬氧化物半導體(PMOS)電晶體336(P2 )。反及閘321被設計成具有一特定遲滯量(hysteresis)。須注意的是，反及閘321僅是一實施例，而任何具有一特定遲滯量之電路皆可代替使用，例如，在另一實施例中，反及閘321可由一施密特觸發器(Schmitt trigger)所取代。
系統300也包含一P通道金屬氧化物半導體電晶體312(P1 )，其耦接於Vcc與VLPD之間，並另耦接於反及閘321之複數個輸入端的其中之一。反相器350是用以將電源關閉訊號CKE反相，而產生一反相電源關閉訊號CKEF。反相電源關閉訊號CKEF耦接至電晶體P1 之閘極。在此實施例中，電容CL是被耦接至電源供應Vcc，另外，可依據需求來決定去耦電容CS、CL之電容值大小，然而，去耦電容CS之電容值相對而言會小於去耦電容CL之電容值。
系統300之操作將描述如下。當CKE是在低準位狀態時，系統300是在電源關閉模式中，而當CKE是在高準位狀態時，系統300則是已經離開電源關閉模式。在電源關閉模式中，CKEF是在一高準位狀態，因而讓電晶體312(P1 )關閉而允許VLPD浮接。VLPD將 會隨時間而趨近於0伏特，這代表電容CS已完全放電。然而，電容CL仍耦接於Vcc並因此仍保持電量充滿。位於低準位狀態之訊號CKE也會透過反及閘321與延遲電路327而讓電晶體336(P2 )被關閉，因此電容CL的電源只由電壓Vcc來供應。
當CKE是在一高準位狀態中，也就是說CKEF是在一低準位狀態，動態快取記憶體會離開電源關閉模式。當CKEF處在一低準位狀態時，這讓電晶體312(P1 )開啟，因此藉由外部電壓供應，VLPD將被拉回其滿電位狀態。然而，由於電容CS之電容值比先前技術中的去耦電容之電容值小很多，將VLPD帶回滿電位狀態所需之時間會比傳統系統100所需之時間短的多。在電源關閉模式中，電容CL會持續與Vcc耦接並因此而充滿電。當CKE變成高準位狀態而系統離開電源關閉模式時，Vcc與CL之間之連接將被關閉，並透過電晶體312(P1 )來供應外部電壓予電容CL。因為反及閘321之遲滯特性，電容CL將不會立即被導入系統300中，VLPD可因此在電晶體336(P2 )開啟之前幾乎達到滿電位，而電容CL之額外電容值會被導入VLPD匯流排。在電晶體336(P2 )開啟之前，延遲電路327被用來幫助微調(fine-tune)延遲時間，並能依據實際需求來進行調整。反及閘321的遲滯與延遲電路327所造成之延遲也可確保在動態快取記憶體之正常操作中的電壓降不會讓電晶體336(P2 )關閉。
請參照第4圖，是依據本發明之一示範性實施例之動態快取記憶體中之已整流低電壓電源域400的電路圖。將去耦電容分成兩電 容CS與CL之相同原理也應用於此系統中，該相同原理是用來減低在動態快取記憶體離開電源關閉模式時需要被充電之去耦電容量。如圖所示，系統400包含一反及閘421，其耦接至一延遲電路427，且延遲電路427接著耦接至一電晶體436(P0 )。電容CL耦接於電晶體436(P0 )、接地電壓與電源供應Vcc之間。電源關閉訊號CKE也耦接至反及閘421之複數個輸入端的其中之一，而反及閘421是被設計為具有一些遲滯。在系統300中，帶有遲滯之反及閘421只是一個例子，且可由其它帶有遲滯之電子裝置(像是施密特觸發器)所代替。整流器425耦接於本地電源域供應電壓VLPD，也耦接於反及閘421之另一輸入端。整流器425接收參考訊號REF與電源關閉訊號CKE，並被用以產生本地電源域供應電壓VLPD給系統400。
在電源關閉模式，整流器425將不會輸出電壓給電容CS或反及閘421，因而造成VLPD的浮接，VLPD將隨時間而趨近於0伏特，並使得電晶體436(P0 )關閉。在電源關閉模式，電源關閉訊號CKE是在一低準位狀態，電容CL之電容值因耦接於Vcc所以保持充滿電。當CKE在一高準位狀態時，電容CL會與Vcc分離(decoupled)，CKE也將開啟整流器425與反及閘421，整流器425因此輸出一電壓而造成VLPD被拉升，以及電晶體436(P0 )將在反及閘421與延遲電路427之遲滯所引發之一特定延遲量後被開啟。因此，在離開電源關閉模式之當下，只有具有較小電容值之電容CS需要被充電，而具有較大電容值之電容CL則是在VLPD幾乎達到滿電位後才會被導入至VLPD匯流排。
請參照第5圖，其是具有本發明所揭示之大電容值的電容CL與小電容值的電容CS的系統離開電源關閉模式的操作結果，以及代表先前技術之具有一單一電容C之系統的操作結果之比較波形的圖表，其中CS+CL=CTOTAL ≡C。在此例子中，電容值之比CL：CS為3：1；請注意，這只是一種可能的比例。
第5圖所示之例子中，目標電壓可以為1.2V，而自該目標電壓所允許之電壓降可以為150mV，這意味著為保有資料完整性，供應電壓不應降到1.05V以下。此外，於離開電源關閉模式後直到產生有效的讀取或寫入指令的時間可由tXP+tCD來代表。依據標準LPDDR1規格，Txp是6ns而tCD是15ns。當一時脈週期(clock cycle)Tck被設為5ns，這意味著需要兩個時間週期來離開電源關閉模式，因此tCK+tCD=25ns。在第5圖中，訊號CKE是在10ns產生，而讀取或寫入叢發(burst)的出現是在25ns後。藉由比較先前技術與本發明之波形，可看出先前技術之電壓無法在讀取/寫入叢發出現時達到1.05V之最低電壓，然而，在讀取/寫入叢發出現時，本發明產生之電壓是高於目標準位1.2V的，且緊接著只會下降一點點(由被導入系統之電容CL的電容值所造成)，而電壓經由後續操作而維持在一穩定準位，且並不會低於1.05V，最後，者兩個電壓波形會相等。因此，相較於先前技術在讀取/寫入叢發一開始出現時仍低於最低電壓，本發明可以在系統離開電源關閉模式後，提供不低於最低準位之供應電壓。
總括概要，本發明將一本地電源域之去耦電容分成兩個電容，其中一較小電容在一較大電容保持充電時，會在電源關閉模式下被分離(decoupled)。當離開電源關閉模式時，該系統需要將該較小電容充電，而本地域電源供應電壓VLPD可因此被快速地拉升至滿電位。合併使用一個帶有遲滯之延遲電路來將該較大電容耦接至一充電電源供應，者意味著該較大電容可在VLPD接近滿電位時被重新導入該系統，因此VLPD可在所有的後續操作下仍維持在最低準位之上。使用一個帶有遲滯之延遲電路也確保電容CL將不會因為正常操作下所發生的大電壓降而與該系統分離，因此，本發明提供可在離開電源關閉模式時加速充電，以避免錯誤的資料操作。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧未整流電源域
150、350‧‧‧反相器
200‧‧‧已整流本地電源域
225、425‧‧‧整流器
300‧‧‧未整流本地電壓電源域
312、336、436‧‧‧P通道金屬氧化物半導體電晶體
321、421‧‧‧反及閘
327、427‧‧‧延遲電路
400‧‧‧已整流低電壓電源域
第1圖是傳統未整流之動態快取記憶體裝置的電路圖。
第2圖是傳統整流後之動態快取記憶體裝置的電路圖。
第3圖是依據本發明之一示範性實施例之未整流之動態快取記憶體裝置的電路圖。
第4圖是依據本發明之一示範性實施例之整流後之動態快取記憶體裝置的電路圖。
第5圖是本發明之一系統之操作結果的圖表。
300‧‧‧未整流本地電壓電源域
312、336‧‧‧P通道金屬氧化物半導體電晶體
321‧‧‧反及閘
327‧‧‧延遲電路
350‧‧‧反相器

Claims (14)

  1. 一種用以對一低功率動態快取記憶體中之一低電壓電域進行充電的系統，包含：一第一電容，用以提供一本地域電源電壓供應；一第一電晶體，耦接至該第一電容與一電壓供應，並藉由一電源關閉(powerdown)訊號來開啟，該第一電晶體依據該電源關閉訊號而在一電源關閉模式中將該第一電容與該電壓供應分離，並於依據該電源關閉訊號而離開該電源關閉模式時，對該第一電容充電以提供該本地域電源電壓供應；一第二電容，直接耦接至該電壓供應；以及一第二電晶體，耦接至該第二電容、該電源關閉訊號與該本地域電源電壓供應，用以依據該電源關閉訊號，而在該電源關閉模式下將該第二電容與該本地域電源電壓供應分離，以及依據該電源關閉訊號而離開該電源關閉模式時，將該第二電容耦接至該本地域電源電壓供應；其中該第二電容將會在該電源關閉模式中被耦接至該電壓供應。
  2. 如申請專利範圍第1項所述之系統，另包含：一延遲電路，耦接於該第一電晶體與該第二電晶體之間，用以於依據該電源關閉訊號而離開該電源關閉模式時，接收該電源關閉訊號並開啟該第二電晶體，其中該第二電晶體是在該第一電晶體開啟之後的一延遲時間後才開啟。
  3. 如申請專利範圍第2項所述之系統，其中該延遲電路包含：一第一延遲電路，其於一第一輸入端接收該電源關閉訊號，以及在一第二輸入端從該第一電晶體接收該本地域電源電壓供應，並且在一第一延遲時間後輸出該本地域電源供應電壓；以及一第二延遲電路，耦接至該第一延遲電路，用以接收該本地域電源電壓供應，並在一第二延遲時間後輸出該本地域功率供應電壓給該第二電晶體；其中該第一延遲時間加上該第二延遲時間等於該延遲時間。
  4. 如申請專利範圍第3項所述之系統，其中該第一延遲電路是一遲滯(hysteresis)電路。
  5. 如申請專利範圍第3項所述之系統，其中該第一延遲電路是一帶有遲滯之反及閘。
  6. 如申請專利範圍第1項所述之系統，另包含：一第三電晶體，耦接於該電壓供應與該第二電容之間，用以接收該電源關閉訊號，以及依據該電源關閉訊號而在該電源關閉模式下將該第二電容耦接至該電壓供應，並於依據該電源關閉訊號而離開該電源關閉模式時，將該第二電容與該電壓供應分離。
  7. 如申請專利範圍第1項所述之系統，其中該第一電容之電容值小於該第二電容之電容值。
  8. 如申請專利範圍第7項所述之系統，其中該第一電容與該第二電容之電容值比為1：3。
  9. 一種用以對一低功率動態快取記憶體中之一低電壓電力域進行充電的方法，包含：產生一電源關閉訊號，用以讓該低功率動態快取記憶體進入一電源關閉模式；在該電源關閉模式下，將一第一電容與一電壓供應分離，並且依據該電源關閉訊號來將一第二電容與一本地域電源電壓供應分離，以及將該第二電容耦接至該電壓供應；當該低功率動態快取記憶體離開該電源關閉模式時，讓該電源關閉訊號具有一準位轉移；依據具有該準位轉移之該電源關閉訊號，對該第一電容充電以提供該本地域電源電壓供應；以及將該第二電容與該電壓供應分離，並依據具有該準位轉移之該電源關閉訊號，將該第二電容耦接至該本地域電源電壓供應。
  10. 如申請專利範圍第9項所述之方法，其中依據具有該準位轉移之該電源關閉訊號，將該第二電容耦接至該本地域電源電壓供應之步驟另包含： 將具有該準位轉移之該電源關閉訊號延遲一延遲時間；以及在該延遲時間後，將該第二電容耦接至該本地域電源電壓供應。
  11. 如申請專利範圍第9項所述之方法，其中該第一電容之電容值小於該第二電容之電容值。
  12. 如申請專利範圍第11項所述之方法，其中該第一電容與該第二電容之電容值比為1：3。
  13. 一種用以對一低功率動態快取記憶體中之一低電壓電域進行充電的系統，包含：一第一電容，用以提供一本地域電源電壓供應；一第一電晶體，耦接至該第一電容與一電壓供應，並藉由一電源關閉訊號來開啟，該第一電晶體依據該電源關閉訊號而在一電源關閉模式中將該第一電容與該電壓供應分離，並於依據該電源關閉訊號而離開該電源關閉模式時，對該第一電容充電以提供該本地域電源電壓供應；一第二電容，直接耦接至該電壓供應；一第二電晶體，耦接至該第二電容、該電源關閉訊號與該本地域電源電壓供應，用以：當依據該電源關閉訊號而在該電源關閉模式下時，將該第二電容與該本地域電源電壓供應分離；以及當依據該電源關閉訊號而離開該電源關閉模式時，將該 第二電容偶接至該本地域電源電壓供應；一延遲電路，耦接於該第一電晶體與該第二電晶體之間，用以於依據該電源關閉訊號而離開該電源關閉模式時，接收該電源關閉訊號並啟動該第二電晶體，其中該第二電晶體在該第一電晶體被啟動的一延遲時間後被啟動，該延遲電路包含：一帶有遲滯之反及電路，其於一第一輸入端接收該電源關閉訊號，以及於一第二輸入端從該第一電晶體接收該本地域電源電壓供應，並在一第一延遲時間後輸出該本地域電源供應電壓；其中該第二電容將會在該電源關閉模式被耦接至該電壓供應。
  14. 如申請專利範圍第13項所述之系統，其中該延遲電路另包含：一第二延遲電路，耦接至該第一延遲電路，用以接收該本地域電源電壓供應，並在一第二延遲時間後，將該本地域電源供應電壓輸出給該第二電晶體；其中該第一延遲時間加上該第二延遲時間等於該延遲時間。
TW101125378A 2012-04-15 2012-07-13 用以對低功率動態快取記憶體中之低電壓電域進行充電的系統與方法 TWI490878B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/447,269 US8773893B2 (en) 2012-04-15 2012-04-15 System for powering up voltage domains after exiting powerdown event

Publications (2)

Publication Number Publication Date
TW201342389A TW201342389A (zh) 2013-10-16
TWI490878B true TWI490878B (zh) 2015-07-01

Family

ID=49324940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125378A TWI490878B (zh) 2012-04-15 2012-07-13 用以對低功率動態快取記憶體中之低電壓電域進行充電的系統與方法

Country Status (3)

Country Link
US (1) US8773893B2 (zh)
CN (1) CN103378722B (zh)
TW (1) TWI490878B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754634B2 (en) * 2011-11-23 2017-09-05 Smart Modular Technologies, Inc. Memory management system with power source and method of manufacture thereof
RU2677251C2 (ru) * 2014-01-14 2019-01-16 Филипс Лайтинг Холдинг Б.В. Режим ожидания при малой мощности для питаемого устройства в системе распределения мощности
JP6554453B2 (ja) * 2015-12-24 2019-07-31 矢崎総業株式会社 差電圧測定装置
US10666066B2 (en) 2015-12-24 2020-05-26 Yazaki Corporation Differential voltage measurement device
JP6797656B2 (ja) 2016-12-09 2020-12-09 矢崎総業株式会社 差電圧測定装置
CN109960851B (zh) * 2019-02-22 2023-04-28 南方电网科学研究院有限责任公司 一种基于不同电压域的数据传输方法及握手协议电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801576A (en) * 1994-11-07 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having a hierarchical power source configuration
US7176745B2 (en) * 1997-02-28 2007-02-13 Renesas Technology Corp. Semiconductor device
US7602634B2 (en) * 2004-03-10 2009-10-13 Altera Corporation Dynamic RAM storage techniques
US7733682B2 (en) * 2007-12-13 2010-06-08 Texas Instruments Incorporated Plateline driver for a ferroelectric memory
US20100162020A1 (en) * 2008-12-22 2010-06-24 International Business Machines Corporation Power Management of a Spare DRAM on a Buffered DIMM by Issuing a Power On/Off Command to the DRAM Device
US20110185208A1 (en) * 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state
US20120069693A1 (en) * 2007-09-14 2012-03-22 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943961A (en) * 1988-05-05 1990-07-24 Rca Licensing Corporation Memory retention system for volatile memory devices
JP3694793B2 (ja) * 2002-10-24 2005-09-14 松下電器産業株式会社 電圧発生回路、電圧発生装置及びこれを用いた半導体装置、並びにその駆動方法
CN201075737Y (zh) * 2007-07-20 2008-06-18 忆正存储技术(深圳)有限公司 一种掉电保护电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801576A (en) * 1994-11-07 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having a hierarchical power source configuration
US7176745B2 (en) * 1997-02-28 2007-02-13 Renesas Technology Corp. Semiconductor device
US7772917B2 (en) * 1997-02-28 2010-08-10 Renesas Technology Corp. Semiconductor device
US7602634B2 (en) * 2004-03-10 2009-10-13 Altera Corporation Dynamic RAM storage techniques
US20120069693A1 (en) * 2007-09-14 2012-03-22 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7733682B2 (en) * 2007-12-13 2010-06-08 Texas Instruments Incorporated Plateline driver for a ferroelectric memory
US20100162020A1 (en) * 2008-12-22 2010-06-24 International Business Machines Corporation Power Management of a Spare DRAM on a Buffered DIMM by Issuing a Power On/Off Command to the DRAM Device
US20110185208A1 (en) * 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state

Also Published As

Publication number Publication date
CN103378722B (zh) 2015-10-28
US8773893B2 (en) 2014-07-08
US20130272054A1 (en) 2013-10-17
TW201342389A (zh) 2013-10-16
CN103378722A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
TWI490878B (zh) 用以對低功率動態快取記憶體中之低電壓電域進行充電的系統與方法
KR20150107891A (ko) 메모리 디바이스에서의 기입 보조를 위한 기입 드라이버
US9401188B2 (en) Devices and systems including enabling circuits
JP4090537B2 (ja) 半導体メモリ装置の内部昇圧電圧発生器
US10439486B2 (en) Ripple compensator, data driving circuit including the ripple compensator, and semiconductor device including the ripple compensator
US9542998B1 (en) Write assist circuit integrated with leakage reduction circuit of a static random access memory for increasing the low voltage supply during write operations
KR100818703B1 (ko) 전압 펌핑장치
US9870817B2 (en) SRAM module and writing control method thereof
CN103871459A (zh) 降低存储器器件的功率消耗
US10651732B2 (en) Charge pumps and methods of operating charge pumps
US7706206B2 (en) Semiconductor integrated circuit
US20140036613A1 (en) Semiconductor integrated circuit
US20170117890A1 (en) Circuit, method of controlling a circuit and device
JP2000286693A (ja) 容量性結合されたドライバ回路
TWI557748B (zh) Voltage generation circuit
US8854083B2 (en) Sensing amplifier using capacitive coupling to realize dynamic reference voltage
CN103413568B (zh) 参考电压提供电路
CN108806744B (zh) 一种延时产生电路及非易失性存储器读时序产生电路
US9299413B1 (en) Semiconductor systems
US8218392B2 (en) Word line driving apparatus
US9147445B2 (en) Semiconductor device including a charge controller, a delay unit and a discharger
TW201506926A (zh) 半導體裝置
TW202345523A (zh) 電力提供電路及其電力提供方法
US8451036B2 (en) Pulse signal generation circuit and method for operating the same
CN117219143A (zh) 存储装置