JP2012256406A5 - 記憶装置 - Google Patents

Claims (5)

1. チャネル形成領域に酸化物半導体を含むトランジスタと、前記トランジスタを介してデータの値に従った量の電荷が供給される記憶素子と、を複数のメモリセルにそれぞれ有し、
   前記複数のメモリセルのうちバリッドビットに対応するメモリセルの前記データの保持時間は、前記複数のメモリセルのうちデータフィールドに対応するメモリセルの前記データの保持時間よりも、短いことを特徴とする記憶装置。
2. チャネル形成領域に酸化物半導体を含むトランジスタと、前記トランジスタを介してデータの値に従った量の電荷が供給される記憶素子と、を複数のメモリセルにそれぞれ有し、
   前記複数のメモリセルのうちバリッドビットに対応するメモリセルの容量値は、前記複数のメモリセルのうちデータフィールドに対応するメモリセルの容量値よりも小さいことを特徴とする記憶装置。
3. チャネル形成領域に酸化物半導体を含むトランジスタと、前記トランジスタを介してデータ線からデータの値に従った量の電荷が供給される記憶素子と、を複数のメモリセルにそれぞれ有し、
   前記複数のメモリセルのうちバリッドビットに対応するメモリセルの前記トランジスタがオフの期間における前記データ線の電位は、前記複数のメモリセルのうちデータフィールドに対応するメモリセルの前記トランジスタがオフの期間における前記データ線の電位よりも、低いことを特徴とする記憶装置。
4. チャネル形成領域に酸化物半導体を含むトランジスタと、前記トランジスタを介してデータ線からデータの値に従った量の電荷が供給される記憶素子と、を複数のメモリセルにそれぞれ有し、
   前記複数のメモリセルのうちバリッドビットに対応するメモリセルの前記データを読み出す前に前記データ線に与えられるプリチャージ電位は、前記複数のメモリセルのうちデータフィールドに対応するメモリセルの前記データを読み出す前に前記データ線に与えられるプリチャージ電位よりも、高く、
   前記データのデジタル値の判別は、前記プリチャージ電位と、前記データの読み出し時における前記データ線の電位との比較により行うことを特徴とする記憶装置。
5. チャネル形成領域に酸化物半導体を含むトランジスタと、前記トランジスタを介してデータ線からデータの値に従った量の電荷が供給される記憶素子と、を有する複数のメモリセルと、
   複数の前記データ線を介して前記複数のメモリセルとそれぞれ電気的に接続された複数の論理回路と、
   を有し、
   前記複数のメモリセルのうちバリッドビットに対応するメモリセルにおいて前記データ線を介して電気的に接続された前記論理回路の閾値電位は、前記複数のメモリセルのうちデータフィールドに対応するメモリセルにおいて前記データ線を介して電気的に接続された前記論理回路の閾値電位よりも、高いことを特徴とする記憶装置。