CN103956179B - 一种灵敏放大器及应用其的存储系统 - Google Patents
一种灵敏放大器及应用其的存储系统 Download PDFInfo
- Publication number
- CN103956179B CN103956179B CN201410197200.0A CN201410197200A CN103956179B CN 103956179 B CN103956179 B CN 103956179B CN 201410197200 A CN201410197200 A CN 201410197200A CN 103956179 B CN103956179 B CN 103956179B
- Authority
- CN
- China
- Prior art keywords
- pmos
- voltage
- sense amplifier
- node
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种灵敏放大器及应用其的存储系统，其中，所述灵敏放大器包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管。本发明通过在节点与电源之间连接一个第五PMOS管，该第五PMOS管的源极与电源连接，漏极与其栅极和节点连接，在不增加额外功耗的情况下，可以使灵敏放大器上电完成后的节点的电压有一个确定的电压值，从而可以使第五PMOS管导通前后的节点的电压的跳变幅度也为一个确定的值，再通过适当选取第五PMOS管还可以减小节点的电压的跳变幅度，从而可以减小由于节点的电压跳变所引起的周边信号的抖动。
Description
技术领域
本发明涉及存储技术领域，尤其涉及一种灵敏放大器及应用其的存储系统。
背景技术
在储存系统中，通常用使用灵敏放大器，用来比较存储单元产生的电流和参考单元产生的电流的大小，以确定存储单元存储的是0还是1。
在灵敏放大器中，会包含一些中间的节点，有些节点可以直接连接到电源或者地，而有些不能直接连接到电源或者地的，将保持浮空状态。在灵敏放大器中，通常也会有很多的开关(可以用晶体管来实现)，在开关闭合前，特别是第一次闭合前，处于浮空状态的节点的电压不可预测，因此，开关闭合后该节点的电压跳变值及其带来的影响也不可预估。为了减小开关闭合前后跳变的影响，可以在开关闭合前将浮空电压置于一个相对接近工作值的电压，尽可能减少开关闭合时的电压跳动。
图1是现有技术的灵敏放大器的电路图。参见图1，灵敏放大器包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4以及用于接收第一信号的第一信号端REFEN、用于接收第二信号的第二信号端SAEN、用于接收参考电流的参考电流输入端REF0、输出端OUT0和处于浮空状态的节点PS0。在灵敏放大器上电完成后，加在第二PMOS管P2的栅极和第三PMOS管P3的栅极上的参考电压VREF0等于电源VS0的电压，而节点PS0的电压为一个不确定的值。当第二信号为低电平时，第四PMOS管P4导通，在导通瞬间，节点PS0的电压从一个不确定的值快速升高到电源VS0的电压，其大幅度跳变会通过寄生电容耦合引起参考电压VREF等周边信号的抖动。
发明内容
有鉴于此，本发明实施例提供一种灵敏放大器及应用其的存储系统，以解决现有技术中的灵敏放大器在开关闭合前后处于浮空状态的节点的电压大幅度跳变所引起的周边信号抖动的技术问题。
第一方面，本发明实施例提供了一种灵敏放大器，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管；
所述第一PMOS管的栅极与第一信号端连接，源极接电源，漏极与所述第二PMOS管的源极连接；
所述第二PMOS管的漏极与参考电流输入端连接，栅极与其漏极以及所述第三PMOS管的栅极连接；
所述第三PMOS管的漏极与输出端连接，源极通过节点与所述第四PMOS管的漏极和所述第五PMOS管的漏极连接；
所述第四PMOS管的栅极与第二信号端连接，源极接电源；
所述第五PMOS管的栅极与其漏极连接，源极接电源。
进一步地，所述第一信号端用于接收第一信号，所述第二信号端用于接收第二信号，所述参考电流输入端用于接收参考电流。
进一步地，在所述灵敏放大器上电的过程中，所述电源通过所述第五PMOS管对所述节点进行充电；
在所述灵敏放大器上电完成后，所述节点的电压为所述电源的电压与所述第五PMOS管的阈值电压之差。
进一步地，在所述灵敏放大器上电完成后，施加在所述第二PMOS管的栅极和所述第三PMOS管的栅极的参考电压等于所述电源的电压；
在所述灵敏放大器上电完成后且当所述第一信号为低电平时，所述第一PMOS管导通，同时根据所述参考电流的大小开始建立所述参考电压；
在所述参考电压建立完成后且当所述第二信号为低电平时，所述第四PMOS管导通，所述节点的电压变为所述电源的电压，使所述第三PMOS管导通，灵敏放大器开始工作。
进一步地，所述第二PMOS管的阈值电压与所述第三PMOS管的阈值电压相等，所述第二PMOS管的过驱动电压小于所述第五PMOS管的阈值电压。
第二方面，本发明实施例还提供了一种存储系统，所述存储系统包括参考单元、存储单元和灵敏放大器，所述灵敏放大器的参考电流输入端与所述参考单元连接以及所述灵敏放大器的输出端与所述存储单元连接，所述灵敏放大器用于比较所述参考单元产生的电流和所述存储单元产生的电流的大小，其中，所述灵敏放大器为上述第一方面所述的灵敏放大器。
本发明实施例提供的灵敏放大器及应用其的存储系统，通过在现有技术的灵敏放大器的基础上，在节点与电源之间连接一个第五PMOS管，该第五PMOS管的源极与电源连接，漏极与其栅极和节点连接，在不增加额外功耗的情况下，可以使灵敏放大器上电完成后的节点的电压有一个确定的电压值，从而可以使第五PMOS管导通前后的节点的电压的跳变幅度也为一个确定的值，再通过适当选取第五PMOS管还可以减小节点的电压的跳变幅度，从而可以减小由于节点的电压跳变所引起的周边信号的抖动。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是现有技术的灵敏放大器的电路图；
图2是本发明实施例的一种灵敏放大器的电路图；
图3是关于图2中的灵敏放大器的各个信号的时序图；
图4是本发明实施例的一种存储系统的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种灵敏放大器。图2是本发明实施例的一种灵敏放大器的电路图。如图2所示，所述灵敏放大器包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5；所述第一PMOS管MP1的栅极与第一信号端EN1连接，源极接电源VS，漏极与所述第二PMOS管MP2的源极连接；所述第二PMOS管MP2的漏极与参考电流输入端REF连接，栅极与其漏极以及所述第三PMOS管MP3的栅极连接；所述第三PMOS管MP3的漏极与输出端OUT连接，源极通过节点PS1与所述第四PMOS管MP4的漏极和所述第五PMOS管MP5的漏极连接；所述第四PMOS管MP4的栅极与第二信号端EN2连接，源极接电源VS；所述第五PMOS管MP5的栅极与其漏极连接，源极接电源VS。
进一步地，所述第一信号端EN1用于接收第一信号ENS1，所述第二信号端EN2用于接收第二信号ENS2，所述参考电流输入端REF用于接收参考电流IREF。需要说明的是，第一信号ENS1和第二信号ENS2属于脉冲信号，用于控制灵敏放大器的工作状态，其中脉冲信号的高电平为电源VS的电压VDD，低电平为0；参考电流IREF为一恒定的电流，如果将灵敏放大器应用于存储系统，则参考电流IREF可以由存储系统中的参考单元来提供。
进一步地，在所述灵敏放大器上电的过程中，所述电源VS通过所述第五PMOS管MP5对所述节点PS1进行充电；在所述灵敏放大器上电完成后，所述节点PS1的电压为所述电源VS的电压VDD与所述第五PMOS管MP5的阈值电压之差。
具体地，在灵敏放大器上电之前，节点PS1的电压为0。在灵敏放大器上电开始时，由于节点PS1的电压为0，使得第五PMOS管导通，并且在灵敏放大器上电的过程中，电源VS通过导通的第五PMOS管为节点PS1充电，直到节点PS1的电压变为电源VS的电压VDD与第五PMOS管的阈值电压之差，第五PMOS管截止，完成对节点PS1的充电，也可以说，在灵敏放大器上电完成后，节点PS1的电压有一个确定的电压值，该电压值的大小等于电源VS的电压VDD与第五PMOS管的阈值电压之差。
当第四PMOS管导通时，节点PS1的电压变为电源VS的电压VDD，与第四PMOS管导通之前相比，节点PS1的电压仅仅变化了第五PMOS管的一个阈值电压的大小，即跳变幅度也为一个确定的值。在设计图2中的灵敏放大器时，可以适当地选取阈值电压小一些的PMOS管作为第五PMOS管，这样可以使节点PS1的电压在第五PMOS管导通前更接近于电源VS的电压VDD，即灵敏放大器的工作电压，可以尽可能地减小在第五PMOS管导通前后节点PS1的电压的跳变。因此，与图1中的现有技术的灵敏放大器相比，图2中的本发明实施例提供的灵敏放大器通过在电源VS和节点PS1之间连接一个第五PMOS管MP5，在不增加额外功耗的情况下，可以使上电完成后的节点PS1的电压有一个确定的电压值，从而可以使第五PMOS管导通前后的节点PS1的电压的跳变幅度也为一个确定的值，再通过适当选取第五PMOS管MP5还可以减小节点PS1的电压的跳变幅度，从而可以减小由于节点PS1的电压跳变所引起的周边信号的抖动。
图3是关于图2中的灵敏放大器的各个信号的时序图。需要说明的是，图3是灵敏放大器上电完成后的各个信号的时序图。参见图2和图3，在所述灵敏放大器上电完成后，施加在所述第二PMOS管MP2的栅极和所述第三PMOS管MP3的栅极的参考电压VREF等于所述电源VS的电压VDD。此时第一信号ENS1和第二信号ENS2均为高电平，即第一PMOS管MP1和第四PMOS管MP4还处于截止状态。
参见图2和图3，当所述第一信号ENS1为低电平时，所述第一PMOS管MP1导通，同时根据所述参考电流IREF的大小开始建立所述参考电压VREF。由于在灵敏放大器正常工作时，需要第三PMOS管MP3处于导通状态，而在灵敏放大器上电完成后，参考电压VREF等于电源VS的电压VDD，这个参考电压VREF的电压值无法使第三PMOS管MP3导通，从而也就不能够使灵敏放大器正常工作。因此，需要将参考电压VREF进行降低，这个降低的过程就是参考电压VREF建立的过程，而降低到具体的电压值，则由参考电流IREF的大小来决定。图3中T时间段表示参考电压VREF建立过程的时间段。从图3中可以看出，在T时间段内，参考电压VREF从电源VS的电压VDD降到第一电压V1，即灵敏放大器正常工作所需的参考电压值，而第一电压V1的大小与参考电流IREF的大小有关。
下面结合图2和图3详细描述一下参考电压VREF的建立过程。当第一信号ENS1为低电平时，第一PMOS管MP1导通，第二PMOS管MP2的源极处的电压为电源VS的电压VDD，此时由于参考电压VREF也等于电源VS的电压VDD，第二PMOS管MP2仍处于截止状态，恒定的参考电流IREF由从参考电压VREF所在的节点处抽取电荷来形成，因此，参考电压VREF开始从电源VS的电压VDD下降，当参考电压VREF等于电源VS的电压VDD与第二PMOS管MP2的阈值电压的差值时，第二PMOS管MP2处于导通的临界点，随着参考电压VREF继续下降，第二PMOS管MP2开始导通，且第二PMOS管MP2开始产生电流。当第二PMOS管MP2所产生的电流等于参考电流IREF时，参考电压VREF建立完成，此时参考电压VREF等于第一电压V1的大小，即此时的参考电压VREF的大小为灵敏放大器正常工作所需的参考电压值。
在建立参考电压VREF的过程中，为了保证第三PMOS管MP3仍然处于截止状态，优选地，所述第二PMOS管MP2的阈值电压与所述第三PMOS管MP3的阈值电压相等，所述第二PMOS管MP2的过驱动电压小于所述第五PMOS管MP5的阈值电压。为了下面描述的方便，设第二PMOS管MP2的阈值电压为VT2，第三PMOS管MP3的阈值电压为VT3以及第五PMOS管MP5的阈值电压为VT5。第二PMOS管MP2的过驱动电压为VDD-VT2-VREF，且大于等于0。在参考电压VREF建立的过程中，第二PMOS管MP2的过驱动电压从其导通的临界点处开始产生，即VDD-VT2＝VREF时开始产生，并随着VREF的降低，过驱动电压变大。而在参考电压VREF建立的过程中，第三PMOS管MP3的源极和栅极之间的电压差为节点PS1的电压与参考电压VREF的电压差，即为VDD-VT5-VREF。当选取第二PMOS管MP2、第三PMOS管MP3和第五PMOS管MP5，使得第二PMOS管MP2的阈值电压VT2等于第三PMOS管MP3的阈值电压VT3以及第二PMOS管MP2的过驱动电压小于述第五PMOS管MP5的阈值电压VT5时，在参考电压VREF建立的过程中，有VDD-VT5-VREF小于VT3，即在参考电压VREF建立的过程中，第三PMOS管MP3一直保持截止状态。
参见图2和图3，在所述参考电压VREF建立完成后且当所述第二信号ENS2为低电平时，所述第四PMOS管MP4导通，所述节点PS1的电压变为所述电源VS的电压VDD，使所述第三PMOS管MP3导通，灵敏放大器开始工作。具体地，由于此时节点PS1的电压为VDD，第三PMOS管MP3的源极和栅极之间的电压差大于第三PMOS管MP3的阈值电压VT3，因此第三PMOS管MP3导通，此时灵敏放大器开始工作。
本发明实施例还提供一种存储系统。图4是本发明实施例的一种存储系统的结构示意图。参见图4，所述存储系统包括参考单元11、存储单元12和灵敏放大器13，所述灵敏放大器13的参考电流输入端REF1与所述参考单元11连接以及所述灵敏放大器13的输出端OUT1与所述存储单元12连接，所述灵敏放大器13用于比较所述参考单元11产生的电流和所述存储单元12产生的电流的大小，以确定所述存储单元12存储的是0还是1。其中，所述灵敏放大器13为上述的灵敏放大器。
上述的存储系统可以为NOR(或非)型闪存存储系统、NAND(与非)型闪存存储系统或者其他类型的存储系统。
本发明实施例提供的灵敏放大器及应用其的存储系统，通过在现有技术的灵敏放大器的基础上，在节点与电源之间连接一个第五PMOS管，该第五PMOS管的源极与电源连接，漏极与其栅极和节点连接，在不增加额外功耗的情况下，可以使灵敏放大器上电完成后的节点的电压有一个确定的电压值，从而可以使第五PMOS管导通前后的节点的电压的跳变幅度也为一个确定的值，再通过适当选取第五PMOS管还可以减小节点的电压的跳变幅度，从而可以减小由于节点的电压跳变所引起的周边信号的抖动。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (5)
1.一种灵敏放大器，其特征在于，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管；
所述第一PMOS管的栅极与第一信号端连接，源极接电源，漏极与所述第二PMOS管的源极连接；
所述第二PMOS管的漏极与参考电流输入端连接，栅极与其漏极以及所述第三PMOS管的栅极连接；
所述第三PMOS管的漏极与输出端连接，源极通过节点与所述第四PMOS管的漏极和所述第五PMOS管的漏极连接；
所述第四PMOS管的栅极与第二信号端连接，源极接电源；
所述第五PMOS管的栅极与其漏极连接，源极接电源；
在所述灵敏放大器上电的过程中，所述电源通过所述第五PMOS管对所述节点进行充电；
在所述灵敏放大器上电完成后，所述节点的电压为所述电源的电压与所述第五PMOS管的阈值电压之差。
2.根据权利要求1所述的灵敏放大器，其特征在于，所述第一信号端用于接收第一信号，所述第二信号端用于接收第二信号，所述参考电流输入端用于接收参考电流。
3.根据权利要求2所述的灵敏放大器，其特征在于，在所述灵敏放大器上电完成后，施加在所述第二PMOS管的栅极和所述第三PMOS管的栅极的参考电压等于所述电源的电压；
在所述灵敏放大器上电完成后且当所述第一信号为低电平时，所述第一PMOS管导通，同时根据所述参考电流的大小开始建立所述参考电压；
在所述参考电压建立完成后且当所述第二信号为低电平时，所述第四PMOS管导通，所述节点的电压变为所述电源的电压，使所述第三PMOS管导通，灵敏放大器开始工作。
4.根据权利要求3所述的灵敏放大器，其特征在于，所述第二PMOS管的阈值电压与所述第三PMOS管的阈值电压相等，所述第二PMOS管的过驱动电压小于所述第五PMOS管的阈值电压。
5.一种存储系统，所述存储系统包括参考单元、存储单元和灵敏放大器，所述灵敏放大器的参考电流输入端与所述参考单元连接以及所述灵敏放大器的输出端与所述存储单元连接，所述灵敏放大器用于比较所述参考单元产生的电流和所述存储单元产生的电流的大小，其特征在于，所述灵敏放大器为上述权利要求1-4中任一项所述的灵敏放大器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410197200.0A CN103956179B (zh) | 2014-05-12 | 2014-05-12 | 一种灵敏放大器及应用其的存储系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410197200.0A CN103956179B (zh) | 2014-05-12 | 2014-05-12 | 一种灵敏放大器及应用其的存储系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103956179A CN103956179A (zh) | 2014-07-30 |
| CN103956179B true CN103956179B (zh) | 2017-05-24 |
Family
ID=51333443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410197200.0A Active CN103956179B (zh) | 2014-05-12 | 2014-05-12 | 一种灵敏放大器及应用其的存储系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103956179B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895139B (zh) * | 2016-03-30 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器 |
| CN110070904B (zh) * | 2019-04-18 | 2021-01-29 | 海光信息技术股份有限公司 | 一种存储器、芯片及电路控制方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203858866U (zh) * | 2014-05-12 | 2014-10-01 | 北京兆易创新科技股份有限公司 | 一种灵敏放大器及应用其的存储系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336540B2 (en) * | 2006-03-29 | 2008-02-26 | Atmel Corporation | Indirect measurement of negative margin voltages in endurance testing of EEPROM cells |
| CN103123800B (zh) * | 2011-11-21 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 一种灵敏放大器 |
| CN103377696B (zh) * | 2012-04-24 | 2016-06-08 | 北京兆易创新科技股份有限公司 | 一种为存储单元提供稳定电压的系统 |
-
2014
- 2014-05-12 CN CN201410197200.0A patent/CN103956179B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203858866U (zh) * | 2014-05-12 | 2014-10-01 | 北京兆易创新科技股份有限公司 | 一种灵敏放大器及应用其的存储系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103956179A (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107464581B (zh) | 灵敏放大器电路 | |
| CN103091526B (zh) | 电压检测电路 | |
| CN205485902U (zh) | 一种自动开机电路以及电子设备 | |
| CN107195319A (zh) | 灵敏放大器电路 | |
| CN103166208A (zh) | 抑制浪涌电流的供电电路 | |
| CN101873125A (zh) | 一种复位电路 | |
| CN105991119A (zh) | 上电复位电路 | |
| TWI490878B (zh) | 用以對低功率動態快取記憶體中之低電壓電域進行充電的系統與方法 | |
| CN103956179B (zh) | 一种灵敏放大器及应用其的存储系统 | |
| CN103956187B (zh) | 一种动态预充控制电路和闪存存储系统 | |
| CN204029386U (zh) | 一种动态预充控制电路和闪存存储系统 | |
| CN108233701A (zh) | 一种升降压电压转换电路 | |
| CN102044299B (zh) | 非易失性存储器及其读取电路 | |
| CN105469818A (zh) | 读出放大器 | |
| US9229467B2 (en) | Bandgap reference circuit and related method | |
| CN203858866U (zh) | 一种灵敏放大器及应用其的存储系统 | |
| CN110165743A (zh) | 自动负载检测电路及自动负载检测方法 | |
| US10025749B2 (en) | Tracking circuit and method | |
| TWI489735B (zh) | 電子設備 | |
| CN106200852B (zh) | 唤醒开关电路及终端 | |
| JP2007089276A (ja) | 充電回路 | |
| TW201616767A (zh) | 電池充放電裝置 | |
| CN103546126A (zh) | 一种低噪声延迟电路 | |
| CN104852723A (zh) | 一种输入缓冲电路和方法、以及集成电路 | |
| CN211018782U (zh) | 一种载带芯片用开机重置电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CP03 | Change of name, title or address |