CN110007895A - 一种模拟乘法电路、模拟乘法方法及其应用 - Google Patents

一种模拟乘法电路、模拟乘法方法及其应用 Download PDF

Info

Publication number
CN110007895A
CN110007895A CN201910299187.2A CN201910299187A CN110007895A CN 110007895 A CN110007895 A CN 110007895A CN 201910299187 A CN201910299187 A CN 201910299187A CN 110007895 A CN110007895 A CN 110007895A
Authority
CN
China
Prior art keywords
voltage
circuit
floating gate
effect tube
gate field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910299187.2A
Other languages
English (en)
Other versions
CN110007895B (zh
Inventor
李政达
蒋明峰
徐伟民
任军
吕向东
徐培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Hengshuo Semiconductor Co Ltd
Original Assignee
Hefei Hengshuo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Hengshuo Semiconductor Co Ltd filed Critical Hefei Hengshuo Semiconductor Co Ltd
Priority to CN201910299187.2A priority Critical patent/CN110007895B/zh
Publication of CN110007895A publication Critical patent/CN110007895A/zh
Application granted granted Critical
Publication of CN110007895B publication Critical patent/CN110007895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/16Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及电路设计技术领域,公开了一种模拟乘法电路、模拟乘法方法及其应用,模拟乘法电路包括两个浮栅场效应管M1、M2和一个差分电流检测电路,同时在此基础上搭建了乘累加电路和向量与矩阵乘法电路,模拟乘法方法包括乘数存储、被乘数输入和结果输出。本发明能通过以乘数预先存储、被乘数在运算时输入的方式实现两个数的乘法、两个向量的点积以及向量与矩阵的乘法,运算速度快、电路功耗低、方法简单易行,具有较高的实用价值和广泛的应用前景。

Description

一种模拟乘法电路、模拟乘法方法及其应用
技术领域
本发明涉及电路设计技术领域,具体涉及一种模拟乘法电路、模拟乘法方法及其应用。
背景技术
浮栅场效应管的结构与普通场管有很大区别。它具有两个栅极,一个如普通场管栅极一样,用导线引出,称为“控制栅”或者“选择栅”;另一个则处于二氧化硅的包围之中不与任何部分相连,这个不与任何部分相连的栅极称为“浮栅”。通常情况下,浮栅不带电荷,则场效应管处于不导通状态,场效应管的漏极电平为高,则表示数据1。编程时,场效应管的漏极和选择栅都加上较高的编程电压,源极则接地。这样大量电子从源极流向漏极,形成相当大的电流,产生大量热电子,并从衬底的二氧化硅层俘获电子,由于电子的密度大,有的电子就到达了衬底与浮栅之间的二氧化硅层,这时由于选择栅加有高电压,在电场作用下,这些电子又通过二氧化硅层到达浮栅,并在浮栅上形成电子团。浮栅上的电子团即使在掉电的情况下,仍然会存留在浮栅上,所以信息能够长期保存(通常来说,这个时间可达10年)。由于浮栅为负,所以选择栅为正,在存储器电路中,源极接地,所以相当于场效应管导通,漏极电平为低,即数据0被写入。擦除时,源极加上较高的编程电压,选择栅接地,漏极开路。根据隧道效应和量子力学的原理,浮栅上的电子将穿过势垒到达源极,浮栅上没有电子后,就意味着信息被擦除了。因此浮栅场效应管被广泛应用于存储技术中,构成存储单元,存储单元构成阵列用于储存大量数据。
此外结合通过对浮栅中电子注入的控制可以改变场效应管的阈值电压,浮栅场效应管构成的存储技术具有发展存算一体架构的潜力,可以通过将部分数据的信息以电荷的形式存储在浮栅场效应管中,通过外加激励完成某些运算,存算一体架构能够大大减少运算中数据读取带来的延迟与功耗。但是目前缺少快速的、精确的、并可抵消工艺参数影响的乘法电路及进行计算的方法。
发明内容
针对现有技术的不足,本发明提供一种模拟乘法电路、模拟乘法方法及其应用,用以解决背景技术中提出的问题。
本发明解决技术问题采用如下技术方案:
一种模拟乘法电路,包括两个浮栅场效应管M1、M2和一个差分电流检测电路;
所述M1和M2共栅极并接入电压源,共漏极或共源极并接入模拟电压输入,所述差分电流检测电路包括两个电流输入端和一个输出端,所述两个电流输入端对应接入M1和M2各自源极或漏极;
所述差分电流检测电路能保持两个电流输入端电压不变,且输出端结果为两个电流输入端输入电流差值的函数;
所述M1和M2的栅源电压大于两者阈值电压的最大值,漏源电压小于栅源电压分别与两者阈值电压差值的最小值。
优选地,所述M1和M2的栅源电压VGS为固定值,漏源电压VDS取值范围为 [0,VDS(max)],阈值电压VTH1、VTH2的取值范围为[0,VTH(max)]:
当VTH1-VTH2=ΔVTH>0时,选择VTH1=VTH(max),VTH2=VTH(max)-ΔVTH,当 VTH1-VTH2=-ΔVTH<0时,选择VTH2=VTH(max),VTH1=VTH(max)-ΔVTH
优选地,所述差分电流检测电路包括两个电流-电压转换器和一个电压差分放大器;所述电流-电压转换器由一个运算放大器和一个阻性负载构成,运算放大器的负极输入端为所述电流-电压转换器的电流输入端口,运算放大器的输出端为所述电流-电压转换器的电压输出端口,运算放大器的正极输入端外加直流电平Vb,所述阻性负载连接在运算放大器的负极输入端与运算放大器的输出端之间。
优选地,所述电压差分放大器由一个运算放大器、两个阻值相同的电阻R1、R3和两个阻值相同的电阻R2、R4构成,所述电压差分放大器的两个电压输入端口分别通过电阻R1、R3连接到运算放大器的正、负极输入端,运算放大器的正极输入端通过电阻 R2连接到直流电平Vb,运算放大器的负极输入端通过电阻R4连接到运算放大器的输出端,运算放大器的输出端为所述电压差分放大器的电压输出端口。
优选地,所述阻性负载为浮栅场效应管或MOS管,所述浮栅场效应管或MOS管的栅极外加栅极电压,漏极或源极连接到所述运算放大器的输出端,源极或漏极连接到所述运算放大器的负极输入端;
所述浮栅场效应管或MOS管的漏源电压VDS、栅源电压VGS和阈值电压VTH满足: VDS<<2(VGS-VTH),即VDS远远小于2(VGS-VTH)。
一种模拟乘法方法,应用在模拟乘法电路中,包括以下步骤:
步骤S1、对两个浮栅场效应管M1、M2中的浮置栅极执行擦除和写操作,将乘数以所述一对浮栅场效应管的阈值电压差值的形式进行存储;
步骤S2、对两个浮栅场效应管源极、漏极和选栅极执行电压施加,以所述模拟电压输入与所述两个电流输入端电压差值的形式输入被乘数;
步骤S3、通过差分电流检测电路输出基于所述一对浮栅场效应管输出电流差值的函数作为所述被乘数与乘数的乘积结果。
一种乘累加电路,采用设计的模拟乘法电路,其包括若干个模拟乘法电路,所述若干个模拟乘法电路共栅极且共同一个差分电流检测电路,所述每个模拟乘法电路中该对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号;
所述差分电流检测电路的输出端结果为每个模拟乘法电路输出的基于该对浮栅场效应管输出电流差值的函数之和。
一种向量与矩阵乘法电路,基于上述乘累加电路,所述向量与矩阵乘法电路为一个 P行Q列的模块电路,所述每一行均为一个包括Q个模拟乘法电路的乘累加电路;
所述每列浮栅场效应管的共漏极或共源极接入同一的输入电压信号。
优选地,所述向量与矩阵乘法电路还包括第一数据选择器和第二数据选择器,所述第一数据选择器设置在每列浮栅场效应管的共漏极或共源极与其对应的输入电压信号之间,所述第二数据选择器设置在每行浮栅场效应管的共源极或共漏极与差分电流检测电路的电流输入端之间;
所述第一、二数据选择器组合用于从P行Q列的模块电路任意选取X行、Y列单元形成新的工作模块。
一种应用在向量与矩阵乘法电路中的乘法方法,包括以下步骤:
步骤S1、对每对浮栅场效应管中的浮置栅极执行擦除和写操作,按照一对浮栅场效应管的阈值电压差值对应一个乘数进行存储,完成大小为P×Q的乘数矩阵的存储;
步骤S2、对每对浮栅场效应管源极、漏极和控制栅极执行电压施加,以每个乘法电路中模拟电压输入与所述两个电流输入端电压差值对应一个被乘数,完成元素个数为Q 的横向被乘数向量的输入;
步骤S3、通过每行中设置差分电流检测电路输出得到被乘数向量与乘数矩阵的乘积结果。
与现有技术相比,本发明具有如下的有益效果:
(1)本发明通过阈值电压差值存储乘数,模拟电压输入与所述两个电流输入端电压差值的形式输入被乘数,以电流差值的函数读出乘积的方式实现乘法运算,由于乘法的乘数是预先存储在闪存单元中的,通过预先存储能够多次复用的乘数,能极大的减少运算数据的读取,并且通过不同的电路拓扑结构可拓展为向量的点积以及向量与矩阵的乘法。
(2)本发明通过基于浮栅场效应管和差分电流检测电路搭建的模拟乘法电路进行模拟乘法运算,与同等数字运算电路相比,其速度更快、功耗更低。
(3)本发明用一对浮栅场效应管的阈值电压差值存储一个乘数,以电流差值的形式获取乘积的方法,比仅采用一个浮栅场效应管进行存储的线性度更好,可以达到更高的精度。
(4)本发明对于差分电流检测电路的改进型设计,一方面能够使得电流输入端的电压保持稳定,避免了现有技术中当电流改变时,电流流过负载成为负载上的电压明显会改变从而引起的计算误差,另一方面,特别的采用工作在深三极管区的浮栅场效应管或MOS管代替常用的电阻作为电流-电压转换器中的阻性负载,实现了输出电流流经作为负载的浮栅场效应管或MOS管,可以抵消工艺参数的影响,确保在不同温度和不同工艺下的乘法结果一致性。
(5)本发明更优异的地方在于输出电流流经作为负载的浮栅场效应管,可以通过控制调整作为负载的浮栅场效应管的阈值电压,实现对乘法结果的比例进行灵活缩放的效果。
(6)本发明成对出现的浮栅场效应管,能够有效抵消阈值电压受到的体效应的影响,从而保证乘积结果的一致性,因此乘数与被乘数都可以为正值、负值或零,扩大了乘积使用范围。
关于本发明相对于现有技术,其他突出的实质性特点和显著的进步在实施例部分进一步详细介绍。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是本发明的模拟乘法电路的结构图;
图2a是本发明采用的一般差分电流检测电路的结构图;
图2b是电流-电压转换器结构图;
图2c是电压差分放大器的结构图;
图3a是本发明采用MOS管作为阻性负载的改进型差分电流检测电路的结构图;
图3b是本发明采用浮栅场效应管作为阻性负载的改进型差分电流检测电路的结构图;
图3c是本发明采用MOS管作为阻性负载的电流-电压转换器结构图;
图3d是本发明采用浮栅场效应管作为阻性负载的电流-电压转换器结构图;
图4是本发明采用改进型差分电流检测电路的模拟乘法电路的结构图;
图5是本发明乘累加电路的结构图;
图6是本发明向量与矩阵乘法电路结构图;
图7是本发明的带数据选择器的向量与矩阵乘法电路结构图;
图8是本发明的采用改进型差分电流检测电路的向量与矩阵乘法电路结构图;
图9是本发明的采用改进型差分电流检测电路的带数据选择器向量与矩阵乘法电路结构图;
图10是本发明模拟乘法方法的流程图;
图11是本发明的一种应用在向量与矩阵乘法电路中的乘法方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的第一个实施例如图1所示,一种模拟乘法电路包括两个浮栅场效应管M1、M2和一个差分电流检测电路;
其中M1和M2共栅极并接入电压源,共漏极或共源极并接入模拟电压输入,差分电流检测电路包括两个电流输入端和一个输出端,所述两个电流输入端对应接入M1和M2各自源极或漏极;在这里说明的是如果M1和M2共漏极接入模拟电压输入,则两个电流输入端对应接入M1和M2各自源极,如果M1和M2共源极接入模拟电压输入,则两个电流输入端对应接入M1和M2各自漏极,这是由于浮栅场效应管的源漏极可以互换的结果;
本实施例中采用的差分电流检测电路能保持两个电流输入端电压不变,且输出端结果为两个电流输入端输入电流差值的函数;
如图2a所示是满足本实施例功能的一般差分电流检测电路:
所述差分电流检测电路包括两个电流-电压转换器和一个电压差分放大器;所述电流-电压转换器由一个运算放大器和一个阻性负载构成,运算放大器的负极输入端为所述电流-电压转换器的电流输入端口,运算放大器的输出端为所述电流-电压转换器的电压输出端口,运算放大器的正极输入端外加直流电平Vb,所述阻性负载连接在运算放大器的负极输入端与运算放大器的输出端之间;所述电压差分放大器由一个运算放大器、两个阻值相同的电阻R1、R3和两个阻值相同的电阻R2、R4构成,所述电压差分放大器的两个电压输入端口分别通过电阻R1、R3连接到运算放大器的正、负极输入端,运算放大器的正极输入端通过电阻R2连接到直流电平Vb,运算放大器的负极输入端通过电阻R4连接到运算放大器的输出端,运算放大器的输出端为所述电压差分放大器的电压输出端口;
具体的,图2a的差分电流检测电路是由图2b的电流-电压转换器和图2c的电压差分放大器构成的。图2b的电流-电压转换器的输入电流为Iin,通过负载R转换为输出电压Vout,输出与输入有如下关系:Vout=Vb+IinR,实现了电流-电压的转换;图2c的电压差分放大器的输出与输入有如下关系:实现了差分电压放大。
参考图10本实施例一种应用在上述模拟乘法电路的模拟乘法方法,包括以下步骤:
步骤S1、对两个浮栅场效应管M1、M2中的浮置栅极执行擦除和写操作,将乘数以所述一对浮栅场效应管的阈值电压差值的形式进行存储;
步骤S2、对两个浮栅场效应管源极、漏极和选栅极执行电压施加,以所述模拟电压输入与所述两个电流输入端电压差值的形式输入被乘数;
步骤S3、通过差分电流检测电路输出基于所述一对浮栅场效应管输出电流差值的函数作为所述被乘数与乘数的乘积结果。
具体说明上述方法:
以图1所述电路结构图为例,对于M1和M2以读取操作进行乘法运算时,M1和M2须确保工作在三极管区,而栅源极电压VGS、漏源电压VDS均相同,在此处VDS=Vin-Vb,读出M1和M2的输出电流ID1,2M1和M2的电流差值可以表示为阈值电压差值VTH2-VTH1与漏源电压VDS的乘积,以阈值电压差值VTH1-VTH2为乘数,漏源电压VDS为被乘数即可实现乘法。
在本实施例中用一对浮栅场效应管的阈值电压差值存储一个乘数,以电流差值的形式获取乘积的方法,乘积结果有很好的线性度,可以达到较高的精度。
为了使M1和M2都工作在三极管区,需要满足M1和M2的栅源电压大于两者阈值电压的最大值也即VGS>max{VTH1,VTH2},漏源电压小于栅源电压分别与两者阈值电压差值的最小值,也即VDS<min{VGS-VTH1,VGS-VTH2}。
在VGS固定的情况下,需要对阈值电压VTH的动态范围与漏源电压VDS的动态范围进行折中选择。对于乘数的存储方式,所述M1和M2的栅源电压VGS为固定值,漏源电压VDS取值范围为[0,VDS(max)],阈值电压VTH1、VTH2的取值范围为[0,VTH(max)]:
当VTH1-VTH2=ΔVTH>0时,选择VTH1=VTH(max),VTH2=VTH(max)-ΔVTH,当 VTH1-VTH2=-ΔVTH<0时,选择VTH2=VTH(max),VTH1=VTH(max)-ΔVTH;这种选择是为了选择较大的阈值电压可以进一步减小浮栅场效应管的电流以减小功耗。
场效应管的体效应:阈值电压会受源极-衬底的电压VSB影响,一般施加的衬底电压VB是固定的,p衬底接地,n衬底接最高电位,所以只用看VS,当被乘数Vin-Vb> 0时,VS=Vb是恒定值;当被乘数Vin-Vb<0时,VS=Vin是随输入改变的,所以阈值电压也随输入改变。具体的在本实施例中,如图2所示输入的被乘数为漏源电压即 Vin-Vb。当Vin>Vb时,电流由电压输入端流向差分电流检测电路的输入端口,两个闪存单元的上端为漏极,下端为源极;当Vin<Vb时,电流由差分电流检测电路的输入端口流向电压输入端,两个闪存单元的上端为源极,下端为漏极,此时由于源极的电位由外部输入,闪存单元的阈值电压受到体效应的影响,变化量为由于两个闪存单元的的源极-衬底电压VSB始终相同,阈值电压受到体效应影响的变化量ΔVTH1,2相同,因此存储的阈值电压差值VTH1-VTH2不变,乘积结果不受影响。因此,被乘数可以为正值、负值或零。
本发明提供的第二个实施例,主要是对差分电流检测电路进行进一步改进,如图3a 和3b所示,主要是阻性负载采用浮栅场效应管或MOS管,所述浮栅场效应管或MOS 管的栅极外加栅极电压,漏极连接到所述运算放大器的输出端,源极连接到所述运算放大器的负极输入端;
为了保证浮栅场效应管或MOS管工作在深三极管区,所述浮栅场效应管或MOS 管的漏源电压VDS、栅源电压VGS和阈值电压VTH满足:VDS<<2(VGS-VTH)。
更进一步具体的说明,参照图3c与图3d中的电流-电压转换器分别采用MOS管或浮栅场效应管作为负载,工作在深三极管区的阻抗为
在本实施例中输出电流流经作为负载的浮栅场效应管或MOS管,可以抵消工艺参数的影响,确保在不同温度和不同工艺角下的乘法结果一致性。
继续参考图4,乘数以浮栅场效应管的阈值电压差值VTH1-VTH2存储,可以为正值、负值或零,被乘数以输入电压值Vin输入。闪存单元M1、M2的电流为通过电流-电压转换器转换为电压最后通过电压差分放大器得到输出最终的乘法结果为 Vout-Vb=K(VTH2-VTH1)(Vb-Vin),系数与工艺参数μCox无关,且电阻为比值的形式。
在本实施例中,输出电流流经作为负载的浮栅场效应管,可以通过控制调整作为负载的浮栅场效应管的阈值电压,实现对乘法结果的比例进行灵活缩放的效果。
本发明的第三个实施例,参考图5,一种乘累加电路,包括若干个模拟乘法电路,所述若干个模拟乘法电路共栅极且共同一个差分电流检测电路,所述每个模拟乘法电路中该对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号;
所述差分电流检测电路的输出端结果为每个模拟乘法电路输出的基于该对浮栅场效应管输出电流差值的函数之和。
在本实施例中差分电流检测电路可以获取多对所述浮栅场效应管电流差值之和,或者,可以获取多对所述浮栅场效应管中的第一个浮栅场效应管电流之和,以及多对所述浮栅场效应管中的第二个浮栅场效应管电流之和,再得到其差值,以实现乘累加运算的效果。
本发明的第四个实施例,参考图6一种向量与矩阵乘法电路,所述向量与矩阵乘法电路为一个P行Q列的模块电路,所述每一行均为一个包括Q个模拟乘法电路的乘累加电路;
所述每列浮栅场效应管的共漏极或共源极接入同一的输入电压信号。
具体而言本实施例中P行Q列的模块电路,参照图11中的乘法流程图,按照一对浮栅场效应管的阈值电压差值对应一个乘数进行存储,完成大小为P×Q的乘数矩阵的存储每列浮栅场效应管的一端源或漏极相连构成位线(BL)信号,以每个乘法电路中模拟电压输入与所述两个电流输入端电压差值对应一个被乘数,完成元素个数为Q的横向被乘数向量的输入(a1…aQ);模块电路中中Q行中每行的栅极接入同一个字线(WL)信号,另一端源或漏极每行相连构成两条源/漏极线(SDL),接到一个差分电流检测电路,产生一个乘累加输出,所有的Q个输出可表示为输出向量实现了向量与矩阵的乘法。
本发明的第五个实施例是在第四个实施例上采用改进型差分电流检测电路的实现的,参照图8,其差分电流检测电路为采用浮栅场效应管作为阻性负载的改进型差分电流检测电路,实现向量与矩阵的乘法:被乘数 aj=Vin(j)-Vb,乘数bij=VTH(i,j)-V′TH(i,j),系数乘法结果 ci=Vout(i)-Vb
参照图7,本发明的第六个实施例是在第四个实施例上进一步改进的向量与矩阵乘法电路,包括第一数据选择器和第二数据选择器,所述第一数据选择器设置在每列浮栅场效应管的共漏极或共源极与其对应的输入电压信号之间,所述第二数据选择器设置在每行浮栅场效应管的共源极或共漏极与差分电流检测电路的电流输入端之间;
所述第一、二数据选择器组合用于从P行Q列的模块电路任意选取X行、Y列单元形成新的工作模块;以减少电路中输入信号、差分电流检测电路与输出信号的数量。
参照图9,本发明的第七个实施例是在第五个实施例上进一步改进的向量与矩阵乘法电路其差分电流检测电路为采用浮栅场效应管作为阻性负载的改进型差分电流检测电路。
本发明的一种模拟乘法电路、模拟乘法方法及其应用能通过以乘数预先存储、被乘数在运算时输入的方式实现两个数的乘法、两个向量的点积以及向量与矩阵的乘法,运算速度快、电路功耗低、方法简单易行,具有较高的实用价值和广泛的应用前景。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种模拟乘法电路,其特征在于,包括两个浮栅场效应管M1、M2和一个差分电流检测电路;
所述M1和M2共栅极并接入电压源,共漏极或共源极并接入模拟电压输入,所述差分电流检测电路包括两个电流输入端和一个输出端,所述两个电流输入端对应接入M1和M2各自源极或漏极;
所述差分电流检测电路能保持两个电流输入端电压不变,且输出端结果为两个电流输入端输入电流差值的函数;
所述M1和M2的栅源电压大于两者阈值电压的最大值,漏源电压小于栅源电压分别与两者阈值电压差值的最小值。
2.根据权利要求1所述的一种模拟乘法电路,其特征在于,所述M1和M2的栅源电压VGS为固定值,漏源电压VDS取值范围为[0,VDS(max)],阈值电压VTH1、VTH2的取值范围为[0,VTH(max)]:
当VTH1-VTH2=ΔVTH>0时,选择VTH1=VTH(max),VTH2=VTH(max)-ΔVTH,当VTH1-VTH2=-ΔVTH<0时,选择VTH2=VTH(max),VTH1=VTH(max)-ΔVTH
3.根据权利要求1所述的一种模拟乘法电路,其特征在于,所述差分电流检测电路包括两个电流-电压转换器和一个电压差分放大器;所述电流-电压转换器由一个运算放大器和一个阻性负载构成,运算放大器的负极输入端为所述电流-电压转换器的电流输入端口,运算放大器的输出端为所述电流-电压转换器的电压输出端口,运算放大器的正极输入端外加直流电平Vb,所述阻性负载连接在运算放大器的负极输入端与运算放大器的输出端之间。
4.根据权利要求3所述的一种模拟乘法电路,其特征在于,所述电压差分放大器由一个运算放大器、两个阻值相同的电阻R1、R3和两个阻值相同的电阻R2、R4构成,所述电压差分放大器的两个电压输入端口分别通过电阻R1、R3连接到运算放大器的正、负极输入端,运算放大器的正极输入端通过电阻R2连接到直流电平Vb,运算放大器的负极输入端通过电阻R4连接到运算放大器的输出端,运算放大器的输出端为所述电压差分放大器的电压输出端口。
5.根据权利要求3所述的一种模拟乘法电路,其特征在于,所述阻性负载为浮栅场效应管或MOS管,所述浮栅场效应管或MOS管的栅极外加栅极电压,漏极或源极连接到所述运算放大器的输出端,源极或漏极连接到所述运算放大器的负极输入端;
所述浮栅场效应管或MOS管的漏源电压VDS、栅源电压VGS和阈值电压VTH满足:VDS<<2(VGS-VTH)。
6.一种应用在如权利要求1-5中任意一项所述的模拟乘法电路的模拟乘法方法,其特征在于,包括以下步骤:
步骤S1、对两个浮栅场效应管M1、M2中的浮置栅极执行擦除和写操作,将乘数以所述一对浮栅场效应管的阈值电压差值的形式进行存储;
步骤S2、对两个浮栅场效应管源极、漏极和选栅极执行电压施加,以所述模拟电压输入与所述两个电流输入端电压差值的形式输入被乘数;
步骤S3、通过差分电流检测电路输出基于所述一对浮栅场效应管输出电流差值的函数作为所述被乘数与乘数的乘积结果。
7.一种基于如权利要求1-5任意一项所述的模拟乘法电路的乘累加电路,其特征在于,包括若干个模拟乘法电路,所述若干个模拟乘法电路共栅极且共同一个差分电流检测电路,所述每个模拟乘法电路中该对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号;
所述差分电流检测电路的输出端结果为每个模拟乘法电路输出的基于该对浮栅场效应管输出电流差值的函数之和。
8.一种基于如权利要求7所述的乘累加电路的向量与矩阵乘法电路,其特征在于,所述向量与矩阵乘法电路为一个P行Q列的模块电路,所述每一行均为一个包括Q个模拟乘法电路的乘累加电路;
所述模块电路中的每列浮栅场效应管的共漏极或共源极接入同一的输入电压信号。
9.根据权利要求8所述的一种向量与矩阵乘法电路,其特征在于,还包括第一数据选择器和第二数据选择器,所述第一数据选择器设置在每列浮栅场效应管的共漏极或共源极与其对应的输入电压信号之间,所述第二数据选择器设置在每行浮栅场效应管的共源极或共漏极与差分电流检测电路的电流输入端之间;
所述第一、二数据选择器组合用于从P行Q列的模块电路任意选取X行、Y列单元形成新的工作模块。
10.一种应用在如权利要求8或9中任意一项所述的向量与矩阵乘法电路的乘法方法,其特征在于,包括以下步骤:
步骤S1、对每对浮栅场效应管中的浮置栅极执行擦除和写操作,按照一对浮栅场效应管的阈值电压差值对应一个乘数进行存储,完成大小为P×Q的乘数矩阵的存储;
步骤S2、对每对浮栅场效应管源极、漏极和控制栅极执行电压施加,以每个乘法电路中模拟电压输入与所述两个电流输入端电压差值对应一个被乘数,完成元素个数为Q的横向被乘数向量的输入;
步骤S3、通过每行中设置差分电流检测电路输出得到被乘数向量与乘数矩阵的乘积结果。
CN201910299187.2A 2019-04-15 2019-04-15 一种模拟乘法电路、模拟乘法方法及其应用 Active CN110007895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910299187.2A CN110007895B (zh) 2019-04-15 2019-04-15 一种模拟乘法电路、模拟乘法方法及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910299187.2A CN110007895B (zh) 2019-04-15 2019-04-15 一种模拟乘法电路、模拟乘法方法及其应用

Publications (2)

Publication Number Publication Date
CN110007895A true CN110007895A (zh) 2019-07-12
CN110007895B CN110007895B (zh) 2021-08-06

Family

ID=67171760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910299187.2A Active CN110007895B (zh) 2019-04-15 2019-04-15 一种模拟乘法电路、模拟乘法方法及其应用

Country Status (1)

Country Link
CN (1) CN110007895B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112000170A (zh) * 2020-09-02 2020-11-27 合肥恒烁半导体有限公司 一种温度补偿电路及其应用
WO2022021153A1 (zh) * 2020-07-29 2022-02-03 深圳市汇顶科技股份有限公司 模拟量计算器件、阵列及方法、芯片、电子设备
WO2023272674A1 (en) * 2021-07-01 2023-01-05 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based multi-channel switching semiconductor device and method for manufacturing the same
CN115906735A (zh) * 2023-01-06 2023-04-04 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置
CN116185334A (zh) * 2023-04-19 2023-05-30 上海登临科技有限公司 阵列电路的输入控制方法和阵列电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307021A (en) * 1991-09-19 1994-04-26 Nec Corporation Phase-error detecting circuit for QDPSK demodulator
CN106843809A (zh) * 2017-01-25 2017-06-13 北京大学 一种基于nor flash阵列的卷积运算方法
CN108446097A (zh) * 2018-03-09 2018-08-24 合肥恒烁半导体有限公司 一种基于NOR Flash模块的数据运算方法
CN108695337A (zh) * 2017-04-07 2018-10-23 力旺电子股份有限公司 可编程可抹除的非挥发性存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307021A (en) * 1991-09-19 1994-04-26 Nec Corporation Phase-error detecting circuit for QDPSK demodulator
CN106843809A (zh) * 2017-01-25 2017-06-13 北京大学 一种基于nor flash阵列的卷积运算方法
CN108695337A (zh) * 2017-04-07 2018-10-23 力旺电子股份有限公司 可编程可抹除的非挥发性存储器
CN108446097A (zh) * 2018-03-09 2018-08-24 合肥恒烁半导体有限公司 一种基于NOR Flash模块的数据运算方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周树民等: "混合视频编码控制中一种新的自适应Lagrange乘数选取模型", 《计算机研究与发展》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022021153A1 (zh) * 2020-07-29 2022-02-03 深圳市汇顶科技股份有限公司 模拟量计算器件、阵列及方法、芯片、电子设备
CN112000170A (zh) * 2020-09-02 2020-11-27 合肥恒烁半导体有限公司 一种温度补偿电路及其应用
WO2023272674A1 (en) * 2021-07-01 2023-01-05 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based multi-channel switching semiconductor device and method for manufacturing the same
CN115906735A (zh) * 2023-01-06 2023-04-04 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置
CN115906735B (zh) * 2023-01-06 2023-05-05 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置
CN116185334A (zh) * 2023-04-19 2023-05-30 上海登临科技有限公司 阵列电路的输入控制方法和阵列电路

Also Published As

Publication number Publication date
CN110007895B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
CN110007895A (zh) 一种模拟乘法电路、模拟乘法方法及其应用
CN110008440B (zh) 一种基于模拟矩阵运算单元的卷积运算及其应用
US11270764B2 (en) Two-bit memory cell and circuit structure calculated in memory thereof
CN107004441B (zh) 基于磁性隧道结电阻比较的物理不可克隆功能
CN108763163A (zh) 模拟向量-矩阵乘法运算电路
CN108038542B (zh) 一种基于神经网络的存储模块、模组及数据处理方法
CN108446097A (zh) 一种基于NOR Flash模块的数据运算方法
CN208547942U (zh) 模拟向量-矩阵乘法运算电路
CN105356876B (zh) 基于忆阻器的逻辑门电路
TW525160B (en) Magneto-resistive memory and its reading-out method
CN109086249A (zh) 模拟向量-矩阵乘法运算电路
CN110543937B (zh) 神经网络及操作方法、神经网络信息处理系统
CN113593622A (zh) 存内计算装置及运算装置
CN101986389A (zh) 闪存单元、闪存装置及其编程方法
CN208507187U (zh) 闪存芯片
CN110164902A (zh) 一种多级单元磁存储结构及其读写方法
CN108154227B (zh) 一种使用模拟计算的神经网络芯片
CN108154226B (zh) 一种使用模拟计算的神经网络芯片
CN110533160A (zh) 基于nor flash模拟量计算阵列的深度神经网络
CN104979012B (zh) 存储器电路
CN102436847B (zh) Pmos管带通-带阻和高通-低通变阈电路
CN104751893B (zh) 增强nor型flash可靠性的方法
CN104112475B (zh) 一种伪差分读取非易失存储器结构
TW201438014A (zh) Nand快閃記憶單元、操作方法與讀取方法
CN102290095B (zh) 任意k值和8值dram的存储单元电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230000 building 11, alumni enterprise innovation park, Luyang University of science and technology, northwest of the intersection of Tianshui road and Taihe Road, Luyang District, Hefei City, Anhui Province

Applicant after: Hengshuo semiconductor (Hefei) Co.,Ltd.

Address before: 230000 building 11, alumni Innovation Park, Luyang University of science and technology, northwest of the intersection of Tianshui road and Taihe Road, Luyang District, Hefei City, Anhui Province

Applicant before: ZBIT SEMICONDUCTOR Ltd.

GR01 Patent grant
GR01 Patent grant