CN107004441B - 基于磁性隧道结电阻比较的物理不可克隆功能 - Google Patents

基于磁性隧道结电阻比较的物理不可克隆功能 Download PDF

Info

Publication number
CN107004441B
CN107004441B CN201580063299.8A CN201580063299A CN107004441B CN 107004441 B CN107004441 B CN 107004441B CN 201580063299 A CN201580063299 A CN 201580063299A CN 107004441 B CN107004441 B CN 107004441B
Authority
CN
China
Prior art keywords
magnetic tunnel
tunnel junction
junction element
resistor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580063299.8A
Other languages
English (en)
Other versions
CN107004441A (zh
Inventor
B·M·罗森伯格
X·朱
X·郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107004441A publication Critical patent/CN107004441A/zh
Application granted granted Critical
Publication of CN107004441B publication Critical patent/CN107004441B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification

Abstract

一种方法包括将第一磁性隧道结(MTJ)元件和第二MTJ元件耦合到比较电路。该方法还包括在比较电路处将第一MTJ元件的第一电阻与第二MTJ元件的第二电阻进行比较。该方法进一步包括基于将第一电阻与第二电阻进行比较的结果来生成第一物理不可克隆功能(PUF)输出位。

Description

基于磁性隧道结电阻比较的物理不可克隆功能
相关申请的交叉引用
本申请要求共同拥有的于2014年11月26日提交的美国非临时专利申请No.14/555,434的优先权，该专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及物理不可克隆功能。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线电话，诸如移动和智能电话、平板以及膝上型计算机。这些设备可在无线网络上传达语音和数据分组。另外，许多此类设备纳入附加功能性，诸如数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类设备可以处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些设备可包括显著的计算能力。
电子设备(诸如无线电话)可包括用于存储数据的磁性随机存取存储器(MRAM)(例如，高密度非易失性存储存储器)。MRAM可包括可被编程为平行状态(表示逻辑“0”数据值)或反平行状态(表示逻辑“1”数据值)的磁性隧道结(MTJ)元件。如本文所使用的，平行状态对应于MTJ元件的参考层的极化与MTJ元件的自由层的极化具有相似取向的时候，而反平行状态对应于参考层的极化与自由层的极化具有相反取向的时候。MTJ元件可在平行状态中具有相对较低的电阻(例如，大约在2000欧姆与4000欧姆之间)，而MTJ元件可在反平行状态中具有相对较高的电阻(例如，大约在4000欧姆与8000欧姆之间)。具有相同状态的MTJ元件的电阻变动可基于制造工艺(例如，物理尺寸和化学成分)。
电阻变动可被用于物理不可克隆功能(PUF)。例如，设备(例如，MRAM)可使用PUF来标识。一位的PUF输出可通过比较两个毗邻MTJ元件的电阻来生成。例如，如果第一MTJ元件具有比第二MTJ元件更大的电阻，则该位可为“0”位，并且如果第二MTJ元件具有比第一MTJ元件更大的电阻，则该位可为“1”位。在比较被限于毗邻MTJ元件时，可生成有限数目位的PUF输出。
概述
公开了用于基于磁性隧道结(MTJ)电阻生成物理不可克隆功能(PUF)输出位的系统、方法和技术。磁性随机存取存储器(MRAM)设备可包括比较电路，以及至少一个选择电路(例如，一个或多个复用器)。多个MTJ元件(例如，被编程为相似状态的非毗邻MTJ元件)可被耦合到一个或多个选择电路的输入。
作为示例，第一选择电路可基于选择信号来将多个MTJ元件中的第一MTJ元件耦合到比较电路，而第二选择电路可基于另一选择信号来将非毗邻MTJ元件耦合到该比较电路。该比较电路可将第一MTJ元件的电阻与该非毗邻MTJ元件的电阻进行比较并且基于该比较来生成PUF输出位。例如，该比较电路可检测哪个MTJ元件具有较大电压电势(例如，较大电阻)。如果第一MTJ元件具有较大电压电势，则比较电路可生成逻辑“0”数据值作为PUF输出位。如果非毗邻MTJ元件具有较大电压电势，则比较电路可生成逻辑“1”数据值作为PUF输出位。该PUF输出位可被用作产品标识符以基于导致第一MTJ元件和非毗邻MTJ元件中的电阻变动的制造工艺变动(当MTJ元件被编程为相似状态时)来唯一地标识产品(例如，芯片或MRAM设备)。
在一特定方面，一种方法包括将第一磁性隧道结(MTJ)元件和第二MTJ元件耦合到比较电路。该方法还包括在比较电路处将第一MTJ元件的第一电阻与第二MTJ元件的第二电阻进行比较。该方法进一步包括基于将第一电阻与第二电阻进行比较的结果来生成第一物理不可克隆功能(PUF)输出位。
在另一特定方面，一种装置包括第一选择电路，其具有耦合到第一磁性隧道结(MTJ)元件的第一输入并且具有耦合到第二MTJ元件的第二输入。该装置还包括选择电路，其具有耦合到第一MTJ元件的第一输入并且具有耦合到第二MTJ元件的第二输入。该装置进一步包括比较电路，其被配置成将第一MTJ元件的第一电阻与第二MTJ元件的第二电阻进行比较。该第一MTJ元件经由第一选择电路或第二选择电路中的一者耦合到比较电路。该第二MTJ元件经由第一选择电路或第二选择电路中的另一者耦合到比较电路。该比较电路还被配置成基于将第一电阻与第二电阻进行比较的结果来生成第一物理不可克隆功能(PUF)输出位。
在另一特定方面，一种包括指令的非瞬态计算机可读介质，该指令在由处理器执行时使该处理器将第一磁性隧道结(MTJ)元件和第二MTJ元件耦合到比较电路。该指令还可执行以使处理器在比较电路处将第一MTJ元件的第一电阻与MTJ元件的第二电阻进行比较。该指令可进一步执行以使处理器基于将第一电阻与第二电阻进行比较的结果来生成第一物理不可克隆功能(PUF)输出位。
在另一特定方面，一种设备包括用于选择的装置，其具有耦合到第一磁性隧道结(MTJ)元件的第一输入并且具有耦合到第二MTJ元件的第二输入。该设备还包括用于将第一MTJ元件的第一电阻与第二MTJ元件的第二电阻进行比较并用于基于将该第一电阻与该第二电阻进行比较的结果来生成第一物理不可克隆功能(PUF)输出位的装置。
由所公开的各方面中的至少一个方面提供的一个特定优势是通过比较“非毗邻”磁性隧道结(MTJ)元件来生成物理不可克隆功能(PUF)输出位的能力。由此，更多PUF输出位可使用相同数目的MTJ元件来生成(与仅比较毗邻MTJ元件的磁性随机存取存储器(MRAM)架构作比较)。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括以下章节：附图简述、详细描述、以及权利要求书。
附图简述
图1是能操作用于基于磁性隧道结(MTJ)电阻来生成物理不可克隆功能(PUF)输出位的系统的特定解说性方面的示图；
图2是能操作用于基于MTJ电阻生成PUF输出位的系统的另一特定解说性方面的示图；
图3是能操作用于基于MTJ电阻生成PUF输出位的系统的另一特定解说性方面的示图；
图4是用于基于MTJ电阻生成PUF输出位的方法的特定解说性方面的流程图；以及
图5是包括能操作用于基于MTJ电阻生成PUF输出位的组件的无线设备的框图。
详细描述
参照图1，示出了能操作用于基于磁性隧道结(MTJ)电阻来生成物理不可克隆功能(PUF)输出位的系统100的特定解说性方面。在一特定方面，系统100可对应于磁性随机存取存储器(MRAM)。系统100包括比较电路102、第一选择电路104、以及第二选择电路106。系统100的全部或者一部分可被集成到处理器中。
系统100还包括多个MTJ元件108-112。例如，系统100包括第一MTJ元件108、第二MTJ元件110、以及第N MTJ元件112。在一特定方面，N可以是大于1的任何整数。例如，如果N等于7，则系统100包括七个MTJ元件。每个MTJ元件108-112可被耦合到第一选择电路104的对应输入端子以及第二选择电路106的对应输入端子。例如，第一MTJ元件108可被耦合到第一选择电路104的第一输入端子以及第二选择电路106的第一输入端子，第二MTJ元件110可被耦合到第一选择电路104的第二输入端子以及第二选择电路106的第二输入端子，而第NMTJ元件112可被耦合到第一选择电路104的第N输入端子以及第二选择电路106的第N输入端子。
在一特定方面，每个MTJ元件108-112可被编程(例如，初始化)为相同状态。例如，每个MTJ元件108-112可被编程为平行状态(表示逻辑“0”数据值)或者每个MTJ元件108-112可被编程为反平行状态(表示逻辑“1”数据值)。在平行状态中，每个MTJ元件108-112的参考层的极化和每个MTJ元件108-112的对应自由层的极化具有相似取向。在反平行状态中，每个MTJ元件108-112的参考层的极化和每个MTJ元件108-112的对应自由层的极化具有相反取向。每个MTJ元件108-112可在平行状态中具有相对较低的电阻(例如，大约在2000欧姆与4000欧姆之间)，而每个MTJ元件108-112可在反平行状态中具有相对较高的电阻(例如，大约在4000欧姆与8000欧姆之间)。具有相同状态的MTJ元件108-112的电阻变动可基于制造工艺(例如，物理尺寸和化学成分)。
选择电路104、106可被配置成选择性地将MTJ元件108-112耦合到比较电路102。例如，第一选择电路104(例如，第一复用器)可响应于第一选择信号114。第一选择信号114可以是指示针对第一选择电路104要耦合到比较电路102的特定MTJ元件108-112的多位信号。为了解说，如果第一选择信号114指示第一逻辑值(例如，“0000”)，则第一选择电路104可将第一MTJ元件108耦合到比较电路102。如果第一选择信号114指示第二逻辑值(例如，“0001”)，则第一选择电路104可将第二MTJ元件110耦合到比较电路102。在以上示例中，第一选择信号114为4位信号，且第一选择电路104可基于第一选择信号114的逻辑值(例如，“0000”—“1111”)来选择性地将十六个MTJ元件之一耦合到比较电路102。然而，第一选择信号114可具有不同大小。作为非限定性示例，第一选择信号114可以为3位信号，且第一选择电路104可基于第一选择信号114的逻辑值(例如，“000”—“111”)来选择性地将八个MTJ元件之一耦合到比较电路102。
以类似的方式，第二选择电路106(例如，第二复用器)可响应于第二选择信号116。第二选择信号116可以是指示针对第二选择电路106要耦合到比较电路102的特定MTJ元件108-112的多位信号。为了解说，如果第二选择信号116指示第一逻辑值(例如，“0000”)，则第二选择电路106可将第一MTJ元件108耦合到比较电路102。如果第二选择信号116指示第二逻辑值(例如，“0001”)，则第二选择电路106可将第二MTJ元件110耦合到比较电路102。第一选择信号114和第二选择信号116可具有不同值以使得每个选择电路104、106在给定时间处将唯一性MTJ元件108-112耦合到比较电路102。
比较电路102(例如，差分比较电路)可被配置成将经由第一选择电路104耦合到比较电路102的MTJ元件的电阻(例如，由第一选择电路104选择的MTJ元件的电阻)与经由第二选择电路106耦合到比较电路102的MTJ元件的电阻(例如，由第二选择电路106选择的MTJ元件的电阻)进行比较。为了解说简化起见，以下示例假定第一选择电路104将第一MTJ元件108耦合到比较电路102并且第二选择电路106将第N MTJ元件112耦合到比较电路102。
比较电路102可被配置成将第一MTJ元件108的第一电阻与第N MTJ元件112的第N电阻进行比较。如果第一MTJ元件108与第N MTJ元件112被编程为相同状态，则第一电阻与第N电阻之间的电阻变动(基于制造工艺)可能相对较小。基于该电阻变动，比较电路102可生成第一PUF输出位118。例如，比较电路102可检测哪个MTJ元件108、112具有较大电压电势(例如，较大电阻)。如果第一MTJ元件108具有较大电压电势，则比较电路102可生成逻辑“0”数据值作为第一PUF输出位118。如果第N MTJ元件112具有较大电压电势，则比较电路102可生成逻辑“1”数据值作为第一PUF输出位118。
尽管以上示例假定第一选择电路104将第一MTJ元件108耦合到比较电路102(基于第一选择信号114)并且第二选择电路106将第N MTJ元件112耦合到比较电路102(基于第二选择信号116)，但是选择信号114、116的逻辑值可被调节(通过处理器)以基于所选择的MTJ元件108-112来生成附加PUF输出位118。作为非限定性示例，第一选择信号114的逻辑值可被调节成使得第一选择电路104将第N MTJ元件112耦合到比较电路，且第二选择信号116的逻辑值可被调节成使得第二选择电路106将第二MTJ元件110耦合到比较电路102。如上所述，比较电路102可以基本上类似的方式操作以基于第N MTJ元件112的第N电阻与第二MTJ元件110的第二电阻的比较来生成第二PUF输出位118。
图1的系统100可使得能够通过比较“非毗邻”MTJ元件来生成多个PUF输出位118。例如，选择电路104、106可使得比较电路102能够基于MTJ元件的电阻来生成多个PUF输出位118，MTJ元件的电阻是基于选择信号114、116的(可调节)逻辑值来选择的。由此，可使用相同数目的MTJ元件来生成(与仅比较毗邻MTJ元件的MRAM架构相比)更多PUF输出位118。生成更大数目的PUF输出位118可以针对不同产品(例如，芯片)实现更安全的随机密钥(例如，产品标识符)。例如，产品可使用PUF输出位118来标识。使用比较“非毗邻”MTJ元件的能力来生成更多PUF输出位118可降低两个产品具有相同产品标识符的可能性。
参照图2，示出了能操作用于基于MTJ电阻生成PUF输出位的系统200的另一特定解说性方面。在一特定方面，系统200可对应于MRAM。系统100包括比较电路102、第一选择电路104、第二选择电路106、以及MTJ元件108、110、112。在一特定方面，系统200的全部或者一部分可被集成到处理器中。
存取晶体管208、210、212可分别被耦合到MTJ元件108、110、112。例如，第一存取晶体管208可被耦合到第一MTJ元件，第二存取晶体管210可被耦合到第二MTJ元件210，而第N存取晶体管212可被耦合到第N MTJ元件。在一特定方面，每个存取晶体管208-212是n型金属氧化物半导体(NMOS)晶体管。每个存取晶体管208-212的源极可被耦合到地，而每个存取晶体管208-212的漏极可被耦合到相应的MTJ元件108-112。
比较电路102可包括晶体管222、晶体管224、晶体管226、晶体管232、晶体管234、晶体管236、以及晶体管240。在一特定方面，晶体管222、232、240是NMOS晶体管，而晶体管224、226、234、236是p型金属氧化物半导体(PMOS)晶体管。晶体管222的源极可被耦合到第一选择电路104的输出，而晶体管232的源极可被耦合到第二选择电路106的输出。晶体管222的栅极可被耦合到晶体管232的漏极，而晶体管232的栅极可被耦合到晶体管222的漏极。
晶体管224的漏极可被耦合到晶体管222的漏极，而晶体管224的源极可被耦合到晶体管226的源极。晶体管234的漏极可被耦合到晶体管232的漏极，而晶体管234的源极可被耦合到晶体管236的源极。晶体管226、236的漏极可被耦合以接收电源电压(Vdd)。晶体管224的栅极可被耦合到晶体管222的栅极以及晶体管240的源极。晶体管234的栅极可被耦合到晶体管232的栅极以及晶体管240的漏极。
具有逻辑高电压电平(例如，逻辑“1”)的第一使能信号(EN_1)可被提供给存取晶体管208-212的栅极以使得电流能够流过MTJ元件108-112，而具有逻辑低电压电平(例如，逻辑“0”)的第二使能信号(EN_2)可被提供给晶体管226、236的栅极以使得电流能够流过晶体管226、236的沟道。
为了开始感测操作(例如，如参照图1所描述的比较操作)，提供给晶体管240的栅极的第三使能信号(EN_3)可从逻辑高电压电平转变成逻辑低电压电平。例如，当第三使能信号(EN_3)转变成逻辑低电压电平时，晶体管224、234的栅极彼此“解耦”，并且晶体管222、224、232、234作为一对交叉耦合的反相器来操作。
如果第一选择电路104所选择的MTJ元件具有比第二选择电路106所选择的MTJ元件更高的电阻，则第一输出118a可具有逻辑高电压电平而第二输出118b可具有逻辑低电压电平。例如，施加到晶体管222的漏极的电压与施加到晶体管232的漏极的电压相比可能相对较高，这可使载流子在晶体管232处以比在晶体管222处更高的速率流动(例如，使晶体管232以比晶体管222下拉第一输出118a处的电压更高的速率来“下拉”第二输出118b处的电压)。
如果第二选择电路106所选择的MTJ元件具有比第一选择电路104所选择的MTJ元件更高的电阻，则第二输出118b可具有逻辑高电压电平而第一输出118a可具有逻辑低电压电平。例如，施加到晶体管232的漏极的电压与施加到晶体管222的漏极的电压相比可能相对较高，这可使载流子在晶体管222处以比在晶体管232处更高的速率流动(例如，使晶体管222以比晶体管232下拉第二输出118b处的电压更高的速率来“下拉”第一输出118a处的电压)。输出118a、118b可对应于图1的PUF输出位118。例如，如果第一输出118a具有逻辑高电压电平(且第二输出118b具有逻辑低电压电平)，则对应PUF输出位118可以为逻辑“1”。如果第一输出118a具有逻辑低电压电平(且第二输出118b具有逻辑高电压电平)，则对应PUF输出位118可以为逻辑“0”。
图2的系统200可使得能够通过比较“非毗邻”MTJ元件来生成多个PUF输出位118。例如，选择电路104、106可使得比较电路102能够基于MTJ元件的电阻来生成多个PUF输出位118，MTJ元件的电阻是基于选择信号114、116的(可调节)逻辑值来选择的。由此，可使用相同数目的MTJ元件来生成(与仅比较毗邻MTJ元件的MRAM架构相比)更多PUF输出位118。
参照图3，示出了能操作用于基于MTJ电阻生成PUF输出位的系统300的另一特定解说性方面。在一特定方面，系统300可对应于MRAM。系统300包括比较电路102、第一选择电路104、第二选择电路106、第一MTJ电路系统350、第二MTJ电路系统352、以及第N MTJ电路系统354。在一特定方面，系统300的全部或者一部分可被集成到处理器中。
第一MTJ电路系统350包括第三选择电路304、第五选择电路308、第一MTJ元件332、第二MTJ元件334、第三MTJ元件336、以及第四MTJ元件338。第一MTJ元件332可被耦合到第三选择电路304的第一输入端子、而第二MTJ元件334可被耦合到第三选择电路304的第二输入端子。第三选择电路304的输出端子可被耦合到第一选择电路104的第一输入端子并被耦合到第二选择电路106的第一输入端子。第三MTJ元件336可被耦合到第五选择电路308的第一输入端子，而第四MTJ元件338可被耦合到第五选择电路308的第二输入端子。第五选择电路308的输出端子可被耦合到第一MTJ元件332并被耦合到第二MTJ元件334。
第三选择电路304(例如，第三复用器)可响应于第三选择信号314，而第五选择电路308可响应于第五选择信号318。选择信号314、318可以是指示要耦合到相应输出的特定MTJ元件332-338的多位信号。为了解说，如果第三选择信号314指示第一逻辑值(例如，“0”)，则第三选择电路304可将第一MTJ元件332耦合到第三选择电路304的输出。如果第三选择信号314指示第二逻辑值(例如，“1”)，则第三选择电路304可将第二MTJ元件334耦合到第三选择电路304的输出。以类似的方式，如果第五选择信号318指示第一逻辑值，则第五选择电路308可将第三MTJ元件336耦合到第五选择电路308的输出。如果第五选择信号318指示第二逻辑值，则第五选择电路308可将第四MTJ元件338耦合到第五选择电路308的输出。
第二MTJ电路系统352包括第四选择电路306、第六选择电路310、第五MTJ元件342、第六MTJ元件344、第七MTJ元件346、以及第八MTJ元件348。第五MTJ元件342可被耦合到第四选择电路306的第一输入端子，而第六MTJ元件344可被耦合到第四选择电路306的第二输入端子。第四选择电路306的输出端子可被耦合到第一选择电路104的第二输入端子并被耦合到第二选择电路106的第二输入端子。第七MTJ元件346可被耦合到第六选择电路310的第一输入端子，而第八MTJ元件348可被耦合到第六选择电路310的第二输入端子。第六选择电路310的输出端子可被耦合到第五MTJ元件342并被耦合到第六MTJ元件344。
第四选择电路306(例如，第四复用器)可响应于第四选择信号316，而第六选择电路310可响应于第六选择信号320。选择信号316、320可以是指示要耦合到相应输出的特定MTJ元件342-348的多位信号。为了解说，如果第四选择信号316指示第一逻辑值(例如，“0”)，则第四选择电路306可将第五MTJ元件342耦合到第四选择电路306的输出。如果第四选择信号316指示第二逻辑值(例如，“1”)，则第四选择电路306可将第六MTJ元件344耦合到第四选择电路306的输出。以类似的方式，如果第六选择信号320指示第一逻辑值，则第六选择电路310可将第七MTJ元件346耦合到第六选择电路310的输出。如果第六选择信号320指示第二逻辑值，则第六选择电路310可将第八MTJ元件348耦合到第六选择电路310的输出。
第N MTJ电路系统354可包括与第一和第二MTJ电路系统350、352类似的组件并且可以基本上类似的方式操作。第N MTJ电路系统354内的选择电路系统可被耦合到第一选择电路104的第N输入并被耦合到第二选择电路106的第N输入。第一和第二选择电路104、106可分别响应于第一和第二选择信号114、116，并且可以与关于图1-2所描述的基本上类似的方式操作。然而，代替选择性地将单个MTJ元件耦合到比较电路102，第一和第二选择电路104、106可选择性地将MTJ电路系统350-354耦合到比较电路102。
在操作期间，MTJ元件可被选择性地串联耦合以将较大电阻值耦合到比较电路102以供更“稳定的”比较操作。例如，个体MTJ元件之间的电阻变动可能相对较小并且难以在比较电路102处检测。将多个MTJ元件串联耦合可将两个输入之间的更大电阻变动提供给比较电路102，这可产生更精确的PUF输出位118。
作为非限定性示例，在常温条件下(例如，在约25摄氏度处)，第一MTJ元件332的电阻可以为4500欧姆，而第五MTJ元件342的电阻可以为4515欧姆。如果仅第一MTJ元件332和第五MTJ元件被耦合到比较电路102，则比较电路102可生成具有逻辑“0”值的PUF输出位。然而，在不同温度条件(例如，约37摄氏度)下，第一MTJ元件332的电阻可以为4490欧姆，而第五MTJ元件342的电阻可在4489欧姆与4492欧姆之间波动。由于浮动，比较电路102可生成具有逻辑“1”值的PUF输出位118。由此，不准确的PUF输出位118可基于环境状况的变化而生成。
为了避免这些不准确的PUF输出位118，选择电路104、106、314-320可以操作用于将多个MTJ元件耦合到比较电路102的每个输入。作为非限定性示例，基于选择信号114、314、318，第一和第四MTJ元件332、338可被耦合到比较电路102的第一输入。附加地，基于选择信号116、316、320，第五和第八MTJ元件342、348可被耦合到比较电路402的第二输入。
出于解说性目的，在常温条件下(例如，在约25摄氏度处)，第四MTJ元件338的电阻可以为4522欧姆，而第八MTJ元件348的电阻可以为4555欧姆。然而，在约37摄氏度处，第四MTJ元件338的电阻可以为4515欧姆，而第八MTJ元件348的电阻可在4540欧姆与4543欧姆之间波动。因为第一和第四MTJ元件332、338经由选择电路104、304、308串联耦合到比较电路102的第一输入，所以耦合到比较电路102的第一输入的总电阻可以等于第一MTJ元件332的第一电阻与第四MTJ元件338的第四电阻之和(例如，在37摄氏度处约为9005欧姆)。以类似的方式，因为第五和第八MTJ元件342、348经由选择电路106、306、310串联耦合到比较电路102的第二输入，所以耦合到比较电路102的第二输入的总电阻可以等于第五MTJ元件342的第五电阻与第八MTJ元件348的第八电阻之和(例如，在约9029欧姆与9035欧姆之间波动的电阻)。
由此，对于常温条件以及在增大的温度条件下，比较电路102的第一输入处的总电阻可低于比较电路102的第二输入处的总电阻，这可实现在不同操作条件下比较电路102处的稳定的比较操作(例如，在不同操作条件下产生更“稳定的”PUF输出位118生成)。应当理解，以上示例是出于解说性目的而非旨在限定。每个MTJ元件332-338、342-348的电阻值可以变化。附加地，耦合到比较电路102的MTJ元件332-338、342-348和/或MTJ电路系统350-354可基于选择信号114、116、314-320而变化。尽管每个MTJ电路系统350-354被示为具有两级选择，但在其他方面MTJ电路系统350-354可包括附加选择级。
图3的系统300可在变化的操作条件上提供更准确的PUF输出位118生成。例如，将多个MTJ元件串联耦合可增大耦合到比较电路102的第一输入的电阻与耦合到比较电路102的第二输入的电阻之差。对于不同操作条件(例如，不同温度)，尽管MTJ元件的个体电阻可能波动，但是比较电路102的输入处的“比较性”电阻值(例如，总电阻“更高”还是“更低”)可保持稳定。比较性电阻值的稳定性可在不同操作条件下实现更稳定的PUF输出位118。
参照图4，示出了解说用于基于MTJ电阻生成PUF输出位的方法400的流程图。方法400可在图1的系统100、图2的系统200、图3的系统300、或其任何组合处执行。
方法400包括在402，将第一磁性隧道结(MTJ)元件耦合到比较电路并将第二MTJ元件耦合到该比较电路。例如，参照图1，第一选择电路104可选择性地将第一MTJ元件108耦合到比较电路102并且第二选择电路106可选择性地将第N MTJ元件112耦合到比较电路102。在一特定方面，第一MTJ元件108和第N MTJ元件112可以是非毗邻MTJ元件。例如，第一MTJ元件108和第N MTJ元件112可位于存储器阵列的非毗邻行和非毗邻列中。第一MTJ元件108和第N MTJ元件112可被处理器编程为相同状态(例如，平行状态或反平行状态)。在404，可将该第一MTJ元件的第一电阻与该第二MTJ元件的第二电阻进行比较。例如，参照图1，比较电路可将第一MTJ元件108的第一电阻与第N MTJ元件112的第N电阻进行比较。
第一PUF输出位可基于将第一电阻与第二电阻进行比较的结果来生成。例如，参照图1，如果第一MTJ元件108与第N MTJ元件112被编程为相同状态，则第一电阻与第N电阻之间的变动(基于制造工艺)可能相对较小。基于该电阻变动，比较电路102可生成第一PUF输出位118。例如，比较电路102可检测哪个MTJ元件108、112具有较大电压电势(例如，较大电阻)。如果第一MTJ元件108具有较大电压电势，则比较电路102可生成逻辑“0”数据值作为第一PUF输出位118。如果第N MTJ元件112具有较大电压电势，则比较电路102可生成逻辑“1”数据值作为第一PUF输出位118。
在一特定方面，方法400可包括选择性地将第一MTJ元件耦合到比较电路以及选择性地将第三MTJ元件耦合到该比较电路。方法400还可包括在比较电路处将第一MTJ元件的第一电阻与第三MTJ元件的第三电阻进行比较。方法400可进一步包括基于将第一电阻与第三电阻进行比较的结果来生成第二PUF输出位。
在一特定方面，方法400可包括选择性地将第二MTJ元件耦合到比较电路以及选择性地将第三MTJ元件耦合到该比较电路。方法400还可包括在比较电路处将第二MTJ元件的第二电阻与第三MTJ元件的第三电阻进行比较。方法400可进一步包括基于将第二电阻与第三电阻进行比较的结果来生成第三PUF输出位。
在一特定方面，方法400包括选择性地将具有第三电阻的第三MTJ元件与第一MTJ元件串联耦合以及选择性地将具有第四电阻的第四MTJ元件与第二MTJ元件串联耦合。方法400还包括在比较电路处将第一电阻和第三电阻的第一和与第二电阻和第四电阻的第二和进行比较。方法400进一步包括基于将第一和与第二和进行比较的结果来生成PUF输出位。
图4的方法400可使得能够通过比较“非毗邻”MTJ元件来生成多个PUF输出位118。例如，选择电路104、106可使得比较电路102能够基于MTJ元件的电阻来生成多个PUF输出位118，MTJ元件的电阻是基于选择信号114、116的(可调节)逻辑值来选择的。由此，可使用相同数目的MTJ元件来生成(与仅比较毗邻MTJ元件的MRAM架构相比)更多PUF输出位118。生成更大数目的PUF输出位118可以针对不同产品(例如，芯片)实现更安全的随机密钥(例如，产品标识符)。例如，产品可使用PUF输出位118来标识。使用比较“非毗邻”MTJ元件的能力来生成更多PUF输出位118可降低两个产品具有相同产品标识符的可能性。例如，根据方法400的第一PUF位、第二PUF位和第三PUF位可被用作产品标识符。
参照图5，示出了包括能操作用于基于MTJ电阻生成PUF输出位的组件的无线设备500的框图。无线设备500包括耦合到存储器532的处理器510(诸如数字信号处理器(DSP))。
存储器532可以是包括指令552的非瞬态处理器可读存储介质。在一特定方面，处理器510可包括图1的系统100、图2的系统200、图3的系统300或其任何组合。例如，处理器510可包括比较电路102、第一选择电路104、第二选择电路106、以及MTJ元件108-112。处理器510的组件可被配置成通过执行存储在存储器532中的指令552来执行图4的方法400。为了解说，使处理器510生成第一选择信号和第二选择信号的指令552可被提供给处理器510。第一选择信号可被提供给第一选择电路104并且可使第一选择电路104将第一MTJ元件108耦合到比较电路102。第二选择信号可被提供给第二选择电路106并且可使第二选择电路106将第二MTJ元件110耦合到比较电路102。还可将使比较电路102将第一MTJ元件108的第一电阻与第二MTJ元件110的第二电阻进行比较并基于该比较来生成第一PUF输出位的指令提供给处理器510。
MRAM设备598也可被耦合到处理器510。在一特定方面，MRAM设备598可包括图1的系统100、图2的系统200、图3的系统300或其任何组合。例如，MRAM设备598可包括比较电路102、第一选择电路104、第二选择电路106、以及MTJ元件108-112。
无线设备500还可包括被耦合到处理器510和显示器528的显示器控制器526。编码器/解码器(CODEC)534也可耦合到处理器510。扬声器536和话筒538可被耦合到CODEC 534和处理器510。图5还指示了无线控制器540可被耦合到处理器510。无线控制器540还可经由射频(RF)接口590耦合到天线542。
在一特定方面，处理器510、显示器控制器526、存储器532、CODEC 534、和无线控制器540被包括在系统级封装或片上系统设备522中。在一特定方面，输入设备530和电源544被耦合到片上系统设备522。此外，在一特定方面，如图5中所解说的，显示器528、输入设备530、扬声器536、话筒538、天线542、和电源544在片上系统设备522的外部。然而，显示器528、输入设备530、扬声器536、话筒538、天线542和电源544中的每一者可耦合到片上系统设备522的组件(诸如接口或控制器)。
与所描述的各方面相结合，一种设备包括具有耦合到第一MTJ元件的第一输入并且具有耦合到第二MTJ元件的第二输入的用于选择的装置。例如，该用于选择的装置可包括图1-3和5的第一选择电路104、图5的配置成执行指令552的处理器510、图5的MRAM设备598、或其任何组合。
该设备还可包括用于将第一MTJ元件的第一电阻与第二MTJ元件的第二电阻进行比较并用于基于将该第一电阻与该第二电阻进行比较的结果来生成第一PUF输出位的装置。例如，该用于比较的装置可包括图1-3和5的比较电路102、图5的配置成执行指令552的处理器510、图5的MRAM设备598、或其任何组合。
本领域技术人员将进一步领会，结合本文所公开的各方面来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、计算机软件或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中公开的方面描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的存储介质中。示例性的非瞬态(例如有形)存储介质被耦合至处理器以使得该处理器能从/向该存储介质读信息和写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的各方面的描述是为了使得本领域技术人员能够制作或使用所公开的各方面。对这些方面的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他方面而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的各方面，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (30)

1.一种用于物理不可克隆功能的方法，包括：
将多个磁性隧道结中的第一磁性隧道结元件和第二磁性隧道结元件耦合到比较电路，其中所述第一磁性隧道结元件和所述第二磁性隧道结元件是非毗邻磁性隧道结元件；
在所述比较电路处将所述第一磁性隧道结元件的第一电阻与所述第二磁性隧道结元件的第二电阻进行比较；以及
基于将所述第一电阻与所述第二电阻进行比较的结果来生成第一物理不可克隆功能输出位。
2.如权利要求1所述的方法，其特征在于，所述第一磁性隧道结元件和所述第二磁性隧道结元件位于非毗邻行或非毗邻列中。
3.如权利要求1所述的方法，其特征在于，进一步包括：
将第三磁性隧道结元件耦合到所述比较电路；
在所述比较电路处将所述第一磁性隧道结元件的所述第一电阻与所述第三磁性隧道结元件的第三电阻进行比较；以及
基于将所述第一电阻与所述第三电阻进行比较的结果来生成第二物理不可克隆功能输出位。
4.如权利要求3所述的方法，其特征在于，所述第一磁性隧道结元件和所述第三磁性隧道结元件是非毗邻磁性隧道结元件。
5.如权利要求1所述的方法，其特征在于，所述第一物理不可克隆功能输出位被用作产品标识符。
6.如权利要求1所述的方法，其特征在于，进一步包括在将所述第一电阻与所述第二电阻进行比较之前将所述第一磁性隧道结元件和所述第二磁性隧道结元件编程为相同状态。
7.如权利要求6所述的方法，其特征在于，所述状态为平行状态或反平行状态。
8.如权利要求1所述的方法，其特征在于，进一步包括：
将具有第三电阻的第三磁性隧道结元件与所述第一磁性隧道结元件串联耦合以及将具有第四电阻的第四磁性隧道结元件与所述第二磁性隧道结元件串联耦合；
在所述比较电路处将所述第一电阻和所述第三电阻的第一和与所述第二电阻和所述第四电阻的第二和进行比较；以及
基于将所述第一和与所述第二和进行比较的结果来生成第二物理不可克隆功能输出位。
9.一种用于物理不可克隆功能的装置，包括：
第一选择电路，其具有耦合到多个磁性隧道结中的第一磁性隧道结元件的第一输入并且具有耦合到所述多个磁性隧道结中的第二磁性隧道结元件的第二输入，其中所述第一磁性隧道结元件和所述第二磁性隧道结元件是非毗邻磁性隧道结元件；
第二选择电路，其具有耦合到所述第一磁性隧道结元件的第一输入并且具有耦合到所述第二磁性隧道结元件的第二输入；
比较电路，其被配置成：
将所述第一磁性隧道结元件的第一电阻与所述第二磁性隧道结元件的第二电阻进行比较，其中所述第一磁性隧道结元件经由所述第一选择电路或所述第二选择电路中的一者耦合到所述比较电路，并且其中所述第二磁性隧道结元件经由所述第一选择电路或所述第二选择电路中的另一者耦合到所述比较电路；以及
基于将所述第一电阻与所述第二电阻进行比较的结果来生成第一物理不可克隆功能输出位。
10.如权利要求9所述的装置，其特征在于，所述第一磁性隧道结元件和所述第二磁性隧道结元件位于非毗邻行或非毗邻列中。
11.如权利要求9所述的装置，其特征在于，所述第一选择电路具有耦合到第三磁性隧道结元件的第三输入，其中所述第二选择电路具有耦合到所述第三磁性隧道结元件的第三输入，并且其中所述比较电路被进一步配置成：
将所述第一磁性隧道结元件的所述第一电阻与所述第三磁性隧道结元件的第三电阻进行比较，其中所述第一磁性隧道结元件经由所述第一选择电路或所述第二选择电路中的一者耦合到所述比较电路，并且其中所述第三磁性隧道结元件经由所述第一选择电路或所述第二选择电路中的另一者耦合到所述比较电路；以及
基于将所述第一电阻与所述第三电阻进行比较的结果来生成第二物理不可克隆功能输出位。
12.如权利要求11所述的装置，其特征在于，所述第一磁性隧道结元件和所述第三磁性隧道结元件是非毗邻磁性隧道结元件。
13.如权利要求9所述的装置，其特征在于，所述第一物理不可克隆功能输出位被用作产品标识符。
14.如权利要求9所述的装置，其特征在于，进一步包括配置成将所述第一磁性隧道结元件和所述第二磁性隧道结元件编程为相同状态的处理器。
15.如权利要求14所述的装置，其特征在于，所述状态为平行状态或反平行状态。
16.如权利要求9所述的装置，其特征在于，进一步包括：
第三选择电路，其被配置成将具有第三电阻的第三磁性隧道结元件与所述第一磁性隧道结元件串联耦合；以及
第四选择电路，其被配置成将具有第四电阻的第四磁性隧道结元件与所述第二磁性隧道结元件串联耦合，
其中所述比较电路被进一步配置成：
将所述第一电阻和所述第三电阻的第一和与所述第二电阻和所述第四电阻的第二和进行比较；以及
基于将所述第一和与所述第二和进行比较的结果来生成第二物理不可克隆功能输出位。
17.一种包括指令的非瞬态计算机可读介质，所述指令在由处理器执行时使所述处理器：
将多个磁性隧道结中的第一磁性隧道结元件和第二磁性隧道结元件耦合到比较电路，其中所述第一磁性隧道结元件和所述第二磁性隧道结元件是非毗邻磁性隧道结元件；
在所述比较电路处将所述第一磁性隧道结元件的第一电阻与所述第二磁性隧道结元件的第二电阻进行比较；以及
基于将所述第一电阻与所述第二电阻进行比较的结果来生成第一物理不可克隆功能输出位。
18.如权利要求17所述的非瞬态计算机可读介质，其特征在于，所述第一磁性隧道结元件和所述第二磁性隧道结元件位于非毗邻行或非毗邻列中。
19.如权利要求17所述的非瞬态计算机可读介质，其特征在于，进一步包括在由所述处理器执行时使所述处理器执行以下操作的指令：
将第三磁性隧道结元件耦合到所述比较电路；
在所述比较电路处将所述第一磁性隧道结元件的所述第一电阻与第三磁性隧道结元件的第三电阻进行比较；以及
基于将所述第一电阻与所述第三电阻进行比较的结果来生成第二物理不可克隆功能输出位。
20.如权利要求19所述的非瞬态计算机可读介质，其特征在于，所述第一磁性隧道结元件和所述第三磁性隧道结MTJ元件是非毗邻磁性隧道结元件。
21.如权利要求17所述的非瞬态计算机可读介质，其特征在于，所述第一物理不可克隆功能输出位被用作产品标识符。
22.如权利要求17所述的非瞬态计算机可读介质，其特征在于，进一步包括在由所述处理器执行时使所述处理器将所述第一磁性隧道结元件和所述第二磁性隧道结元件编程为相同状态的指令。
23.如权利要求22所述的非瞬态计算机可读介质，其特征在于，所述状态为平行状态或反平行状态。
24.如权利要求17所述的非瞬态计算机可读介质，其特征在于，进一步包括在由所述处理器执行时使所述处理器执行以下操作的指令：
将具有第三电阻的第三磁性隧道结元件与所述第一磁性隧道结元件串联耦合以及将具有第四电阻的第四磁性隧道结元件与所述第二磁性隧道结元件串联耦合；
在所述比较电路处将所述第一电阻和所述第三电阻的第一和与所述第二电阻和所述第四电阻的第二和进行比较；以及
基于将所述第一和与所述第二和进行比较的结果来生成第二物理不可克隆功能输出位。
25.一种用于物理不可克隆功能设备，包括：
用于选择的装置，其具有耦合到第一磁性隧道结元件的第一输入并且具有耦合到多个磁性隧道结中的第二磁性隧道结元件的第二输入，其中所述第一磁性隧道结元件和所述第二磁性隧道结元件是非毗邻磁性隧道结元件；以及
用于将所述第一磁性隧道结元件的第一电阻与第二磁性隧道结元件的第二电阻进行比较并用于基于将所述第一电阻与所述第二电阻进行比较的结果来生成第一物理不可克隆功能输出位的装置。
26.如权利要求25所述的设备，其特征在于，所述第一磁性隧道结元件和所述第二磁性隧道结元件位于非毗邻行或非毗邻列中。
27.如权利要求25所述的设备，其特征在于，所述第一物理不可克隆功能输出位被用作产品标识符。
28.如权利要求25所述的设备，其特征在于，进一步包括用于在将所述第一电阻与所述第二电阻进行比较之前将所述第一磁性隧道结元件和所述第二磁性隧道结元件编程为相同状态的装置。
29.如权利要求28所述的设备，其特征在于，所述状态为平行状态。
30.如权利要求28所述的设备，其特征在于，所述状态为反平行状态。
CN201580063299.8A 2014-11-26 2015-11-04 基于磁性隧道结电阻比较的物理不可克隆功能 Expired - Fee Related CN107004441B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/555,434 2014-11-26
US14/555,434 US9489999B2 (en) 2014-11-26 2014-11-26 Magnetic tunnel junction resistance comparison based physical unclonable function
PCT/US2015/059069 WO2016085629A1 (en) 2014-11-26 2015-11-04 Magnetic tunnel junction resistance comparison based physical unclonable function

Publications (2)

Publication Number Publication Date
CN107004441A CN107004441A (zh) 2017-08-01
CN107004441B true CN107004441B (zh) 2018-07-03

Family

ID=54548282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580063299.8A Expired - Fee Related CN107004441B (zh) 2014-11-26 2015-11-04 基于磁性隧道结电阻比较的物理不可克隆功能

Country Status (3)

Country Link
US (1) US9489999B2 (zh)
CN (1) CN107004441B (zh)
WO (1) WO2016085629A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625733B (zh) * 2017-02-22 2018-06-01 旺宏電子股份有限公司 產生積體電路固有資訊的裝置及方法
CN108537068B (zh) * 2017-03-03 2020-10-20 旺宏电子股份有限公司 产生集成电路固有信息的装置及方法
US10170163B2 (en) 2017-03-09 2019-01-01 Macronix International Co., Ltd. Device and method for generating inherent information of integrated circuits for authentication purpose
US10608157B2 (en) 2017-05-18 2020-03-31 International Business Machines Corporation Qubit network non-volatile identification
US10826713B2 (en) 2017-05-18 2020-11-03 International Business Machines Corporation Qubit network secure identification
US10431278B2 (en) * 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
KR102341266B1 (ko) * 2017-08-30 2021-12-20 삼성전자주식회사 물리적 복제방지 기능을 위한 집적 회로 및 이를 포함하는 장치
CN109428713A (zh) * 2017-08-31 2019-03-05 中芯国际集成电路制造(上海)有限公司 用于puf的电路结构以及获得puf值的方法
CN109472168A (zh) * 2017-09-08 2019-03-15 中电海康集团有限公司 基于一次性可编程mram的物理不可克隆函数生成方法及装置
CN109472169A (zh) * 2017-09-08 2019-03-15 中电海康集团有限公司 一种mram芯片的物理不可克隆函数生成方法及装置
US10103895B1 (en) 2017-10-13 2018-10-16 Macronix International Co., Ltd. Method for physically unclonable function-identification generation and apparatus of the same
DE102018123103A1 (de) 2017-10-13 2019-04-18 Samsung Electronics Co., Ltd. Halbleitervorrichtung, die Sicherheitsschlüssel erzeugt, Verfahren zum Erzeugen eines Sicherheitsschlüssels und Verfahren zum Registrieren des Sicherheitsschlüssels
EP3544014B1 (en) 2018-03-20 2020-07-15 Crocus Technology S.A. Mlu-based magnetic device having an authentication and physical unclonable function and authentication method using said mlu device
US10311930B1 (en) 2018-04-05 2019-06-04 Qualcomm Incorporated One-time programming (OTP) magneto-resistive random access memory (MRAM) bit cells in a physically unclonable function (PUF) memory in breakdown to a memory state from a previous read operation to provide PUF operations
US10560095B2 (en) 2018-05-23 2020-02-11 Analog Devices, Inc. Impedance-based physical unclonable function
US10424380B1 (en) 2018-06-15 2019-09-24 Qualcomm Incorporated Physically unclonable function (PUF) memory employing static random access memory (SRAM) bit cells with added passive resistance to enhance transistor imbalance for improved PUF output reproducibility
CN110956996B (zh) * 2018-09-26 2022-02-08 华邦电子股份有限公司 半导体装置
CN111241600B (zh) * 2018-11-29 2023-04-11 裕太微电子股份有限公司 一种基于电阻加工不确定性的puf电路及其工作方式
US10439829B1 (en) * 2019-02-01 2019-10-08 Winbond Electronics Corp. Physical unclonable function code generating method and providing apparatus thereof
CN111695162B (zh) * 2019-03-13 2023-03-28 中芯国际集成电路制造(上海)有限公司 用于生成puf特征码的装置
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US10803942B1 (en) 2019-06-07 2020-10-13 Qualcomm Technologies, Inc. Transistor noise tolerant, non-volatile (NV) resistance element-based static random access memory (SRAM) physically unclonable function (PUF) circuits, and related systems and methods
CN110706727B (zh) * 2019-09-30 2021-09-10 湖南大学 磁性随机存取存储器及基于stt marm的可重构puf方法
CN112802519A (zh) * 2019-11-14 2021-05-14 力旺电子股份有限公司 随机位元电路
US11521980B2 (en) 2019-11-14 2022-12-06 Ememory Technology Inc. Read-only memory cell and associated memory cell array
US11804971B2 (en) 2020-08-05 2023-10-31 Analog Devices, Inc. Correcting physical unclonable function errors based on short integers solutions to lattice problems
TWI794778B (zh) * 2021-03-31 2023-03-01 國立成功大學 物理密鑰系統及物理密鑰的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505038A (zh) * 2002-09-12 2004-06-16 株式会社瑞萨科技 实现冗长置换且可高速读出的存储装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597598B1 (en) 2002-04-30 2003-07-22 Hewlett-Packard Development Company, L.P. Resistive cross point memory arrays having a charge injection differential sense amplifier
US7577020B2 (en) 2007-10-01 2009-08-18 Shine Chung System and method for reading multiple magnetic tunnel junctions with a single select transistor
US9189201B2 (en) 2011-09-20 2015-11-17 Qualcomm Incorporated Entropy source with magneto-resistive element for random number generator
US9165631B2 (en) 2012-09-13 2015-10-20 Qualcomm Incorporated OTP scheme with multiple magnetic tunnel junction devices in a cell
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505038A (zh) * 2002-09-12 2004-06-16 株式会社瑞萨科技 实现冗长置换且可高速读出的存储装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HIGHLY RELIABLE MEMORY-BASED PHYSICAL UNCLONABLE FUNCTION USING SPIN-TRANSFER TORQUE MRAM;ZHANG LE ET AL;《2014 IEEE INTERNAIIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)》;20140604;全文 *
MRPUF:A MEMRISTIVE DEVICE BASED PHYSICAL UNCLONABLE FUNCTION;OMID KAVEHEI ET AL;《arxiv文献》;20130208;全文 *

Also Published As

Publication number Publication date
WO2016085629A1 (en) 2016-06-02
CN107004441A (zh) 2017-08-01
US20160148666A1 (en) 2016-05-26
US9489999B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
CN107004441B (zh) 基于磁性隧道结电阻比较的物理不可克隆功能
EP3025350B1 (en) Sense amplifier offset voltage reduction using test code stored in latches
EP3114690B1 (en) Physically unclonable function circuit using resistive memory device
CN105264607B (zh) 使用参考单元和共同感测路径来读取存储器单元
CN104094353B (zh) 具有并发和差分感测的多自由层mtj和多端子读电路
Zhang et al. Highly reliable memory-based physical unclonable function using spin-transfer torque MRAM
JP5801483B2 (ja) 磁気的に焼きなまされた基準セルによるｍｒａｍ感知
US10008537B2 (en) Complementary magnetic tunnel junction (MTJ) bit cell with shared bit line
CN103531235A (zh) 用于电阻型存储器的感测放大器电路
CN102918596B (zh) 用于电阻式存储器的高速感测
CN103456341A (zh) 用于电阻型存储器的感测放大器电路
CN104620319A (zh) 在单元中具有多个磁隧道结器件的otp方案
CN105518788B (zh) 用于提供参考单元的系统和方法
Ren et al. A body-voltage-sensing-based short pulse reading circuit for spin-torque transfer RAMs (STT-RAMs)
US9870821B2 (en) Electronic device
US20170069374A1 (en) Electronic devices having semiconductor magnetic memory units
CN106663468A (zh) 包括具有高矫顽力部分的感测层的差分磁性隧道结对
CN103811046A (zh) 一种新型高可靠性读取电路
Ren et al. Reference calibration of body-voltage sensing circuit for high-speed STT-RAMs
CN111596891B (zh) 真随机数发生装置及发生方法
Sharma et al. VerilogA based compact model of a three-terminal ME-MTJ device
WO2015057375A1 (en) Write driver and program driver for otp (one-time programmable) memory with magnetic tunneling junction cells
CN104795093B (zh) 基于折叠式比较器的低功耗读取电路及控制方法
CN108701478B (zh) 存储设备、信息处理装置和存储设备控制方法
CN104795095B (zh) 基于折叠式比较器的stt‑ram读取电路及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180703

Termination date: 20191104