CN102148057A - Sram单元、sram存储器 - Google Patents

Sram单元、sram存储器 Download PDF

Info

Publication number
CN102148057A
CN102148057A CN201110117370XA CN201110117370A CN102148057A CN 102148057 A CN102148057 A CN 102148057A CN 201110117370X A CN201110117370X A CN 201110117370XA CN 201110117370 A CN201110117370 A CN 201110117370A CN 102148057 A CN102148057 A CN 102148057A
Authority
CN
China
Prior art keywords
sram cell
voltage
electrically connected
pmos
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110117370XA
Other languages
English (en)
Inventor
胡剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110117370XA priority Critical patent/CN102148057A/zh
Publication of CN102148057A publication Critical patent/CN102148057A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明实施例提供一种SRAM单元、SRAM存储器，所述SRAM单元包括至少一个NMOS晶体管和PMOS晶体管，还包括：电压调整单元，用于在所述SRAM单元待机时，将所述PMOS晶体管所在的衬底电压降低为SRAM单元工作电压的0.7～0.9倍，在所述SRAM单元读/写操作时，所述PMOS晶体管所在的衬底电压为SRAM单元的工作电压。本发明实施例提高了SRAM单元待机状态的稳定性。

Description

SRAM单元、SRAM存储器
技术领域
本发明实施例涉及半导体技术领域，特别涉及一种SRAM单元、SRAM存储器。
背景技术
随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值以每年超过30％的速度发展，静态随机存储器(SRAM)作为一种重要的存储器件被广泛应用于数字与通讯电路设计中。SRAM是逻辑电路中一种重要部件，其因为具有功耗小，读取速度高等优点而广泛应用于数据的存储。
现有的技术提供了一种SRAM单元，请参考图1所示的现有的SRAM单元的电路结构示意图，所述SRAM单元包括：
第一PMOS晶体管11，栅极与字线WL电连接，源极与第一位线BL电连接；第二PMOS晶体管12，栅极与字线WL电连接，源极与第二位线BLB电连接；
第一NMOS晶体管13，栅极与第二PMOS晶体管12的漏极电连接，源极与第一PMOS晶体管11的漏极电连接，漏极与VSS电连接；第二NMOS晶体管14，栅极与第一PMOS晶体管11的漏极电连接，漏极与第一NMOS晶体管13的栅极电连接，源极与VSS电连接，所述第一PMOS晶体管11的漏极、第一NMOS晶体管13的漏极、第二NMOS晶体管14的栅极的公共节点构成第一存储节点15，所述第二PMOS晶体管12的漏极、第一NMOS晶体管的栅极13、第二NMOS晶体管的漏极的公共节点构成第二存储节点16，所述第一PMOS晶体管11和第二PMOS晶体管12的栅极接Vdd，所述Vdd的电压等于SARM单元的工作电压。
在实际中发现，现有的SRAM单元在待机(Standby)状态时的状态不稳定，存在数据丢失或反转的问题。
发明内容
本发明实施例解决的问题是提供了一种SRAM单元、SRAM存储器，提高了SRAM单元的稳定性，解决了SRAM单元的数据丢失或反转的问题。
为了解决上述问题，本发明实施例提供了一种SRAM单元，包括至少一个NMOS晶体管和至少一个PMOS晶体管，还包括：
电压调整单元，用于在所述SRAM单元待机时，将所述PMOS晶体管所在的衬底电压降低为SRAM单元工作电压的0.7～0.9倍，在所述SRAM单元读/写操作时，所述PMOS晶体管所在的衬底电压为SRAM单元的工作电压。
可选地，所述SRAM单元为4T型SRAM单元，包括：
第一PMOS晶体管，栅极与字线电连接，源极与第一位线电连接；
第二PMOS晶体管，栅极与字线电连接，源极与第二位线电连接；
第一NMOS晶体管，栅极与所述第二PMOS晶体管的漏极电连接，源极接地；
第二NMOS晶体管，栅极与所述第一PMOS晶体管的漏极电连接，源极接地，漏极与第一NMOS晶体管的源极接地，所述第二NMOS晶体管的栅极与第一PMOS晶体管的漏极、第一NMOS晶体管的漏极形成第一存储节点，所述第二NMOS晶体管的漏极与第一NMOS晶体管的栅极、第二PMOS晶体管的漏极形成第二存储节点，
所述第一PMOS晶体管和/或第二PMOS晶体管的衬底在所述SRAM单元处于待机时的电压为SRAM单元工作电压的0.7～0.9倍，所述第一PMOS晶体管和/或第二PMOS晶体管的衬底在所述SRAM单元在所述SRAM单元处于读/写操作时的电压为SRAM单元的工作电压。
可选地，所述电压调整单元包括：第一电压源，电压值等于所述SRAM单元工作电压；
第二电压源，电压值等于所述SRAM单元工作电压的0.7～0.9倍；
第一控制开关，一端与所述PMOS晶体管的衬底电连接，另一端与所述第一电压源电连接，所述第一控制开关在所述SRAM单元读/写操作时闭合，在所述SRAM单元读/写操作时断开；
第二控制开关，一端与所述PMOS晶体管的衬底电连接，另一端与所述第二电压源电连接，所述第二控制开关的状态与所述第一控制开关的状态相反。
可选地，所述电压调整单元包括：
电源，所述电源电压值等于所述SRAM单元工作电压；
可变电阻，一端与所述PMOS晶体管的衬底电连接，另一端与所述电源电连接，所述可变电阻用于改变电阻值以调整所述PMOS晶体管的衬底上的电压，使得在所述SRAM单元处于读/写操作时，所述PMOS晶体管的衬底上的电压等于SRAM单元工作电压，在所述SRAM单元处于待机状态时，所述PMOS晶体管的衬底电压等于所述SRAM单元工作电压的0.7～0.9倍。
一种SRAM单元的SRAM存储器。
与现有技术相比，本发明实施例具有以下优点：
本发明实施例提供的电压调整单元，用于在所述SRAM单元待机时，将所述PMOS晶体管所在的衬底电压降低为SRAM单元工作电压的0.7～0.9倍，从而可以使所述PMOS所在的衬底处于正向偏置(forward bias)状态，有利于PMOS晶体管内形成漏电流，该漏电流可以补偿NMOS晶体管内的漏电流，因此可以防止NMOS晶体管的漏电流引起的存储节点的数据丢失或反转的问题，提高了SRAM单元的在待机状态的稳定性；并且本发明实施例不需要对SRAM单元的内部结构和制作方法进行调整，也不需要增加额外的工艺步骤。
附图说明
图1是现有技术的SRAM单元的电路结构示意图；
图2是本发明实施例的SRAM单元的电路结构示意图。
具体实施方式
发明人发现，现有的SRAM单元在待机(Standby)状态时的状态不稳定，存在数据丢失或反转的问题。造成上述问题的原因是：NMOS晶体管存在较大的漏电流，而PMOS晶体管的漏电流较小。具体地结合图1，在待机时，字线WL的电压为高电压，第一PMOS晶体管11和第二PMOS晶体管12断开，第一位线BL和第二位线BLB的电压为高电压，以第一存储节点15中存储数据“1”(相当于高电压)、第二存储节点16中存储数据“0”为例(相当于低电压)，此时，第一NMOS晶体管13的栅极相当于是低电压信号，因此，第二NMOS晶体管14由于栅极的电压为高电压而处于导通状态，第二NMOS晶体管14的源极与Vss电连接，因此第二NMOS晶体管14的漏极(即第二存储节点16)的状态稳定，而第一NMOS晶体管13处于关闭状态，但是所述第一NMOS晶体管13会有漏电流的问题，此时，所述第一PMOS晶体管11处于关闭状态，但是所述第一PMOS晶体管11的漏电流远小于第一NMOS晶体管13的漏电流，从而所述第一存储节点15中存储的高电压将由于漏电流而无法稳定，这使得采用现有标准逻辑工艺制作的SRAM单元在待机状态不稳定。
发明人考虑通过提高待机状态的第一PMOS晶体管11的漏电流，以所述第一PMOS晶体管11的漏电流补偿第一NMOS晶体管13的漏电流。例如，发明人提出通过改变形成所述第一PMOS晶体管11的电学参数来达到提高待机状态第一PMOS晶体管11的漏电流的效果，但是所述方法需要单独的离子注入、退火等多道工艺步骤和单独的掩膜版，因此所述方法无法与标准的工艺步骤兼容，由于需要额外的工艺步骤和掩膜版，还会增加SRAM单元的成本。
为了解决上述问题，发明人提出一种SRAM单元，包括至少一个NMOS晶体管和至少一个PMOS晶体管，还包括：
电压调整单元，用于在所述SRAM单元待机时，将所述PMOS晶体管所在的衬底电压降低为SRAM单元工作电压的0.7～0.9倍，在所述SRAM单元读/写操作时，所述PMOS晶体管所在的衬底电压为SRAM单元的工作电压。
下面对本发明实施例的技术方案进行详细的说明。
为了更好地说明本发明实施例的技术方案，请结合图2所示的本发明一个实施例的SRAM单元的电路结构示意图。
作为一个实施例，所述SRAM单元为4T型SRAM单元，包括：
第一PMOS晶体管101，栅极与字线WL电连接，源极与第一位线BL电连接；
第二PMOS晶体管201，栅极与字线WL电连接，源极与第二位线BLB电连接；
第一NMOS晶体管102，栅极与所述第二PMOS晶体管201的漏极电连接，源极接地Vss；
第二NMOS晶体管202，栅极与所述第一PMOS晶体管101的漏极电连接，源极接地，漏极与第一NMOS晶体管102的源极接地，所述第二NMOS晶体管202的栅极与第一PMOS晶体管101的漏极、第一NMOS晶体管102的漏极形成第一存储节点301，所述第二NMOS晶体管202的漏极与第一NMOS晶体管102的栅极、第二PMOS晶体管201的漏极形成第二存储节点302，
电压调整单元303，用于调整所述第一PMOS晶体管101和/或所述第二PMOS晶体管201的衬底的电压，具体地，所述第一PMOS晶体管101和/或第二PMOS晶体管201的衬底在所述SRAM单元处于待机时的电压为SRAM单元工作电压的0.7～0.9倍，所述第一PMOS晶体管101和/或第二PMOS晶体管201的衬底在所述SRAM单元在所述SRAM单元处于读/写操作时的电压为SRAM单元的工作电压。
所述电压调整单元303在待机时调整所述第一PMOS晶体管101和/或第二PMOS晶体管201的电压为SRAM单元工作电压的0.7～0.9倍，目的是使得所述第一PMOS晶体管101和/或第二PMOS晶体管201在待机时处于正向偏置状态，从而有利于所述第一PMOS晶体管101和/或第二PMOS晶体管201内形成较大的漏电流，从而该漏电流可以用于弥补所述第一NMOS晶体管102或第二NMOS晶体管202的漏电流，从而可以防止所述第一存储节点301或第二存储节点302上的存储的“1”(高电压)信号不稳定，从而提高所述SRAM单元的稳定性。例如，以所述第一存储节点301存储信号为“1”(相当于高电压)，第二存储节点302存储信号为“0”(相当于低电压)，在待机状态时，所述字线WL上加的电压为高电压，从而所述第一PMOS晶体管101和第二PMOS晶体管201由于栅极施加高电压而处于关断状态，第二NMOS晶体管202处于导通状态，其漏极接地Vss(即漏极为低电位)，因此所述第二NMOS晶体管202的源极电位能够维持低电压；而对于第一NMOS晶体管102，由于其栅极为低电压，因此，所述第一NMOS晶体管102处于关断状态，所述第一NMOS晶体管的101漏电流会影响第一存储节点301的存储数据，但是由于所述电压调整单元303将所述第一PMOS晶体管101的衬底电压调整为SRAM单元的工作电压的0.7～0.9倍，从而使得所述第一PMOS晶体管101处于正向偏置状态，从而第一PMOS晶体管101内产生较大的漏电流，所述漏电流自第一PMOS晶体管的源极流向第一PMOS晶体管的漏极(即第一存储节点301)，从而可以弥补所述第一NMOS102的漏电流，防止所述第一存储节点301的高电压无法维持稳定。
作为本发明的一个实施例，所述SRAM单元有2个NMOS和2个PMOS晶体管，在其他的实施例中，所述SRAM单元的NMOS晶体管和PMOS晶体管的数目可以有更多。
所述SRAM单元的工作电压范围可以为0.1～50V，例如所述SRAM单元的工作电压可以为1.5V、3.3V或15V等，本领域技术人员可以进行具体的选择和设置。
作为一个实施例，所述电压调整单元包括：
第一电压源，电压值等于所述SRAM单元工作电压；
第二电压源，电压值等于所述SRAM单元工作电压的0.7～0.9倍；
第一控制开关，一端与所述PMOS晶体管的衬底电连接，另一端与所述第一电压源电连接，所述第一控制开关在所述SRAM单元读/写操作时闭合，在所述SRAM单元读/写操作时断开；
第二控制开关，一端与所述PMOS晶体管的衬底电连接，另一端与所述第二电压源电连接，所述第二控制开关的状态与所述第一控制开关的状态相反。
作为本发明的又一实施例，所述电压调整单元包括：
电源，所述电源电压值等于所述SRAM单元工作电压；
可变电阻，一端与所述PMOS晶体管的衬底电连接，另一端与所述电源电连接，所述可变电阻用于改变电阻值以调整所述PMOS晶体管的衬底上的电压，使得在所述SRAM单元处于读/写操作时，所述PMOS晶体管的衬底上的电压等于SRAM单元工作电压，在所述SRAM单元处于待机状态时，所述PMOS晶体管的衬底电压等于所述SRAM单元工作电压的0.7～0.9倍。
本发明实施例还提供一种SRAM存储器，所述SRAM存储器包括：SRAM存储单元，所述SRAM存储单元包括：包括至少一个NMOS晶体管和至少一个PMOS晶体管，还包括：
电压调整单元，用于在所述SRAM单元待机时，将所述PMOS晶体管所在的衬底电压降低为SRAM单元工作电压的0.7～0.9倍，在所述SRAM单元读/写操作时，所述PMOS晶体管所在的衬底电压为SRAM单元的工作电压。所述SRAM单元还包括控制单元，用于根据外部对所述SRAM单元操作对所述电压调整单元和NMOS晶体管、PMOS晶体管提供控制信号，从而实现所述SRAM单元的存储功能。
综上，本发明实施例提供的电压调整单元，用于在所述SRAM单元待机时，将所述PMOS晶体管所在的衬底电压降低为SRAM单元工作电压的0.7～0.9倍，使所述PMOS所在的衬底处于正向偏置(forward bias)状态，从而有利于PMOS晶体管内形成漏电流，该漏电流可以补偿NMOS晶体管内的漏电流，因此可以防止NMOS晶体管的漏电流引起的存储节点的数据丢失或反转的问题，提高了SRAM单元的在待机状态的稳定性；并且本发明实施例不需要对SRAM单元的内部结构和制作方法进行调整，也不需要增加额外的工艺步骤。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (5)

1.一种SRAM单元，包括至少一个NMOS晶体管和至少一个PMOS晶体管，其特征在于，还包括：
电压调整单元，用于在所述SRAM单元待机时，将所述PMOS晶体管所在的衬底电压降低为SRAM单元工作电压的0.7～0.9倍，在所述SRAM单元读/写操作时，所述PMOS晶体管所在的衬底电压为SRAM单元的工作电压。
2.如权利要求1所述的SRAM单元，其特征在于，所述SRAM单元为4T型SRAM单元，包括：
第一PMOS晶体管，栅极与字线电连接，源极与第一位线电连接；
第二PMOS晶体管，栅极与字线电连接，源极与第二位线电连接；
第一NMOS晶体管，栅极与所述第二PMOS晶体管的漏极电连接，源极接地；
第二NMOS晶体管，栅极与所述第一PMOS晶体管的漏极电连接，源极接地，漏极与第一NMOS晶体管的源极接地，所述第二NMOS晶体管的栅极与第一PMOS晶体管的漏极、第一NMOS晶体管的漏极形成第一存储节点，所述第二NMOS晶体管的漏极与第一NMOS晶体管的栅极、第二PMOS晶体管的漏极形成第二存储节点，
所述第一PMOS晶体管和/或第二PMOS晶体管的衬底在所述SRAM单元处于待机时的电压为SRAM单元工作电压的0.7～0.9倍，所述第一PMOS晶体管和/或第二PMOS晶体管的衬底在所述SRAM单元在所述SRAM单元处于读/写操作时的电压为SRAM单元的工作电压。
3.如权利要求1所述的SRAM单元，其特征在于，所述电压调整单元包括：
第一电压源，电压值等于所述SRAM单元工作电压；
第二电压源，电压值等于所述SRAM单元工作电压的0.7～0.9倍；
第一控制开关，一端与所述PMOS晶体管的衬底电连接，另一端与所述第一电压源电连接，所述第一控制开关在所述SRAM单元读/写操作时闭合，在所述SRAM单元读/写操作时断开；
第二控制开关，一端与所述PMOS晶体管的衬底电连接，另一端与所述第二电压源电连接，所述第二控制开关的状态与所述第一控制开关的状态相反。
4.如权利要求1所述的SRAM单元，其特征在于，所述电压调整单元包括：电源，所述电源电压值等于所述SRAM单元工作电压；
可变电阻，一端与所述PMOS晶体管的衬底电连接，另一端与所述电源电连接，所述可变电阻用于改变电阻值以调整所述PMOS晶体管的衬底上的电压，使得在所述SRAM单元处于读/写操作时，所述PMOS晶体管的衬底上的电压等于SRAM单元工作电压，在所述SRAM单元处于待机状态时，所述PMOS晶体管的衬底电压等于所述SRAM单元工作电压的0.7～0.9倍。
5.一种包括如权利要求1所述的SRAM单元的SRAM存储器。
CN201110117370XA 2011-05-06 2011-05-06 Sram单元、sram存储器 Pending CN102148057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110117370XA CN102148057A (zh) 2011-05-06 2011-05-06 Sram单元、sram存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110117370XA CN102148057A (zh) 2011-05-06 2011-05-06 Sram单元、sram存储器

Publications (1)

Publication Number Publication Date
CN102148057A true CN102148057A (zh) 2011-08-10

Family

ID=44422269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110117370XA Pending CN102148057A (zh) 2011-05-06 2011-05-06 Sram单元、sram存储器

Country Status (1)

Country Link
CN (1) CN102148057A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956183A (zh) * 2014-04-24 2014-07-30 中国科学院微电子研究所 抗辐射sram单元
CN108231115A (zh) * 2017-12-29 2018-06-29 上海矽润科技有限公司 一种sram单元电路及sram存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1585986A (zh) * 2001-11-13 2005-02-23 英特尔公司 用于高密度静态随机存取存储器的偏压技术
CN1741190A (zh) * 2004-07-30 2006-03-01 株式会社瑞萨科技 半导体集成电路器件
CN101923893A (zh) * 2009-06-10 2010-12-22 台湾积体电路制造股份有限公司 静态随机存取存储器阵列

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1585986A (zh) * 2001-11-13 2005-02-23 英特尔公司 用于高密度静态随机存取存储器的偏压技术
CN1741190A (zh) * 2004-07-30 2006-03-01 株式会社瑞萨科技 半导体集成电路器件
US20080013368A1 (en) * 2004-07-30 2008-01-17 Renesas Technology Corp. Semiconductor integrated circuit device
CN101923893A (zh) * 2009-06-10 2010-12-22 台湾积体电路制造股份有限公司 静态随机存取存储器阵列

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956183A (zh) * 2014-04-24 2014-07-30 中国科学院微电子研究所 抗辐射sram单元
CN103956183B (zh) * 2014-04-24 2017-01-04 中国科学院微电子研究所 抗辐射sram单元
CN108231115A (zh) * 2017-12-29 2018-06-29 上海矽润科技有限公司 一种sram单元电路及sram存储器

Similar Documents

Publication Publication Date Title
US10510400B2 (en) Semiconductor storage device
CN103077741B (zh) 一种低电压工作的sram的存储单元电路
US6970374B2 (en) Low leakage current static random access memory
CN111868828A (zh) 基于高密度负微分电阻的存储器
TW201335934A (zh) 操作察知自動回饋靜態隨機存取記憶體（ｓｒａｍ）
CN102290097B (zh) 一种sram存储器
US9627040B1 (en) 6T static random access memory cell, array and memory thereof
CN101840728B (zh) 一种双端sram单元
CN102148057A (zh) Sram单元、sram存储器
CN108269599B (zh) 一种平衡位线漏电流的静态存储单元
TWI681391B (zh) 資料線控制電路及相關的資料線控制方法
US9378806B2 (en) Boosting voltage level
CN103971730A (zh) 静态随机存取存储器单元电路
CN111710355B (zh) 提升sram芯片写能力的差分电源电路
CN104751876A (zh) 双端口sram结构
JP2018092698A (ja) 半導体記憶装置
US9412438B2 (en) Writing data to a memory cell
CN110634518B (zh) Sram写操作追踪电路
US20160111145A1 (en) 6t sram cell
TW202401420A (zh) 記憶體驅動器、記憶體系統以及操作記憶體陣列的操作方法
CN112951291A (zh) 一种基于fdsoi技术的比特单元和存储器
CN108231115A (zh) 一种sram单元电路及sram存储器
CN116884457A (zh) 存储器驱动器、存储器系统和操作方法
CN116364144A (zh) 动态随机存取存储器单元电路及其写入方法
JP2019133737A (ja) デュアルポートｓｒａｍ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140408

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140408

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110810