CN110634518B - Sram写操作追踪电路 - Google Patents

Sram写操作追踪电路 Download PDF

Info

Publication number
CN110634518B
CN110634518B CN201810665700.0A CN201810665700A CN110634518B CN 110634518 B CN110634518 B CN 110634518B CN 201810665700 A CN201810665700 A CN 201810665700A CN 110634518 B CN110634518 B CN 110634518B
Authority
CN
China
Prior art keywords
coupled
circuit
tube
pmos
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810665700.0A
Other languages
English (en)
Other versions
CN110634518A (zh
Inventor
史增博
方伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810665700.0A priority Critical patent/CN110634518B/zh
Publication of CN110634518A publication Critical patent/CN110634518A/zh
Application granted granted Critical
Publication of CN110634518B publication Critical patent/CN110634518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种SRAM写操作追踪电路，包括：模拟存储单元电路，与补偿电路耦接，适于模拟SRAM存储单元；补偿电路，输入端与所述模拟存储单元电路的内部存储节点输出端耦接，输出端与时钟产生电路耦接，适于对所述模拟存储单元电路的内部存储节点输出端的输出电压进行补偿，以增加所述内部存储节点输出端的输出电压从高电平跳变至低电平的延时。上述方案可以增加写追踪电路的开启时间，避免出现写电路无法正常写入的情况出现。

Description

SRAM写操作追踪电路
技术领域
本发明涉及电路领域，尤其涉及一种SRAM写操作追踪电路。
背景技术
静态随机存取存储器(Static Random Access Memory，SRAM)是一种具有静止存取功能的内存，不需要刷新电路既能保存内部存储的数据。SRAM写追踪电路用于控制写操作时字线(Word Line，WL)开启时间。目前，SRAM写追踪电路通常采用复制存储单元(bitcell)写操作的方法来实现。
为保证最小工作电压(VCC min)条件下写追踪电路有效，通常采用两个上拉管串联的结构，增强模拟存储单元(reference cell)的写入能力，改善最小工作电压下reference cell写失效的问题。
现有的写追踪电路中，由于reference cell的上拉管与bitcell的差异，导致写追踪电路与实际写电路之间PVT特性存在较大差异，PVT特性包括工艺(process)特性、电压(voltage)特性以及温度(temperature)特性。在SNFP(Slow NMOS Fast PMOS)低温低压下，写追踪电路的开启时间快于实际写电路所需的时间，导致WL开启时间不够，导致无法正常写入。
发明内容
本发明实施例解决的是在特定PVT条件下，如何增加写追踪电路的开启时间，避免出现写电路无法正常写入。
为解决上述技术问题，本发明实施例提供一种SRAM写操作追踪电路，包括：模拟存储单元电路，与补偿电路耦接，适于模拟SRAM存储单元；补偿电路，输入端与所述模拟存储单元电路的内部存储节点输出端耦接，输出端与时钟产生电路耦接，适于对所述模拟存储单元电路的内部存储节点输出端的输出电压进行补偿，以增加所述内部存储节点输出端的输出电压从高电平跳变至低电平的延时。
可选的，所述SRAM写操作追踪电路还包括：延迟电路；所述延迟电路的输入端与所述补偿电路的输出端耦接，所述延迟电路的输出端与时钟产生电路耦接。
可选的，所述SRAM写操作追踪电路还包括：反相电路；所述反相电路，包括：第二NMOS管以及第一PMOS管，其中：所述第二NMOS管，栅极与所述补偿电路的输出端耦接，源极输入低电平，漏极与所述第一PMOS管的漏极耦接；所述第二NMOS管，栅极与所述补偿电路的输出端耦接，源极输入低电平，漏极与所述第一PMOS管的漏极耦接。
可选的，所述补偿电路包括：第一NMOS管；所述第一NMOS管的栅极输入高电平，所述第一NMOS管的漏极与所述模拟SRAM存储单元电路的内部存储节点输出端连接，所述第一NMOS管的源极与所述第二NMOS管的栅极耦接，且所述第一NMOS管的源极为所述补偿电路的输出端。
可选的，所述补偿电路还包括：储能装置，第一端与所述第一NMOS管的漏极耦接，第二端与所述第一NMOS管的源极耦接，适于存储电能，并在检测到芯片内部工作电压小于预设值时放电。
可选的，所述储能装置为电容。
可选的，所述第一PMOS管的源极与所述第一PMOS管的衬底耦接。
可选的，所述第二NMOS管的源极与所述第二NMOS管的衬底耦接。
可选的，所述模拟SRAM存储单元电路，包括：第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管以及第四NNOS管，其中：所述第二PMOS管，源极输入高电平，栅极与所述第四PMOS管的栅极耦接，漏极与所述第四PMOS管的源极耦接；所述第三PMOS管，源极输入高电平，栅极与所述第五PMOS管的栅极耦接，漏极与所述第五PMOS管的源极耦接；所述第四PMOS管，源极与所述第二PMOS管的漏极耦接，栅极与所述第三NMOS管的栅极耦接，漏极与所述第三NMOS管的漏极耦接；所述第五PMOS管，源极与所述第三PMOS管的漏极耦接，栅极与所述耦接，漏极与所述第四NMOS管的漏极耦接；所述第三NMOS管，源极输入低电平，栅极与所述第四PMOS管的栅极耦接，漏极与所述第四PMOS管的漏极耦接；所述第四NMOS管，源极输入低电平，栅极与所述第五PMOS管的栅极耦接，漏极与所述第五PMOS管的漏接耦接。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在SRAM写操作追踪电路中，设置补偿电路与模拟存储单元电路耦接，通过补偿电路增加内部存储节点输出端的输出电压从高电平跳变至低电平的延时，从而增加SNFP下NMOS的开关速度，因此能够有效增加写追踪电路的开启时间，避免出现写电路无法正常写入的情况出现。
进一步，在第一NMOS管的漏极与源极之间并联储能装置，储能装置在检测到芯片内部工作电压小于预设值时放电，从而确保SRAM在低工作电压下能够正常工作。
附图说明
图1是本发明实施例中的一种SRAM写操作追踪电路的结构示意图；
图2是本发明实施例中的另一种SRAM写操作追踪电路的结构示意图。
具体实施方式
现有的写追踪电路中，由于reference cell的上拉管与bitcell的差异，导致写追踪电路与实际写电路之间PVT特性存在较大差异，PVT特性包括工艺(process)特性、电压(voltage)特性以及温度(temperature)特性。在SNFP低温低压下，写追踪电路的开启速度快于实际写电路所需的时间，导致WL开启时间不够，导致无法正常写入。
本发明实施例中，在SRAM写操作追踪电路中，设置补偿电路与模拟存储单元电路耦接，通过补偿电路增加内部存储节点输出端的输出电压从高电平跳变至低电平的延时，从而增加SNFP下NMOS的开关速度，因此能够有效增加写追踪电路的开启时间，避免出现写电路无法正常写入的情况出现。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种SRAM写操作追踪电路，包括：模拟存储单元电路11以及补偿电路12。
在具体实施中，模拟存储单元电路11可以与补偿电路12耦接，模拟存储单元电路11适于模拟SRAM存储单元。在实际应用中，模拟存储单元电路11的具体结构可以参照现有的SRAM中存储单元(bitcell)的具体结构。具体的模拟存储单元电路11的结构并不对本发明的保护范围造成影响。
在具体实施中，补偿电路12的输入端可以与模拟存储单元电路11的内部存储节点输出端耦接，补偿电路12的输出端可以与时钟产生电路13耦接。在本发明实施例中，补偿电路12可以对模拟存储单元电路11的内部存储节点输出端的输出电压进行补偿，以增加模拟存储单元电路11的内部存储节点输出端的输出电压从高电平跳变至低电平的延时。
在实际应用中，时钟产生电路可以用于产生SRAM内部的时钟信号。
在具体实施中，SRAM写操作追踪电路还可以包括：延迟电路15，延迟电路15的输入端可以与补偿电路12的输出端耦接，延迟电路15的输出端可以与时钟产生电路13耦接。
通过延时电路，可以对补偿电路12的输出信号做延时处理。在具体应用中，延时电路的延时时间可以根据实际的应用场景进行设定，此处不做赘述。
在具体实施中，SRAM写操作追踪电路还可以包括：反相电路14。反相电路14的输入端可以与补偿电路12的输出端耦接，反相电路14的输出端可以与延迟电路15的输入端耦接。
参照图2，给出了本发明实施例中的一种SRAM写操作追踪电路的结构示意图，以下结合图1进行详细说明。
在具体实施中，补偿电路12可以包括第一NMOS管MN1。第一NMOS管MN1的栅极可以输入高电平，第一NMOS管MN1的漏极可以与模拟SRAM存储单元电路的内部存储节点输出端连接，第一NMOS管的源极与第二NMOS管的栅极耦接，且第一NMOS管的源极为补偿电路12的输出端。
在具体实施中，补偿电路12还可以包括储能装置。储能装置的第一端可以与第一NMOS管MN1的漏极耦接，第二端可以与第一NMOS管MN1的源极耦接。
在本发明实施例中，储能装置可以在芯片正常工作时存储电能，并在检测到芯片内部的工作电压小于预设值时，存储装置放电，从而确保SRAM在低工作电压下能够正常工作。
在实际应用中，储能装置可以为电容，也可以为其他能够存储电能的电子元器件或电路单元。
在本发明一实施例中，参照图2，储能装置为电容C1。
在具体实施中，反相电路14可以包括第二NMOS管MN2以及第一PMOS管MP1，其中：第二NMOS管MN2的栅极可以与补偿电路12的输出端耦接，第二NMOS管MN2的源极可以输入低电平，第二NMOS管MN2的漏极可以与第一PMOS管MP1的漏极耦接；
第一PMOS管MP1的栅极可以与模拟存储单元电路11的内部存储节点输出端耦接，第一PMOS管MP1的源极可以输入高电平，第一PMOS管MP1的漏极可以与第二NMOS管MN2的漏极耦接。
在本发明实施例中，第二NMOS管MN2的源极可以与第二NMOS管MN2的衬垫耦接，且第二NMOS管MN2的源极的可以接入低电平VSS。第一PMOS管MP1的源极可以与第一PMOS管MP1的衬垫耦接，且第一PMOS管MP1的源极可以接入高电平VDD。
在具体实施中，第一PMOS管MP1的源极可以与第一PMOS管MP1的衬底耦接，且第一PMOS管MP1的源极以及第一PMOS管MP1的衬底均接入VDD。
在具体实施中，第二NMOS管MN2的源极可以与第二NMOS管MN2的衬底耦接，且第二NMOS管MN2的源极以及第二NMOS管MN2的衬底均接入VSS。
在具体应用中，模拟SRAM存储单元可以参照现有技术中的模拟SRAM存储单元的结构。参照图2，给出了本发明实施例中的另一种SRAM写操作追踪电路的结构示意图。
在本发明实施例中，模拟SRAM存储单元电路11可以包括：第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第三NMOS管MN3以及第四NMOS管MN4，其中：
第二PMOS管MP2的源极可以输入高电平VDD，第二PMOS管MP2的栅极可以与第四PMOS管MP4的栅极耦接，第二POMS管的漏极可以与第四PMOS管MP4的源极耦接；
第三PMOS管MP3的源极可以输入高电平VDD，第三PMOS管MP3的栅极可以与第五PMOS管MP5的栅极耦接，第三PMOS管MP3的漏极可以与第五PMOS管MP5的源极耦接；
第四PMOS管MP4的源极可以与第二PMOS管MP2的漏极耦接，第四PMOS管MP4的栅极可以与第三NMOS管MN3的栅极耦接，第四PMOS管MP4的漏极可以与第四NMOS管MN4的漏极耦接；
第五PMOS管MP5的源极可以与第三PMOS管MP3的漏极耦接，第五PMOS管MP5的栅极可以与第四NMOS管MN4的栅极耦接，第五PMOS管MP5的漏极可以与第四NMOS管MN4的漏极耦接；
第三NMOS管MN3的源极可以输入低电平VCC，第三NMOS管MN3的栅极可以与第四PMOS管MP4的栅极耦接，第三NMOS管MN3的漏极可以与第四PMOS管MP4的漏极耦接；第三NMOS管MN3的栅极可以与模拟存储单元电路11的内部存储节点输出端耦接；
第四NMOS管MN4的源极可以输入低电平VCC，第四NMOS管MN4的栅极可以与第五PMOS管MP5的栅极耦接，第四PMOS管MP4的漏极可以与第五PMOS管MP5的漏极耦接。
在实际应用中，继续参照图2，位线写入端(DBLW)可以与第五NMOS管MN5的漏极耦接，第五NMOS管的源极可以分别与第五PMOS管MP5的栅极以及第四NMOS管MN4的栅极耦接，第五NMOS管的栅极可以与字线写入端(DBL_Write)耦接，第五NMOS管的衬底可以与第三NMOS管MN3的衬底耦接。
字线写入端可以与第六NMOS管MN6的栅极耦接。第六NMOS管MN6的源极可以与第五PMOS管MP5的漏极以及第四NMOS管MN4的漏极耦接，第六NMOS管MN6的漏极为DBLXW输出端。
在本发明实施例中，模拟存储单元电路11的内部存储节点输出端可以为RB端口。
采用本发明实施例提供的SRAM写操作追踪电路，在SRAM写操作追踪电路中，设置补偿电路与模拟存储单元电路耦接，通过补偿电路增加内部存储节点输出端的输出电压从高电平跳变至低电平的延时，从而增加SNFP下NMOS的开关速度，因此能够有效增加写追踪电路的开启时间，避免出现写电路无法正常写入的情况出现。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种SRAM写操作追踪电路，其特征在于，包括：
模拟存储单元电路，与补偿电路耦接，适于模拟SRAM存储单元；
补偿电路，输入端与所述模拟存储单元电路的内部存储节点输出端耦接，输出端与时钟产生电路耦接，适于对所述模拟存储单元电路的内部存储节点输出端的输出电压进行补偿，以增加所述内部存储节点输出端的输出电压从高电平跳变至低电平的延时；
反相电路；
所述反相电路，包括：第二NMOS管以及第一PMOS管，其中：
所述第二NMOS管，栅极与所述补偿电路的输出端耦接，源极输入低电平，漏极与所述第一PMOS管的漏极耦接；
所述第一PMOS管，栅极与所述模拟存储单元电路的内部存储节点输出端耦接，源极输入高电平；
所述补偿电路包括：第一NMOS管；所述第一NMOS管的栅极输入高电平，所述第一NMOS管的漏极与所述模拟存储单元电路的内部存储节点输出端连接，所述第一NMOS管的源极与所述第二NMOS管的栅极耦接，且所述第一NMOS管的源极为所述补偿电路的输出端。
2.如权利要求1所述的SRAM写操作追踪电路，其特征在于，还包括：延迟电路；所述延迟电路的输入端与所述补偿电路的输出端耦接，所述延迟电路的输出端与所述时钟产生电路耦接。
3.如权利要求1所述的SRAM写操作追踪电路，其特征在于，所述补偿电路还包括：
储能装置，第一端与所述第一NMOS管的漏极耦接，第二端与所述第一NMOS管的源极耦接，适于存储电能，并在检测到芯片内部工作电压小于预设值时放电。
4.如权利要求3所述的SRAM写操作追踪电路，其特征在于，所述储能装置为电容。
5.如权利要求1所述的SRAM写操作追踪电路，其特征在于，所述第一PMOS管的源极与所述第一PMOS管的衬底耦接。
6.如权利要求1所述的SRAM写操作追踪电路，其特征在于，所述第二NMOS管的源极与所述第二NMOS管的衬底耦接。
7.如权利要求1所述的SRAM写操作追踪电路，其特征在于，所述模拟存储单元电路，包括：第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管以及第四NNOS管，其中：
所述第二PMOS管，源极输入高电平，栅极与所述第四PMOS管的栅极耦接，漏极与所述第四PMOS管的源极耦接；
所述第三PMOS管，源极输入高电平，栅极与所述第五PMOS管的栅极耦接，漏极与所述第五PMOS管的源极耦接；
所述第四PMOS管，源极与所述第二PMOS管的漏极耦接，栅极与所述第三NMOS管的栅极耦接，漏极与所述第三NMOS管的漏极耦接；
所述第五PMOS管，源极与所述第三PMOS管的漏极耦接，栅极与所述第四NMOS管的栅极耦接，漏极与所述第四NMOS管的漏极耦接；
所述第三NMOS管，源极输入低电平，栅极与所述第四PMOS管的栅极耦接，漏极与所述第四PMOS管的漏极耦接；
所述第四NMOS管，源极输入低电平，栅极与所述第五PMOS管的栅极耦接，漏极与所述第五PMOS管的漏接耦接。
CN201810665700.0A 2018-06-25 2018-06-25 Sram写操作追踪电路 Active CN110634518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810665700.0A CN110634518B (zh) 2018-06-25 2018-06-25 Sram写操作追踪电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810665700.0A CN110634518B (zh) 2018-06-25 2018-06-25 Sram写操作追踪电路

Publications (2)

Publication Number Publication Date
CN110634518A CN110634518A (zh) 2019-12-31
CN110634518B true CN110634518B (zh) 2021-07-13

Family

ID=68968252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810665700.0A Active CN110634518B (zh) 2018-06-25 2018-06-25 Sram写操作追踪电路

Country Status (1)

Country Link
CN (1) CN110634518B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154271A (zh) * 2016-03-03 2017-09-12 智原微电子(苏州)有限公司 静态存储器装置及其静态存储器胞
CN108074609A (zh) * 2016-11-14 2018-05-25 中芯国际集成电路制造(上海)有限公司 写追踪跟随性检测方法和电路以及包括该电路的存储器
CN108231114A (zh) * 2016-12-12 2018-06-29 意法半导体国际有限公司 用于静态随机存取存储器的读取辅助电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646658B2 (en) * 2007-05-31 2010-01-12 Qualcomm Incorporated Memory device with delay tracking for improved timing margin
CN107293323B (zh) * 2016-04-05 2020-04-10 中芯国际集成电路制造(上海)有限公司 写操作追踪电路及包括写操作追踪电路的存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154271A (zh) * 2016-03-03 2017-09-12 智原微电子(苏州)有限公司 静态存储器装置及其静态存储器胞
CN108074609A (zh) * 2016-11-14 2018-05-25 中芯国际集成电路制造(上海)有限公司 写追踪跟随性检测方法和电路以及包括该电路的存储器
CN108231114A (zh) * 2016-12-12 2018-06-29 意法半导体国际有限公司 用于静态随机存取存储器的读取辅助电路

Also Published As

Publication number Publication date
CN110634518A (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
CN109448768B (zh) 一种具有超低失调的灵敏放大器电路
CN107886986B (zh) 一种解决半选问题的亚阈值sram存储单元电路
CN103077741B (zh) 一种低电压工作的sram的存储单元电路
TW201533743A (zh) 記憶體單元電路與其控制方法
CN103956184A (zh) 一种基于dice结构的改进sram存储单元
CN110277120B (zh) 一种在低压下提升读写稳定性的单端8管sram存储单元电路
WO2015158305A1 (en) Cell structure of random access memory, random access memory and operation methods
CN102157195B (zh) 低电压静态随机存储器单元、存储器和写操作方法
Premalatha et al. A comparative analysis of 6T, 7T, 8T and 9T SRAM cells in 90nm technology
CN102290097B (zh) 一种sram存储器
US9627040B1 (en) 6T static random access memory cell, array and memory thereof
US8462540B2 (en) Static random access memory cell
CN103903645A (zh) 一种辐射加固设计的静态随机存储单元
CN111916125B (zh) 一种低压下提升读写速度和稳定性的sram存储单元电路
CN109559767B (zh) 采用两个灵敏放大器技术抵抗位线泄漏电流的电路结构
CN110634518B (zh) Sram写操作追踪电路
CN110867201B (zh) 存储单元及多端口静态随机存储器
JP2006164399A (ja) 半導体記憶装置
CN114999545A (zh) Nrhc-14t抗辐照sram存储单元、芯片和模块
CN103093809A (zh) 一种抗单粒子翻转的静态随机存储单元
CN103971730A (zh) 静态随机存取存储器单元电路
CN104409094A (zh) 亚阈值6管存储单元
CN104318953B (zh) 静态随机存取存储器单元
TWI538407B (zh) 脈波寬度調節裝置
US9013940B2 (en) Sense amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant