CN116884457A - 存储器驱动器、存储器系统和操作方法 - Google Patents

Abstract

本发明的实施例提供了一种存储器驱动器、存储系统和操作方法。存储器驱动器包括字线驱动电路、参考电路和偏置电路。字线驱动电路与字线连接，并且被配置为根据输入信号有选择地从参考节点向字线提供参考电压。参考电路具有连接至参考节点的电容器。参考电路被配置为在电容器上存储参考电压，并且在参考电压由字线驱动电路从参考节点提供至字线时，将参考电压从第一电压电平降低到第二电压电平。连接至参考节点的偏置电路，被配置为通过第二电压电平调节参考节点的参考电压。

Description

存储器驱动器、存储器系统和操作方法

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及存储器驱动器、存储器系统和操作方法。

背景技术

存储器件已被用于各种应用中。一般来说，存储器件包括，例如，静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。SRAM器件通常用于高速通信、图像处理和片上系统(SOC)应用。

在对SRAM进行读取操作时，读取操作过程中出现的不可接受的现象被称为读取干扰。读取干扰是SRAM中晶体管阈值电压变化的结果，在某些情况下会导致读取操作产生与实际存储值相反的值。为了将读取干扰降低到可接受的水平，SRAM存储器的字线被欠驱动(underdriven)至低于工作电压的数值。这种欠驱动被称为读辅助。

发明内容

本发明的一个方面提供了一种存储器驱动器，包括：字线驱动电路，连接至字线，并且被配置为根据输入信号有选择地从参考节点向所述字线提供参考电压；参考电路，具有连接至所述参考节点的电容器，所述参考电路被配置为在所述电容器上存储所述参考电压，并且当所述参考电压由所述字线驱动电路从所述参考节点提供给选定的所述字线时，将所述参考电压从第一电压电平降低到第二电压电平；以及偏置电路，连接至所述参考节点，并且被配置为调节所述参考节点上的降低的所述参考电压。

本发明的另一个方面提供了一种存储器系统，包括：存储器阵列，包括由多条字线控制的多个存储单元；以及存储器驱动器，包括：字线驱动电路，连接至所述多条字线，并且被配置为根据输入信号有选择地从参考节点向所述多条字线的选定字线提供参考电压；参考电路，包括连接至所述参考节点的电容器，所述参考电路被配置为在所述电容器上存储所述参考电压，并且当所述参考电压由所述字线驱动电路从所述参考节点提供至选定的所述字线时，根据所述电容器的电容和选定的所述字线的等效电容引起电荷共享；和偏置电路，连接至所述参考节点，并且被配置为在所述参考电压从所述参考节点提供至选定的所述字线后调节所述参考电压。

本发明的又一个方面提供了一种用于操作存储器阵列的操作方法，所述存储器阵列包括由多条字线控制的多个存储单元，所述操作方法包括：将参考电压存储在电容器上，并且使所述电容器连接至参考节点，以向所述参考节点提供所述参考电压；有选择地将所述参考电压提供至所述多条字线中的选定字线；当所述参考电压从所述参考节点提供给所述多条字线中的所述选定字线时，通过所述电容器和所述选定字线的等效电容之间的电压共享将所述参考电压从第一电压电平降低到第二电压电平；以及调节所述参考节点上的降低的所述参考电压。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出了根据一些实施例的存储器系统。

图2A示出了根据一些实施例的存储器系统。

图2B示出了根据一些实施例的图2A中的参考电路如何驱动选定字线的参考节点的表格。

图2C示出了根据一些实施例的图2A中的偏置电路如何驱动参考节点和选定字线的表格。

图2D示出了根据一些实施例的图2A中的存储器系统的工作波形。

图3A-图3F示出了根据一些实施例的参考电路。

图4A-图4G示出了根据一些实施例的偏置电路。

图5A示出了根据一些实施例的存储器系统。

图5B示出了根据一些实施例的图5A中的存储器系统的工作波形。

图6示出了根据一些实施例的操作方法。

具体实施方式

本发明提供了用于实现本公开的不同特征的许多不同的实施例或示例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。诸如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。取决于上下文，源极/漏极区可单独或共同地意指源极或漏极。

图1示出了根据一些实施例的存储器系统1。该存储器系统1包括存储器阵列10和存储器驱动器11。存储器阵列10包括由多条字线WL1-WLn控制的多个存储单元MC。存储器驱动器11通过字线WL1-WLn连接至存储器阵列10。存储器驱动器11被配置为根据输入信号IN1-INn控制字线WL1-WLn上的电压，因此，当相应的输入信号被启用(即，逻辑1)时，可对连接至选定的字线的存储单元MC执行写操作(也被称为编程操作)和读操作中的至少一个。

在至少一个实施例中，存储器阵列10包括以列和行排列的多个存储单元。每个存储单元MC可以是静态随机存取存储器(SRAM)单元。SRAM单元的设计，诸如4晶体管设计(4T)或6晶体管设计(6T)或8晶体管设计(8T)或其他具有更多晶体管的配置被设计成使SRAM单元双稳态，这意味着只要向SRAM提供足够的电源，SRAM单元就会将其输出保持在二进制状态。一般来说，SRAM可以以比DRAM更高的速度运行，所以计算机缓存存储器倾向于使用SRAM。其他SRAM应用可能包括嵌入式存储器和网络设备存储器。

每个存储单元MC都与相应的一条字线连接，并且由存储器驱动器11通过相应的字线进一步控制。字线WL1-WLn被配置为传输存储单元MC的地址，以便从存储单元MC中读取和/或写入等。字线WL1-WLn有时被称为"地址线"。每个存储单元MC均由相应的字线控制，因此，当相应的字线上的电压被控制在使能的电压电平时，数据可以从每个存储单元MC中读取或写入。虽然没有图示，但存储器阵列10还包括至少一条位线。该至少一条位线被配置为传输要写入存储单元MC和/或从存储单元MC中读出的数据，该存储单元MC由相应字线上的地址表示。至少一条位线有时被称为"数据线"。存储器阵列10中各种数量的字线和位线都在各种实施例的范围内。

在至少一个实施例中，存储器驱动器11包括参考电路12、偏置电路13和字线驱动器14。存储器驱动器11被配置为接收输入信号IN1-INn以分别控制字线WL1-WLn上的电压。具体地，参考电路12被配置为根据使能信号GEN，通过将电容器连接至工作电压终端VDD(在图1中未显示)，而选择性地给电容器充电，并且将存储在电容器上的参考电压Vr1提供给参考节点Nr。当输入信号IN1-INn之一被选择并且启用时，参考节点Nr处的参考电压Vr1由字线驱动器14提供给由使能输入信号选择的一条相应字线。同时，当参考节点Nr被连接至选定的字线并且参考电压Vr1被提供给选定的字线时，参考电路12被使能信号GEN控制，以将参考节点Nr与工作电压终端VDD断开，因此参考电压Vr1由电容器提供，并且通过电容器和选定字线的等效电容之间的电荷共享从高电压电平降低到使能电压电平。更具体地说，使能电压电平从工作电压终端VDD处的高电压电平降低，同时保持高于存储单元的存取晶体管的阈值电压，从而使所选字线上的存储单元MC的数据传输成为可能。因此，工作电压端VDD的高电压电平与存储单元的存取晶体管的阈值电压之间的使能电压电平可以更快地达到并保持一定时间，从而改善选定字线上的存储单元MC的数据传输。通过用处于较低的使能电压电平的参考电压Vr1而不是工作电压终端VDD处的高电压电平来驱动选定的字线，可以实现一个或多个优点，包括但不限于较低的开关功率、较少的读取干扰等。

在至少一个实施例中，存储器驱动器11包括分别对应于字线WL1-WLn的缓冲器141-14n。每个缓冲器141-14n均包括串联的反相器INV1、INV2，以接收相应的输入信号来控制相应字线上的电压。例如，在缓冲器141中，反相器INV1、INV2串联接收输入信号IN1并且相应地控制字线WL1上的电压。在反相器INV1、INV2的串联连接中，通过反相器INV1将输入信号IN1反相且将反相后的输入信号IN1提供给反相器INV2，从而产生输出。由于反相器INV2被供给参考节点Nr和接地电压终端VSS(在图1中未示出)处的电压，反相器INV2被配置为字线驱动器，以根据来自反相器INV1的输出向字线提供参考节点Nr处的电压或接地电压终端VSS处的电压来驱动字线WL1。

在至少一个实施例中，参考电路12被配置为根据使能信号GEN，通过连接至工作电压端子VDD来选择性地对电容器充电，并将存储在电容器上的参考电压Vr1提供给参考节点Nr。尽管在图1中没有说明，并且在下文中参照图2A进行了更全面的描述，但参考电路12包括与参考节点Nr连接的电容器。参考电路12由使能信号GEN控制，并被配置为当使能信号GEN被禁用(即逻辑0)时，用工作电压端子VDD将电容器充电至参考电压Vr1。此外，当字线驱动器14将参考电压Vr1从参考节点Nr提供给选定的字线时，参考电路12由使能的(即逻辑1)使能信号GEN控制，以使参考节点Nr与工作电压终端VDD断开，并且使参考电压Vr1从工作电压端VDD的高电压电平降低到使能电压电平。

在至少一个实施例中，偏置电路13也被连接至参考节点Nr。偏置电路13由使能信号KEN控制，并且被配置为向参考节点Nr生成在使能电压电平上的参考电压Vr2，因此当偏置电路13使能时，选定字线上的电压被调节或保持。在至少一个实施例中，由偏置电路13产生的参考电压Vr2与由参考电路12产生的降低的参考电压Vr1处于相同的使能电压电平。例如，偏置电路13可以是由无源或有源电阻实现的分压器，因此参考电压Vr2可以通过电阻被偏置且以使能电压电平为基准产生。

图2A示出了根据一些实施例的存储器系统1a。该存储器系统1a包括存储器阵列10a和存储器驱动器11a。图2A中的存储器阵列10a与图1中的存储器阵列10类似，而为了清楚起见，没有显示每条字线WL1-WLn上的存储单元MC。相反，图2A中描述了每条字线WL1-WLn的等效电路，表明连接至每条字线的存储单元MC可以表示为串联连接至接地电压终端VSS的等效电阻和等效电容。

存储器驱动器11a包括参考电路12a、偏置电路13a和字线驱动器14a。图2A中描述的参考电路12a、偏置电路13a和字线驱动器14a中的每一个可以在存储器驱动器11中实现，以取代图1中描述的参考电路12、偏置电路13和字线驱动器14中的每一个。参考电路12a被配置为根据使能信号GEN，通过将电容器连接至工作电压终端VDD来选择性地对电容器充电，并且将存储在电容器上的参考电压Vr1提供给参考节点Nr。此外，字线驱动器14a由输入信号IN1-INn控制，当相应的输入信号被启用(即逻辑1)时，选择性地将参考节点Nr连接至选定的字线。同时，当参考电压Vr1从参考节点Nr提供给选定的字线时，参考节点Nr被参考电路12a从工作电压终端VDD断开，以使参考节点Nr处的参考电压Vr1降低到使能的电压电平，因此连接至选定字线的存储单元MC可以被启用以访问数据。然后，偏置电路13a可被启用以向参考节点Nr提供参考电压Vr2，以将选定的字线上的电压调节在使能的电压电平上。

在至少一个实施例中，缓冲器141a-14na中的每一个均包括串联的反相器INV1、INV2，以接收相应的输入信号并相应地控制相应字线上的电压。例如，在缓冲器141a中，反相器INV1、INV2串联连接以接收输入信号INV1。反相器INV1包括PMOS 1411和NMOS 1412。PMOS 1411和NMOS 1412的漏极分别与工作电压终端VDD和接地电压终端VSS连接。PMOS1411和NMOS 1412的栅极被连接在一起以接收输入信号IN1，而PMOS 1411和NMOS 1412的源极被连接在一起以通过使输入信号INV1反相产生输出。类似地，反相器INV2包括形成反相器的PMOS 1413和NMOS 1414，以使INV1产生的输出反相。然而，反相器INV2是由参考节点Nr和接地电压终端VSS处的电压提供。因此，反相器INV2被配置为字线驱动器，根据反相器INV1产生的反相输入信号INV1，在反相器INV2输出端选择性地向相应的字线提供参考节点Nr处的电压或接地电压终端VSS处的电压。当输入信号IN1被禁用(即逻辑0)并提供给缓冲器141a时，反相器INV2选择接地电压端VSS来供应字线WL1。另一方面，当输入信号IN1被启用(即逻辑1)时，INV2将参考节点Nr连接至字线WL1，从而将参考节点Nr处的电压提供给字线WL1。

在至少一个实施例中，参考电路12a被配置为通过连接至工作电压终端VDD来选择性地给电容器充电，并且将参考节点Nr提供给存储在电容器上的参考电压Vr1。在某些方面，参考电路12a被配置为根据使能信号GEN来控制参考节点Nr和工作电压终端VDD之间的连接。参考电路12a包括串联连接在工作电压终端VDD和接地电压终端VSS之间的开关120和电容器121。开关120由使能信号GEN控制，以选择性地用工作电压终端VDD给电容器121充电。参考电压Vr1在开关120和电容器121之间的节点产生，并提供给参考节点Nr。当使能信号GEN被禁用(即逻辑0)时，开关120被控制为闭合(导电)，因此工作电压终端VDD被连接至电容器121的顶板。高电压电平的参考电压Vr1相应地被输出到参考节点Nr。当使能信号GEN被使能(即逻辑1)时，开关120被断开(不导电)，因此电容器121的顶板与工作电压终端VDD断开。输出到参考节点Nr的参考电压Vr1由储存在电容器121上的电压提供。将参考节点Nr与工作电压终端VDD断开使电容器121的顶板和参考节点Nr浮置，并且当参考节点Nr进一步连接至所选字线时，通过电容器121和所选字线的等效电容器(例如等效电容CL1)之间的电荷共享，还使参考电压Vr1降低。在至少一个实施例中，开关120可以使用PMOS来实现，如图2A的左侧所描述的那样。

图2B示出了根据一些实施例的图2A中的参考电路12a如何驱动参考节点Nr和所选字线的表格200。

从使能信号GEN被禁用(即逻辑0)开始，参考电路12a的开关120被闭合(导通)，因此电容器121的顶板接收高电压电平VLH，并且用工作电压VDD对电容器121进行充电，所以高电压电平的参考电压Vr1被输出到参考节点Nr。然后，字线驱动器14a根据输入信号IN1选择具有高电压电平VLH的参考电压Vr1或低电压电平VLL的接地电压VSS来驱动字线WL1。

当提供具有各自逻辑1和0的使能信号GEN和输入信号IN1时，参考电路12a的开关120和PMOS 1413都相应地被断开(不导电)，导致电容器121的顶板和参考节点Nr被连接在一起并且浮置。只要电容器121用工作电压VDD充电，输出到参考节点Nr的参考电压Vr1被电容器121维持在高电压电平VLH。当输入信号IN1从逻辑0切换到逻辑1时，参考节点Nr由字线驱动器14a连接至字线WL1，使电容器121的顶板连接至字线WL1，因此存储在电容器121上的电荷在电容器121和字线WL1的等效电容CL1之间共享和重新分配。结果，参考电压Vr1从高电压电平VLH降低，而字线WL1的等效电容CL1上的电压VWL1则通过电荷共享从低电压电平VLL提高。随后，参考电压Vr1和字线WL1上的电压VWL1都达到了使能电压电平VLE。由参考电路12a产生的使能电压电平VLE可以表示如下。

其中，C121和CL1分别表示电容器121的电容和字线WL1的等效电容CL1。从上式可以看出，使能电压电平VLE与工作电压终端VDD处的电压电平VLH的比率与电容器121的电容与电容器121的电容和字线WL1的等效电容CL1之和的比率正相关。因此，可以通过适当选择电容器121的电容来调整使能电压电平VLE。参考电路12a的其他设计也在各种实施例的范围内，只要处于使能电压电平VLE的参考电压Vr1是通过电荷共享产生的。

在至少一个实施例中，偏置电路13a由使能信号KEN控制，并且被配置为当偏置电路13a被使能时提供处于使能电压VLE处的参考电压Vr2。更具体地，偏置电路13a可以是分压器，以在启用时以提供与参考电压Vr1的使能电压VLE相同的参考电压Vr2。偏置电路13a包括PMOS 130，131和反相器132。PMOS 130、131串联在工作电压终端VDD和接地电压终端VSS之间，而PMOS 130、131的两个栅极被连接以接收由反相器132通过将使能信号KEN反相提供的输出。因此，当使能信号KEN使能(即逻辑1)时，在连接在PMOS 130、131之间的节点上产生使能电压电平VLE的参考电压Vr2。使能电压电平VLE是通过基于PMOS 130、131的电阻划分工作电压终端VDD处的高电压电平VLH而产生的。由偏置电路13a产生的使能电压电平VLE可以表示如下。

其中，R130、R131分别表示PMOS 130、131的电阻。因此，参考电压电平Vr2的使能电压电平VLE与工作电压终端VDD的高电压电平VLH的比率等于PMOS 131的导通电阻除以PMOS130、131的导通电阻之和。通过适当地选择PMOS 130、131的尺寸，参考电压Vr2的使能电压电平VLE可以被偏置在足够的电压电平上，以控制存储单元MC可被访问，允许与连接在字线WL1上的存储单元MC进行数据传输。偏置电路13a的其他设计也在各种实施例的范围内，只要在启用时通过分压产生在使能电压电平VLE的参考电压Vr2。

图2C示出了根据一些实施例的图2A中的偏置电路13a如何驱动参考节点Nr和所选字线的表202。

当使能信号KEN被禁用时(即逻辑0)，PMOS 130、131都被闭合，偏置电路13a被禁用而不产生参考电压Vr2。因此，参考节点Nr的电压是由参考电路12a的电容121而不是偏置电路13a提供。当使能信号KEN被启用(即逻辑1)时，PMOS 130、131都被断开，因此参考电压Vr2被PMOS 130、131偏置在使能电压电平VLE，并且提供给参考节点Nr。然后，字线驱动器14a根据输入信号IN1选择性地将参考节点Nr或接地电压端VSS连接至字线WL1。

图2D示出了根据一些实施例的图2A中的存储器系统1a的工作波形。

在时间段T20，当使能信号GEN、KEN都处于逻辑0时，参考节点Nr的电压由参考电路12a驱动，而偏置电路13a被禁用。更具体地，参考节点Nr连接至工作电压终端VDD，并且被供有存储在电容器121上的高电压电平VLH的参考电压Vr1。

在输入信号IN1和使能信号GEN升至逻辑1之后的时间段T210中，电容器121与工作电压终端VDD断开，并且字线WL1通过字线驱动器14a连接至参考节点Nr，导致存储在电容器121上的电荷基于电容器121和字线的等效电容CL1的电容在电容器121和字线的等效电容CL1之间进行重新分配。在电荷共享或电荷再分配阶段，参考节点Nr的参考电压Vr1从高电压电平VLH降低，而字线WL1上的电压VWL1从低电压电平VLL升高。当电荷共享或电荷再分配阶段在时间段T210结束时，参考节点Nr处的参考电压Vr和字线WL1上的电压VWL1都达到了使能电压电平VLE，所以连接在字线WL1上的存储单元MC由使能电压电平LVE控制为可访问。虽然没有明确说明，但在时间段T210内，使能信号GEN的上升沿先于输入信号IN1的上升沿，因此电容器121和参考节点Nr与工作电压终端VDD的断开早于参考节点Nr与所选字线WL1的连接发生，这确保存储在电容器121上的参考电压Vr1可以被保护而不会泄漏。

在时间段T210之后的时间段T211，使能信号KEN从逻辑0切换到逻辑1，使偏置电路13a向参考节点Nr提供参考电压Vr2。更具体的是，由偏置电路13a产生的参考电压Vr2处于使能电压电平VLE，它与参考电压Vr1的使能电压电平VLE相同。因此，在电压VWL1达到使能电压电平VLE之后，偏置电路13a可被启用以提供与参考电压Vr1的使能电压电平VLE相同的参考电压Vr2，因此字线WL1上的电压VWL1可被调节或稳定下来。

在至少一个实施例中，存储器系统1a被配置为利用参考电路12a来产生参考电压Vr1并将参考电压Vr1提供给参考节点Nr。此外，参考电压Vr1通过电荷共享被降低到使能电压电平VLE。在参考电压Vr1被提供给选定的字线并降低到使能电压电平VLE后，偏置电路13a被启用，以通过分压提供与使能电压电平VLE相同的参考电压Vr2。在这种情况下，有可能实现一个或多个优点，包括但不限于通过电荷共享实现更高的运行速度和更低的功耗，还可以通过分压降低参考节点Nr上的噪声。

图3A示出了根据一些实施例的参考电路32a。图3A中的参考电路32a类似于图2A中的参考电路12a，除了参考电路32a还包括偏置串122和电阻123。参考电路32a可以在存储系统1a中使用，以取代参考电路12a。如本文所使用的，偏置串是其两端具有固定或可控电压的元件，因此偏置串被配置为选择性地限制参考节点Nr的电压。

在至少一个实施例中，偏置串122与电容器121并联连接。更具体的，偏置串122被连接至电容器121的两端，并且包括NMOS 1220-1222。每个NMOS 1220-1222都是二极管接法，也就是说，每个NMOS的漏极和栅极都连接在一起。此外，二极管接法的NMOS 1220-1222在电容器121的两端之间串联连接。此外，电阻123被连接在开关120和电容器121之间，用于限制流经偏置串122的电流。参考电压Vr1在电阻器123和电容器121之间的节点处生成。

在至少一个实施例中，当开关120被使能信号GEN闭合(导通)时，电容器121通过开关120和电阻123连接至终端VDD而被充电到工作电压。然而，每个二极管接法的NMOS上的电压被限制为小于或等于每个NMOS的阈值电压。当电容器121的参考电压Vr1被充电到大于或等于NMOS 1220-1222的阈值电压之和时，NMOS 1220-1222被导通(导电)，并且由偏置串122创建电流路径，以通过电容器121的顶板对电容器121放电。因此，参考电压Vr1被偏置串122限制为不大于NMOS 1220-1222的阈值电压之和。假设每个NMOS 1220-1222的阈值电压等于Vthn，当开关120闭合并且电容器121被工作电压终端VDD充电时，参考电压Vr1被偏置串122限制在3*Vthn的电压电平并存储在电容器121上。应当理解，偏置串122的不同结构，诸如偏置串中不同数量的二极管接法的MOS或其他可适应于偏置串的合适的半导体器件，也在各种实施例的范围内。

此外，当使能信号GEN和输入信号INx之一为逻辑1时，参考节点Nr与工作电压终端VDD断开，并连接至所选字线，因此电容器121存储的电荷与所选字线上的等效电容共享，使能电压电平VLE被调节并表示为：

特别地，由于电容器121顶板的电压电平被偏置串122限制在3*Vthn，而不是高电压电平VLH，因此由重新分配电容器121存储的电荷所产生的使能电压电平VLE相应地被偏置串122调整。通过用偏置串122限制参考电压Vr1，有可能实现一个或多个优点，包括但不限于工作电压终端VDD的较低变化。

图3B示出了根据一些实施例的参考电路32b。图3B中的参考电路32b类似于图3A中的参考电路32a，除了参考电路32b还包括开关124，其一端与电容器121和偏置串122连接，另一端与接地电压终端VSS连接。与参考电路32a类似，参考电路32b也可以在图2A中描述的存储器系统1a中利用，以取代参考电路12a。

在至少一个实施例中，电容器121和偏置串122并联连接在开关120和124之间。开关124由使能信号GEN控制，当使能信号GEN被禁用(即逻辑0)时开关124断开(不导电)，而当使能信号GEN被启用(即逻辑1)时闭合(导电)。例如，开关124由单个NMOS实现，其栅极连接以接收使能信号GEN。

因此，当使能信号GEN被禁用(即逻辑0)时，开关120和124分别被闭合和断开。电容器121由工作电压终端VDD的高电压电平VLH充电。另一方面，由于电容器121两端的电压被偏置串122限制在3*Vthn的电平，电容器121的底板也通过偏置串122连接至工作电压终端VDD，被充电到VLH-3*Vthn的电压电平。当使能信号GEN启用(即逻辑1)时，开关120和124分别被断开和闭合，使电容器121的顶板浮置，而电容器121的底板被连接至接地电压终端VSS。由于电容器121的浮置顶板将电容器121上的电压维持在3*Vthn的电平，在电容器121的底板被接地电压终端VSS拉到低电压电平VLL后，电容器121的顶板相应地被拉低到3*Vthn的电压电平。因此，参考电路32b能够输出受偏置串122限制的处于3*Vthn电压电平的参考电压Vr1。

图3C示出了根据一些实施例的参考电路32c。图3C中的参考电路32c类似于图2A中的参考电路12a，除了参考电路32c还包括与电容121并联连接的电容微调电路(capacitortrimming circuit)125。参考电路32c可以取代参考电路12a，并且在图2A的存储系统1a中使用。

电容微调电路125包括与电容1251串联连接的开关1250。开关1250和电容器1251的串联组合被连接在电容器121的两端之间，即与电容器121并联。开关1250由微调信号TRC控制。当开关1250闭合(导通)时，电容器1251被连接至电容器121。因此，当电容微调电路125被启用并且电容器1251连接至电容器121时，参考电路32c的等效电容被增加，以进一步调整参考电压Vr1的使能电压电平VLE。因此，由工艺变化引起的对参考电压Vr1的使能电压电平VLE的偏移可由电容微调电路125调整和校准。

图3D示出了根据一些实施例的参考电路32d。图3D中的参考电路32d与图3A中的参考电路32a相似，除了参考电路32d还包括连接至偏置串122的偏置微调电路126。类似地，参考电路32d可以取代参考电路12a，并在图2A的存储系统1a中使用。

偏置微调电路126包括连接至偏置串122的开关1260。具体地，开关1260连接在NMOS 1222的漏极和接地电压端VSS之间，并由微调信号TRV控制。当开关1260闭合(导电)时，NMOS 1222被旁路，因此在偏置串122中起作用的NMOS的总数被偏置微调电路126微调为2。相应地，当开关120导通(导电)时，电容121上的电压被限制在电压电平2*Vthn，因为偏置串122中的NMOS 1220-1222的一个被旁路了。换句话说，在电容器121上充电的高电压电平VLH被偏置微调电路126从3*Vthn调整到2*Vthn，并进一步调整使能电压电平VLE。

图3E示出了根据一些实施例的参考电路32e。图3E中的参考电路32e类似于图3A中的参考电路32a，除了参考电路32e还包括连接至偏置串122的偏置微调电路127。类似地，参考电路32e可以取代参考电路12a，并在图2A中的存储器系统1a中使用。

在至少一个实施例中，偏置微调电路127包括多个开关1270和1271。开关1270在NMOS 1221的漏极和接地电压终端VSS之间连接，而开关1271在NMOS 1222的漏极和接地电压终端VSS之间连接。开关1270和1271分别由微调信号TRV1、TRV2控制。因此，当开关1271被微调信号TRV2闭合(导通)时，NMOS 1222被旁路，并且偏置串122中的NMOS总数被调整为2。此外，当开关1270被微调信号TRV1闭合(导通)时，NMOS 1221和1222都被旁路，并且偏置串122的NMOS总数被调整为1。因此，通过部署多个开关1270、1271连接至偏置串122中不同NMOS的漏极，可以实现偏置串中不同的NMOS总数。

图3F示出了根据一些实施例的参考电路32f。图3F中的参考电路32f类似于图3B中的参考电路32b，除了参考电路32f还包括连接至偏置串122的偏置微调电路128。类似地，参考电路32f可以取代参考电路12a，并在图2A中的存储系统1a中使用。

在至少一个实施例中，偏置微调电路128包括多个开关1280和1281。开关1280与NMOS 1120并联连接，开关1281与NMOS 1221并联连接。开关1280和1281分别由微调信号TRV3、TRV4控制。更具体的是，开关1280和1281分别用于旁路NMOS 1220和1221。当开关1280和1281中的一个闭合(导电)时，偏置串122中的NMOS总数被调整为2。当开关1280和1281都闭合(导电)时，偏置串122中的NMOS总数被调整为1。因此，通过部署连接至偏置串122中不同NMOS的多个开关1280、1281，可实现偏置串中不同的NMOS总数。

图4A示出了根据一些实施例的偏置电路43a。图4A中的偏置电路43a与图2A中的偏置电路13a类似，只是偏置电路43a还包括一个PMOS 133。偏置电路43a可以取代偏置电路13a并用于图2A中的存储器系统1a。

PMOS 133连接在PMOS 130和131之间，并且参考电压Vr2在PMOS 130和133之间的节点上产生。更具体地，当偏置电路43a由使能信号KEN使能时，由偏置电路13a产生的使能电压电平VLE可以表示为：

其中，R130、R131、R133分别表示PMOS 130、131、133的导通电阻。通过连接PMOS131、133，可以平均和减少由工艺非理想性引起的使能电压电平的变化，从而改善偏置电路43a的稳定性。

图4B示出了根据一些实施例的偏置电路43b。图4B中的偏置电路43b与图2A中的偏置电路13a相似，只是偏置电路43b还包括电阻R1、R2，并且图2A中的PMOS 131在图4B中被NMOS 134取代。偏置电路43a可以取代偏置电路13a，并在图2A的存储器系统1a中使用。

电阻R1、R2串联连接在PMOS 130的漏极和NMOS 134的漏极之间。参考电压Vr2在电阻R1、R2之间的节点产生。更具体地说，R1、R2的电阻比PMOS 130和NMOS 134的导通电阻大得多。因此，当偏置电路43a由使能信号KEN使能时，由偏置电路13a产生的使能电压电平VLE可以表示如下：

由于电阻R1、R2的电阻远大于PMOS 130和NMOS 134的导通电阻，因此使能电压电平VLE由电阻决定，而上式中PMOS 130和NMOS 134的导通电阻被忽略。因此，偏置电路43b可以通过电阻R1、R2对工作电压终端VDD的高电压电平VLH进行分压，从而产生处于使能电压电平VLE的参考电压Vr2。

图4C示出了根据一些实施例的偏置电路43c。图4C中的偏置电路43c与图4B中的偏置电路43b相似，只是图4B中的电阻R2被偏置串135取代。类似地，偏置电路43c可以取代偏置电路13a，并在图2A中的存储器系统1a中使用。

偏置串135连接在电阻R1和NMOS 134的漏极之间。偏置串135包括串联连接在电阻R1和NMOS 134之间的NMOS 1350、1351。更具体地，每个NMOS 1350、1351都是二极管接法，这意味着每个漏极都被连接至每个NMOS 1350、1351的每个栅极。当偏置电路43c由使能信号KEN启用时，偏置串135由工作电压终端VDD的高电压电平导通。由于每个二极管接法的NMOS1350、1351两端的电压均被限制在Vthn，由偏置电路43c产生的参考电压Vr2被限制在2*Vthn的使能电压电平VLE，因为偏置串135中有两个二极管接法的NMOS 1350、1351。

图4D示出了根据一些实施例的偏置电路43d。图4D中的偏置电路43d与图4A中的偏置电路43a相似，除了偏置电路43d还包括与PMOS 131、133并联连接的微调电路136。类似地，偏置电路43d可以取代偏置电路13a，并在图2A的存储器系统1a中使用。

具体地，微调电路136包括串联连接在PMOS 133的源极和接地电压终端VSS之间的PMOS 1360、1361。PMOS 1360、1361分别由微调信号TRV5和使能信号KEN控制。当偏置电路43d由使能信号KEN启用，并且PMOS 1360由微调信号TRV5开启(导通)时，由偏置电路43d产生的参考电压Vr2的使能电压电平VLE可以表示如下：

其中，R130、R131、R1361分别表示PMOS 130、131、1361的导通电阻。具体地，当PMOS1360被微调信号TRV5启用时，PMOS 1361与PMOS 131并联连接，因此下拉电阻从R131+R133调整为(R131+R133)//(R1360+R1361)。因此，由偏置电路43d产生的参考电压Vr2的使能电压电平VLE可由微调电路136调整。

图4E示出了根据一些实施例的偏置电路43e。图4E中的偏置电路43e与图4B中的偏置电路43b类似，除了偏置电路43e还包括与电阻R2和NMOS 134并联连接的微调电路137。类似地，偏置电路43e可以取代偏置电路13a，并在图2A的存储器系统1a中使用。

微调电路137包括串联连接在电阻器R1和接地电压终端VSS之间的电阻器R3和NMOS 1370、1371。NMOS 1370、1371分别由微调信号TRV6和使能信号KEN控制。当微调信号TRV6和使能信号KEN都被启用时，由偏置电路43d产生的参考电压Vr2的使能电压电平VLE可以表示如下。

由于电阻R1、R2、R3的电阻远大于PMOS 130和NMOS 134的导通电阻，因此，使能电压电平VLE由电阻主导，而上式中PMOS 130和NMOS 134的导通电阻可以忽略不计。因此，偏置电路43e可以产生由微调电路137调整的处于使能电压电平VLE的参考电压Vr2。

图4F示出了根据一些实施例的偏置电路43f。图4E中的偏置电路43f与图4E中的偏置电路43e相似，除了图4E中的微调电路137被图4F中的微调电路137'取代。类似地，偏置电路43f可用于图2A所述存储器系统1a中以取代偏置电路13a。

微调电路137'与电阻R2和NMOS 134并联连接。除了包括在微调电路137中的电阻R3和NMOS 1370、1371之外，微调电路137'还包括电阻R4和NMOS 1372、1373。更具体地说，R4和NMOS 1372、1373串联连接在电阻R1和接地电压终端VSS之间。NMOS 1372、1373分别由微调信号TRV7和使能信号KEN控制。换句话说，微调电路137'提供另一并联连接的电阻R4，以用于调整参考电压Vr2的使能电压电平VLE。因此，偏置电路43f可以通过调整微调电路137'中与电阻器R2连接的电阻，产生处于不同的使能电压电平VLE的参考电压Vr2。

图4G示出了根据一些实施例的偏置电路43g。图4G中的偏置电路43g与图4C中的偏置电路43c相似，除了偏置电路43g还包括连接至偏置串135的微调电路138。类似地，偏置电路43g可以在图2A的存储器系统1a中利用，以取代偏置电路13a。

微调电路138与偏置串135的NMOS 1351并联连接。微调电路138包括连接在NMOS1351的漏极和源极之间的开关1380。开关1380由微调信号TRV8控制。当开关1380断开(非导电)时，偏置串135中的NMOS总数为2。然而，当开关1380闭合(导电)时，偏置串135中的NMOS总数被调整为1。因此，偏置电路43g通过微调电路135的控制调整偏置串135中发挥作用的NMOS总数，并进一步调整参考电压Vr2的使能电压电平VLE。

图5A示出了根据一些实施例的存储器系统5。该存储器系统5包括存储器阵列10和存储器驱动器21。存储器驱动器21包括参考电路12-1、12-2、偏置电路13和字线驱动器14。关于图5A中的存储器阵列10、参考电路12-1、12-2、偏置电路13和字线驱动器14的细节与上述参照图1描述的存储器阵列10、参考电路12、偏置电路13和字线驱动器14，以及参照图2A描述的参考电路12a、偏置电路13a和字线驱动器14a基本相同，因此在此不再重复。

更具体地，存储器驱动器21包括两个参考电路12-1、12-2，而不是如图1中描述的只有参考电路12。每个参考电路12-1、12-2均与图1中的参考电路12相似。参考电路12-1、12-2和偏置电路13被连接至参考节点Nr。参考电路12-1、12-2分别由使能信号GEN1、GEN2控制，通过开关SW1、SW2分别与参考节点Nr连接。虽然没有示出，但参考电路12-1、12-2各自包括电容器，并被配置为根据相应的使能信号GEN1、GEN2选择性地给每个电容器充电。分别存储在电容器上的参考电压Vr11、Vr12通过由使能信号GEN1、GEN2控制的开关SW1、SW2提供给参考节点Nr。此外，当提供参考电压Vr11、Vr12中的一个以驱动选定的字线时，参考电压Vr11或Vr12通过电荷共享被降低到启用的电压电平VLE。关于电荷共享的细节已在上文就图2A、图2B进行了描述，此处不再重复。

图5B示出了根据一些实施例的图5A中的存储器系统5的工作波形。

工作波形由使能信号GEN1、GEN2的状态划分为时间段T51-T54。每个时间段T51-T54均用于驱动不同的字线WL1-WL4。例如，输入信号IN1-IN4分别在时间段T51-T54中被启用，因此字线WL1-WL4分别在时间段T51-T54中被驱动。此外，使能信号GEN1、GEN2交替启用，因此使能信号GEN1、GEN2的使能周期不重叠。具体地，使能信号GEN1在T51、T53时间段被启用，使能信号GEN2在T52、T54时间段被启用，因此字线WL1、WL3在T51、T53时间段由参考电路12-1驱动，字线WL2、WL4在T52、T54时间段由参考电路12-2驱动。

在时间段T51中，使能信号GEN1被切换为使能(即逻辑1)，因此开关SW1被闭合(导通)，以使参考节点Nr被参考电路12-1产生的参考电压Vr11驱动。具体地，参考电路12-1的电容121的顶板与工作电压终端VDD断开，并与参考节点Nr连接。因此，向参考节点Nr提供充电到高电压电平VLH的参考电压Vr11。

在时间段T51的时间段T510中，输入信号IN1也被切换为使能(逻辑1)，因此字线WL1被字线驱动器14连接至参考节点Nr，并且参考电压Vr11被提供给字线WL1。由于电容器121的顶板是浮置的，将参考节点Nr连接至字线WL1的结果是由参考电路12-1的电容器121储存的电荷与字线WL1的等效电容器CL1共享。在电荷共享或电荷再分配阶段，参考节点Nr的参考电压Vr11从高电压电平VLH降低，而字线WL1上的电压VWL1从低电压电平VLL升高。当电荷共享或电荷再分配阶段在时间段T510结束时完成时，参考节点Nr处的参考电压Vr11和字线WL1上的电压VWL1都达到了使能电压电平VLE，因此字线WL1上的存储单元MC被控制为在使能电压电平VLE下可以访问。

在时间段T510之后的时间段T511，使能信号KEN从逻辑0切换到逻辑1，这使偏置电路13和参考电压Vr2被提供给参考节点Nr。更具体地，由偏置电路13产生的参考电压Vr2与参考电路12-1产生的参考电压Vr11的使能电压电平VLE相同。因此，在字线WL1上的电压VWL1达到使能电压电平VLE后，偏置电路13通过提供与参考电压Vr11的使能电压电平VLE相同的参考电压Vr2，使电压VWL1得以稳定或调节。

在时间段T51之后，使能信号GEN1被切换到逻辑0，而使能信号GEN2被提升到逻辑1，并进入时间段T52。此外，输入信号IN2也被提升到逻辑1。因此，字线WL2在时间段T52中被参考电路12-2用参考电压Vr12驱动。

在类似于时间段T510的时间段T520中，通过电荷共享，参考电压Vr12和电压VWL2达到使能电压电平VLE。然后，在时间段T521中，偏置电路13由使能信号KEN使能，以通过提供与参考电压Vr12的使能电压电平VLE相同的参考电压Vr2来调节电压VWL2。

在接下来的时间段T53和T54中，输入信号IN3和IN4分别被切换为使能，因此字线驱动器14被控制为在相应的时间段T53和T54中驱动字线WL3、WL4。简而言之，类似的过程由参考电路12-1和12-2重复进行，以在时间段T530、T540向参考节点Nr提供和降低参考电压Vr11、Vr12且使它们降低在使能电压电平VLE，并由偏置电路13在时间段T531、T541提供与使能电压VLE相同的参考电压Vr2。

因此，参考电路12-1、12-2可以交替启用以驱动不同的字线。当参考电路12-1和12-2中的一个正在充电或复位时，参考电路12-1和12-2中的另一个被利用来向参考节点Nr提供参考电压Vr11或Vr12。因此，由于安排参考电路12-1、12-2并行地输出参考电压Vr11、Vr12，可以增加存储器系统5的数据吞吐量。

图6示出了根据一些实施例的操作方法600。该操作方法600可应用于存储器系统1、1a和5，以操作图1、2A、5A中描述的存储器阵列10。该操作方法600包括步骤S601-S603。

在步骤S601中，参考电压被存储在电容器上，并且该电容器被连接至参考节点以将参考电压提供给参考节点，该参考电压被选择性地提供给存储器阵列的选定字线。在步骤S602中，当参考电压从参考节点提供给存储器阵列100中多条字线中的选定字线时，通过电容器和选定字线的等效电容之间的电压分享，将参考电压从第一电压电平降低到第二电压电平。在步骤S603中，在参考节点调节降低的参考电压。

例如，在步骤S601中，如图2A中描述的存储器系统1a将参考电压Vr1存储在参考电路12a的电容器121上。电容121被连接至参考节点Nr，并根据字线驱动器14a的控制还连接至存储器阵列10a的选定字线。因此，存储在电容器121上的参考电压Vr1被选择性地提供给选定的字线。

在步骤S602中，当字线驱动器14a被对应于所选字线的输入信号控制以将参考节点Nr连接至所选字线时，参考电压Vr1从参考节点Nr提供到所选字线。同时，参考节点Nr通过参考电路12a与工作电压终端VDD断开，以使参考节点Nr处的参考电压Vr1通过电荷共享从工作电压终端VDD的电压电平VLH降低至使能电压电平VLE，因此可以通过降低的参考电压Vr1启用连接至选定字线的存储单元MC来访问数据。更具体地，使能电压电平VLE与工作电压终端VDD处的电压电平VLH的比率与电容器121的电容与电容器121的电容和选定字线的等效电容之和的比率成正比。

在步骤S603中，在从参考节点Nr向选定的字线提供参考电压之后，偏置电路13a可以被启用，因此向参考节点Nr提供参考电压Vr2，以用于将选定的字线的电压调节在使能电压电平VLE上。更具体地说，偏置电路13a被配置为通过分压提供参考电压Vr2。为了将所选字线上的电压调节在使能电压VLE上，PMOS 131的导通电阻除以PMOS 130、131的导通电阻之和的比率被选择为等于电容器121的电容与电容器121的电容和所选字线的等效电容之和的比率。

在一个实施例中，存储器驱动器包括字线驱动器电路、参考电路和偏置电路。字线驱动电路与字线连接，并且被配置为根据输入信号有选择地从参考节点向字线提供参考电压。参考电路具有连接至参考节点的电容器。参考电路被配置为在电容器上存储参考电压，并在参考电压由字线驱动电路从参考节点到字线提供时，将参考电压从第一电压电平降低到第二电压电平。偏置电路与参考节点连接，并被配置为通过第二电压电平调节参考节点的参考电压。

在一些实施例中，在所述参考电压被所述参考电路降低到所述第二电压电平后，所述偏置电路被启用以调节所述参考节点上的参考电压。

在一些实施例中，当所述参考电压由所述字线驱动器电路从所述参考节点提供给所述字线时，所述字线由所述字线驱动器连接至所述参考节点。

在一些实施例中，所述第二电压电平与所述第一电压电平的比率与所述电容器的电容与所述电容器的电容和所述字线的等效电容之和的比率呈正相关。

在一些实施例中，所述参考电路被配置为在所述参考节点上以工作电压对所述电容器充电，所述参考电路还包括：偏置串，与所述电容器并联连接，以将所述电容器上的电压限制在所述第一电压电平。

在一些实施例中，所述偏置串包括多个互补金属氧化物硅(CMOS)晶体管，每个CMOS晶体管都是二极管接法的，并且所述多个CMOS晶体管串联在所述电容器的两端，所述第一电压电平被所述偏置串限制为小于或等于所述多个CMOS晶体管的阈值电压之和。

在一些实施例中，存储器驱动器还包括：电压微调电路，连接至所述偏置串，并且被配置为调整串连连接在所述偏置串中的所述多个CMOS晶体管的总数量。

在一些实施例中，所述电压微调电路包括与所述多个CMOS晶体管中的第一CMOS晶体管并联连接的开关，使得所述第一CMOS晶体管在所述开关闭合时被旁路。

在一些实施例中，存储器驱动器还包括：电容器微调电路，与所述电容器并联连接，并且被配置为调整连接至所述参考节点的总电容。

在一些实施例中，所述电容器微调电路包括与微调电容器串联连接的开关，所述开关和所述微调电容器的串联组合与所述电容器并联连接，当所述开关闭合时，连接至所述参考节点的所述总电容被调整为所述电容器的电容和所述微调电容器的电容之和。在一个实施例中，存储器系统包括存储器阵列和存储器驱动器。该存储器阵列包括由多条字线控制的多个存储单元。存储器驱动器包括字线驱动电路、参考电路和偏置电路。字线驱动电路与多条字线连接，并被配置为根据输入信号有选择地从参考节点向多条字线的选定字线提供参考电压。参考电路包括与参考节点连接的电容器。参考电路被配置为在电容器上存储参考电压，当参考电压由字线驱动电路从参考节点到选定的字线提供时，根据电容器的电容和选定的字线的等效电容引起电荷共享。偏置电路被连接至参考节点并被配置为在参考电压从参考节点提供到所选字线之后调节参考电压。

在一些实施例中，所述参考电压通过所述电荷共享从第一电压电平降低到第二电压电平，所述第二电压电平与所述第一电压电平的比率与所述电容器的电容与所述电容器的电容和选定的所述字线的等效电容之和的比率成正比。

在一些实施例中，所述偏置电路包括第一开关和第二开关，所述第一开关连接在所述参考节点和工作电压终端之间，并且所述第二开关连接在所述参考节点和接地电压终端之间，所述第一开关和所述第二开关都被配置为响应使能信号而闭合，以及所述偏置电路被配置为在所述使能信号启用时通过分压产生在所述第二电压电平的所述参考电压。

在一些实施例中，所述参考节点和所述工作电压终端之间的第一等效电阻器具有第一电阻，而所述参考节点和所述接地电压终端之间的第二等效电阻器具有第二电阻，以及所述第二电阻与所述第一电阻和所述第二电阻之和的比率等于所述第二电压电平与所述第一电压电平的比率。

在一些实施例中，存储器系统还包括：电阻微调电路，所述电阻微调电路包括第三开关和第四开关，所述第三开关和所述第四开关串联连接在所述参考节点和所述接地电压终端之间，所述第三开关由微调信号控制，并且所述第四开关由所述使能信号控制，其中，所述电阻微调电路被配置为在所述微调信号被启用时调整连接在所述参考节点和所述接地电压终端之间的等效电阻。

在一些实施例中，所述偏置电路包括连接在所述参考节点和接地电压终端之间的偏置串，所述偏置串包括多个互补金属氧化物硅(CMOS)晶体管，每个CMOS晶体管都是二极管接法，并且所述多个CMOS晶体管串联连接在所述参考节点和所述接地电压终端之间，所述第二电压电平被所述偏置串限制为小于或等于所述多个CMOS晶体管的阈值电压之和。

在一些实施例中，存储器系统还包括：电压微调电路，连接至所述偏置串，并且被配置为调整串联连接在所述偏置串中的所述多个CMOS晶体管的总数量。

在一些实施例中，所述电容器是第一电容器，所述参考电路包括：第一参考电路，包括所述第一电容器，所述第一参考电路由第一使能信号启用，以向所述参考节点提供第一参考电压，并且在所述第一参考电压由所述字线驱动电路从所述参考节点提供至所述多条字线中的第一选定字线时，降低所述第一参考电压；和第二参考电路，包括第二电容器，所述第二参考电路由第二使能信号启用，以向所述参考节点提供第二参考电压，并且在所述第二参考电压由所述字线驱动电路从所述参考节点提供至所述多条字线中的第二选定字线时，降低所述第二参考电压。

在一个实施例中，利用一种操作方法来操作存储器阵列。该存储器阵列包括由多条字线控制的多个存储单元。该操作方法包括：将参考电压存储在电容器上，并将电容器连接至参考节点以将参考电压提供给参考节点；选择性地将参考电压提供给多条字线中的选定字线；当参考电压从参考节点提供给多条字线中的选定字线时，通过电容器和选定字线的等效电容之间的电压共享将参考电压从第一电压电平降低到第二电压电平；以及在参考节点调节降低的参考电压。

在一些实施例中，所述第二电压电平与所述第一电压电平的比率与所述电容器的电容与所述电容器的电容和所述选定字线的等效电容之和的比率正相关。

正如本文所使用的，术语"约"、"基本上"、"大量"和"大约"是用来描述和说明小的变化。当与事件或情况一起使用时，这些术语可以指事件或情况精确发生的情况，也可以指事件或情况近似发生的情况。例如，当与数值结合使用时，这些术语可以指小于或等于该数值的±10％的变化范围，如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％。例如，如果两个数值之间的差异小于或等于两个数值平均值的±10％，例如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％，则可视为"基本"相同或相等。例如，"基本"平行可以指相对于0°的角度变化范围小于或等于±10°，如小于或等于±5°，小于或等于±4°，小于或等于±3°，小于或等于±2°，小于或等于±1°，小于或等于±0.5°，小于或等于±0.1°，或小于或等于±0.05°。例如，"基本"垂直可以指相对于90°的角度变化范围小于或等于±10°，如小于或等于±5°，小于或等于±4°，小于或等于±3°，小于或等于±2°，小于或等于±1°，小于或等于±0.5°，小于或等于±0.1°，或小于或等于±0.05°。

前述概述了几个实施例的特征，使得本领域技术人员可以更好地理解本公开的方面。本领域技术人员应该理解，他们可以容易地将本公开用作设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等效构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，它们可以进行各种改变，替换和变更。

Claims (10)

1.一种存储器驱动器，包括

字线驱动电路，连接至字线，并且被配置为根据输入信号有选择地从参考节点向所述字线提供参考电压；

参考电路，具有连接至所述参考节点的电容器，所述参考电路被配置为在所述电容器上存储所述参考电压，并且当所述参考电压由所述字线驱动电路从所述参考节点提供给选定的所述字线时，将所述参考电压从第一电压电平降低到第二电压电平；以及

偏置电路，连接至所述参考节点，并且被配置为调节所述参考节点上的降低的所述参考电压。

2.根据权利要求1所述的存储器驱动器，其中，在所述参考电压被所述参考电路降低到所述第二电压电平后，所述偏置电路被启用以调节所述参考节点上的参考电压。

3.根据权利要求1的存储器驱动器，其中，当所述参考电压由所述字线驱动器电路从所述参考节点提供给所述字线时，所述字线由所述字线驱动器连接至所述参考节点。

4.根据权利要求1的存储器驱动器，其中，所述第二电压电平与所述第一电压电平的比率与所述电容器的电容与所述电容器的电容和所述字线的等效电容之和的比率呈正相关。

5.根据权利要求1所述的存储器驱动器，其中，所述参考电路被配置为在所述参考节点上以工作电压对所述电容器充电，所述参考电路还包括：

偏置串，与所述电容器并联连接，以将所述电容器上的电压限制在所述第一电压电平。

6.根据权利要求5的存储器驱动器，其中，所述偏置串包括多个互补金属氧化物硅(CMOS)晶体管，每个互补金属氧化物硅晶体管都是二极管接法的，并且所述多个互补金属氧化物硅晶体管串联在所述电容器的两端，所述第一电压电平被所述偏置串限制为小于或等于所述多个互补金属氧化物硅晶体管的阈值电压之和。

7.一种存储器系统，包括

存储器阵列，包括由多条字线控制的多个存储单元；以及

存储器驱动器，包括：

字线驱动电路，连接至所述多条字线，并且被配置为根据输入信号有选择地从参考节点向所述多条字线的选定字线提供参考电压；

参考电路，包括连接至所述参考节点的电容器，所述参考电路被配置为在所述电容器上存储所述参考电压，并且当所述参考电压由所述字线驱动电路从所述参考节点提供至选定的所述字线时，根据所述电容器的电容和选定的所述字线的等效电容引起电荷共享；和

偏置电路，连接至所述参考节点，并且被配置为在所述参考电压从所述参考节点提供至选定的所述字线后调节所述参考电压。

8.根据权利要求7的存储器系统，其中，所述参考电压通过所述电荷共享从第一电压电平降低到第二电压电平，所述第二电压电平与所述第一电压电平的比率与所述电容器的电容与所述电容器的电容和选定的所述字线的等效电容之和的比率成正比。

9.一种用于操作存储器阵列的操作方法，所述存储器阵列包括由多条字线控制的多个存储单元，所述操作方法包括：

将参考电压存储在电容器上，并且使所述电容器连接至参考节点，以向所述参考节点提供所述参考电压；

有选择地将所述参考电压提供至所述多条字线中的选定字线；

当所述参考电压从所述参考节点提供给所述多条字线中的所述选定字线时，通过所述电容器和所述选定字线的等效电容之间的电压共享将所述参考电压从第一电压电平降低到第二电压电平；以及

调节所述参考节点上的降低的所述参考电压。

10.根据权利要求9的操作方法，其中，所述第二电压电平与所述第一电压电平的比率与所述电容器的电容与所述电容器的电容和所述选定字线的等效电容之和的比率正相关。