CN107771348A - 具有共享位线的位单元 - Google Patents

具有共享位线的位单元 Download PDF

Info

Publication number
CN107771348A
CN107771348A CN201680035985.9A CN201680035985A CN107771348A CN 107771348 A CN107771348 A CN 107771348A CN 201680035985 A CN201680035985 A CN 201680035985A CN 107771348 A CN107771348 A CN 107771348A
Authority
CN
China
Prior art keywords
coupled
mtj
mtj device
complementary bit
access transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680035985.9A
Other languages
English (en)
Other versions
CN107771348B (zh
Inventor
李夏
朱小春
鲁宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107771348A publication Critical patent/CN107771348A/zh
Application granted granted Critical
Publication of CN107771348B publication Critical patent/CN107771348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种互补位单元包括第一磁隧道结(MTJ)器件，其具有耦合到第一存取晶体管的自由层并且具有耦合到位线的钉扎层。互补位单元还包括第二MTJ器件，其具有耦合到相同位线的自由层并且具有耦合到第二存取晶体管的钉扎层。

Description

具有共享位线的位单元
优先权声明
本申请要求于2015年6月19日提交的标题为“BIT CELL WITH SHARED BIT LINE”(代理案号150174)的共同拥有的美国非临时专利申请No.14/744,984号的优先权；该申请的全部内容通过引用而明确并入本文。
技术领域
本公开总体上涉及位单元。
背景技术
技术的进步已经带来了更小更强大的计算设备。例如，目前存在多种便携式个人计算设备，包括无线计算设备，诸如便携式无线电话、个人数字助理(PDA)、平板电脑和寻呼设备，这些设备体积小、重量轻并且易于被用户携带。很多这样的计算设备包括被并入其中的其他设备。例如，无线电话还可以包括数字静物相机、数字视频相机、数字记录器和音频文件播放器。而且，这样的计算设备可以处理可执行指令，包括软件应用，诸如可以用于访问互联网的网络浏览器应用以及使用静物或视频相机并且提供多媒体回放功能的多媒体应用。
无线设备可以包括用于存储数据的一个或多个存储器设备。存储器设备可以包括具有两个晶体管和两个磁隧道结(MTJ)器件的互补位单元(例如，“2T2MTJ”位单元)。通常，互补位单元包括两条位线和两条源线。例如，互补位单元可以包括耦合到第一源线的第一存取晶体管、耦合到第一位线的第一MTJ器件、耦合到第二源线(例如，具有与第一源线“相反”的电势的源线)的第二存取晶体管、以及耦合到第二位线(例如，具有与第一位线“相反”的电势的位线)的第二MTJ器件。因此，互补位单元可能需要相对大的面积(例如，布线面积)以适应使用两条位线(例如，第一位线和第二位线(或位线“条”))。
发明内容
公开了用于形成具有共享位线的互补位单元的技术。互补位单元可以包括耦合到公用位线的两个磁隧道结(MTJ)器件。例如，第一MTJ器件的钉扎层可以耦合到该位线，并且第二MTJ器件的自由层可以耦合到该位线。将第一MTJ器件的钉扎层耦合到该位线可以被称为“正常连接”，并且将第二MTJ器件的自由层耦合到该位线可以被称为“反向连接”。与传统2T2MTJ互补位单元相比，利用公用位线减少了互补位单元的布线面积并且减少了金属迹线的数量(例如，减少了与位线“条”相关联的金属迹线)。
在一个特定方面，一种互补位单元包括第一磁隧道结(MTJ)器件，具有耦合到第一存取晶体管的自由层并且具有耦合到位线的钉扎层。该互补位单元还包括第二MTJ器件，具有耦合到该位线的自由层并且具有耦合到第二存取晶体管的钉扎层。
在另一特定方面，一种用于形成互补位单元的方法，包括将第一磁隧道结(MTJ)器件的自由层耦合到第一存取晶体管并且将第一MTJ器件的钉扎层耦合到位线。该方法还包括将第二MTJ器件的自由层耦合到该位线并且将第二MTJ器件的钉扎层耦合到第二存取晶体管。
在另一特定方面，一种非暂态计算机可读介质，包括使得制造设备能够形成互补位单元的数据。该数据在由制造设备使用时使制造设备将第一磁隧道结(MTJ)器件的自由层耦合到第一存取晶体管并且将第一MTJ器件的钉扎层耦合到位线。该数据还使制造设备将第二MTJ器件的自由层耦合到该位线并且将第二MTJ器件的钉扎层耦合到第二存取晶体管。
在另一特定方面，一种互补位单元，包括用于存储第一数据值的第一部件，用于存储的第一部件具有耦合到第一存取晶体管的第一自由层并且具有耦合到位线的第一钉扎层。该互补位单元还包括用于存储第二数据值的第二部件，用于存储的第二部件具有耦合到位线的第二自由层并且具有耦合到第二存取晶体管的第二钉扎层。
由所公开的各方面中的至少一个提供的一个特定优点是与传统2T2MTJ互补位单元相比，互补位单元中的布线面积减少并且金属迹线的数量减少。在阅读整个申请，包括以下附图说明、具体实施方式和权利要求书的部分之后，本公开的其他方面、优点和特征将变得清楚。
附图说明
图1是具有共享位线的互补位单元的特定说明性方面的图；
图2是图1的互补位单元的拓扑结构的特定说明性方面的图；
图3是示出图1的互补位单元的第一写入操作的图；
图4是示出图1的互补位单元的第一写入操作的图；
图5是示出图1的互补位单元的读取操作的图；
图6是具有共享位线的互补位单元阵列的特定说明性方面的图；
图7是用于形成互补位单元的方法的特定说明性方面的流程图；
图8是包括图1的互补位单元的器件的框图；以及
图9是用于制造图1的互补位单元的制造过程的特定说明性方面的数据流程图。
具体实施方式
参考图1，示出了具有共享位线的互补位单元100的特定说明性方面。互补位单元100包括第一存取晶体管102、第一磁隧道结(MTJ)器件104、第二存取晶体管106和第二MTJ器件108。所图示的互补位单元100是双晶体管双MTJ位单元(例如，“2T2MTJ”位单元)。在一个特定方面，互补位单元100可以被包括在自旋转移力矩磁性随机存取存储器(STT-MRAM)器件或STT-MRAM阵列中。STT-MRAM器件可以被集成在移动电话、通信设备、个人数字助理(PDA)、平板电脑、导航设备、音乐播放器、视频播放器或娱乐单元中。
第一MTJ器件104可以包括自由层(由双箭头示出)和钉扎层(由单箭头示出)。第一MTJ器件104可以被编程为并联状态(代表逻辑“0”数据值)或反并联状态(代表逻辑“1”数据值)。在并联状态下，第一MTJ器件104的钉扎层的极化和第一MTJ器件104的自由层的极化具有相似的定向。在反并联状态下，第一MTJ器件104的钉扎层的极化和第一MTJ器件104的自由层的极化具有相反的定向。第一MTJ器件104在并联状态下可以具有相对较低的电阻(例如，大约在2000欧姆到4000欧姆之间)，并且第一MTJ器件104在反并联状态下可以具有相对较高的电阻(例如，大约在4000欧姆到8000欧姆之间)。
第二MTJ器件108还可以包括自由层(由双箭头示出)和钉扎层(由单箭头示出)。第二MTJ器件108可以被编程为并联状态(代表逻辑“0”数据值)或反并联状态(代表逻辑“1”数据值)。在并联状态下，第二MTJ器件108的钉扎层的极化和第二MTJ器件108的自由层的极化具有相似的定向。在反并联状态下，第二MTJ器件108的钉扎层的极化和第二MTJ器件108的自由层的极化具有相反的定向。第二MTJ器件108在并联状态下可以具有相对较低的电阻(例如，大约在2000欧姆到4000欧姆之间)，并且第二MTJ器件108在反并联状态下可以具有相对较高的电阻(例如，大约在4000欧姆到8000欧姆之间)。
因为MTJ器件104、108被包括在互补位单元(例如，互补位单元100)中，所以第一MTJ器件104的状态与第二MTJ器件108的状态相反。例如，如果第一MTJ器件104被编程为并联状态，则第二MTJ器件108被编程为反并联状态。作为另一示例，如果第一MTJ器件104被编程为反并联状态，则第二MTJ器件108被编程为并联状态。
尽管图1中所描绘的MTJ器件104、108可以具有垂直的磁定向，但是本文中描述的概念也可以适用于具有“面内”(in-plane)定向的MTJ器件。另外，本文中描述的概念可以适用于具有不同MTJ器件层序列的MTJ器件。作为非限制性示例，这些概念可以适用于其中自由层在钉扎层上方的情况，反之亦然。
第一存取晶体管102的第一端子(例如，源极)可以耦合到第一源线(SL1)，并且第一存取晶体管102的第二端子(例如，漏极)可以耦合到第一MTJ器件104的自由层。在一个特定方面，第一存取晶体管102是n型金属氧化物半导体(NMOS)晶体管。第一存取晶体管102的栅极端子可以耦合到字线(WL)，并且第一MTJ器件104的钉扎层可以耦合到位线(BL)。将第一存取晶体管102耦合到第一MTJ器件104的自由层可以被称为“正常连接”。
尽管第一存取晶体管102的第二端子被示出为直接耦合到第一MTJ器件104的自由层，但在其他方面，第一MTJ器件104可以包括在该自由层上方的附加层(例如，一个或多个覆盖层和/或“顶部”电极)，并且第一存取晶体管102的第二端子可以耦合到这些附加层之一。类似地，虽然位线(BL)被示出为直接耦合到第一MTJ器件104的钉扎层，但在其他方面，第一MTJ器件104可以包括在该钉扎层下方的附加层(例如，一个或多个钉扎层和/或“底部”电极)，并且位线(BL)可以耦合到这些附加层之一。因此，如本文中描述的“正常连接”可以指其中存取晶体管耦合到自由层(或自由层“上方”的任何层)的情况。
第二存取晶体管106的第一端子(例如，源极)可以耦合到第二源线(SL2)，并且第二存取晶体管106的第二端子(例如，漏极)可以耦合到第二MTJ器件108的钉扎层。在一个特定方面，第二存取晶体管106是NMOS晶体管。第二存取晶体管106的栅极端子可以耦合到字线(WL)，并且第二MTJ器件108的自由层可以耦合到位线(BL)。将第二存取晶体管106耦合到第二MTJ器件108的钉扎层可以被称为“反向连接”。
尽管第二存取晶体管106的第二端子被示出为直接耦合到第二MTJ器件108的钉扎层，但在其他方面，第二MTJ器件108可以包括在钉扎层下方的附加层(例如，一个或多个钉扎层和/或“底部”电极)，并且第二存取晶体管106的第二端子可以耦合到这些附加层之一。类似地，虽然位线(BL)被示出为直接耦合到第二MTJ器件108的自由层，但在其他方面，第二MTJ器件108可以包括在自由层上方的附加层(例如，一个或多个覆盖层和/或“顶部”电极)，并且位线(BL)可以耦合到这些附加层之一。因此，如本文中描述的“反向连接”可以指其中存取晶体管耦合到钉扎层(或钉扎层“下方”的任何层)的情况。
与传统2T2MTJ互补位单元相比，图1的互补位单元1利用共享位线(BL)来减少布线面积并且减少金属迹线的数量(例如，减少与位线“条”相关联的金属迹线)。减少金属迹线的数目使得互补位单元100更紧凑(例如，与传统2T2MTJ互补位单元相比，可以使得互补位单元100成为“高密度单元”和/或可以减小互补位单元100的尺寸)。
与具有位线和位线“条”的传统2T2MTJ互补位单元相比，减少金属迹线的数目还可以减少互补位单元(例如，互补位单元100)中存在的寄生电阻的量。例如，附加金属迹线(例如，位线“条”)可能会增加寄生电阻，这可能降低性能(例如，减小隧穿磁阻(TMR)效应和增加MTJ器件的开关电压)。因此，在MTJ器件104、108之间共享位线(BL)可以增加TMR并且减少MTJ器件104、108的切换电压(与传统2T2MTJ互补位单元相比)。如下所述，共享位线(BL)还可以以相对高的速度启用差分感测，并且可以使得每个MTJ器件104、106能够在同一时间(例如，同时)被编程和感测(例如，读取)。
图2是图1的互补位单元100的拓扑结构200的特定说明性方面。根据拓扑结构，第一字线(WL)可以位于第一金属层(M1)中，并且源线(SL1，SL2)可以位于第二金属层(M2)中。位线(BL)可以位于第四金属层(M4)中。
在图2中，第一MTJ器件104和第二MTJ器件108可以位于不同的层中。例如，第一MTJ器件104可以位于第三金属层(M3)(未示出)与第四金属层(M4)之间，并且第二MTJ器件可以位于第四金属层(M4)与第五金属层(M5)(未示出)之间。因此，第四金属层(M4)中的位线(BL)可以耦合到第一MTJ器件104并且耦合到第二MTJ器件108。
图2的拓扑结构200可以通过将第一MTJ器件104和第二MTJ器件108放置在位单元100的不同层中来减小单层中的MTJ密度。例如，MTJ蚀刻对于较小的技术(例如，小于30纳米(nm)技术)而言变得更加困难，拓扑结构200可以减小一个层中的MTJ密度并且增加与MTJ器件104、108相关联的间距。减小MTJ密度(通过将MTJ器件104、108放置在分离的层中)并且增加间距可以缓和与MTJ器件104、108相关联的蚀刻约束。将MTJ器件104、108放置在分离的层中也可以使互补位单元100更紧凑。
尽管拓扑结构200描绘了在不同层中的MTJ器件104、108，但备选地，MTJ器件104、108可以位于相同层中并且可以实现如关于图1所描述的类似的面积节省益处。例如，每个MTJ器件104、108可以位于第三金属层(M3)与第四金属层(M4)之间。
参考图3，示出了图1的互补位单元100的第一写入操作的特定说明性示例。根据图3的示例，第一MTJ器件104被编程为并联状态(例如，代表逻辑“0”数据值)，并且第二MTJ器件108被编程为反并联状态(例如，代表逻辑“1”数据值)。
为了将第一MTJ器件104编程为并联状态，第一源线(SL1)被偏置到逻辑高电压电平(Vhigh)(例如，写入电压)，并且位线(BL)被偏置到逻辑低电压电平(Vlow)(例如，接地)。基于源线/位线偏置，第一写入电流(由虚线示出)可以从高电势传播到低电势。例如，第一写入电流可以从第一源线(SL1)传播通过第一存取晶体管102到第一MTJ器件104的自由层，并且第一写入电流可以传播通过第一MTJ器件104到位线(BL)。第一写入电流可以将第一MTJ器件104的自由层的极化改变为与第一MTJ器件104的钉扎层的极化并联。因此，第一写入电流可以将第一MTJ器件104编程为并联状态。
为了将第二MTJ器件108编程为反并联状态，第二源线(SL2)被偏置到逻辑高电压电平(Vhigh)(例如，写入电压)，并且位线(BL)被偏置到逻辑低电压电平(Vlow)(例如，接地)。在一个特定方面，源线(SL1，SL2)可以被偏置在相同的电压电平。在另一方面，源线(SL1，SL2)可以被偏置在不同的电压电平。基于源线/位线偏置，第二写入电流(由虚线示出)也可以从高电势传播到低电势。例如，第二写入电流可以从第二源线(SL2)传播通过第二存取晶体管106到第二MTJ器件108的钉扎层，并且第二写入电流可以传播通过第二MTJ器件108到位线(BL)。第二写入电流可以将第二MTJ器件108的自由层的极化改变为与第二MTJ器件108的钉扎层的极化反向并联。因此，第二写入电流可以将第二MTJ器件编程为108反并联状态。
关于图3描述的第一写入操作可以支持互补位单元100的单个位线(BL)架构。例如，单个位线(BL)可以被偏置以将第一MTJ器件104编程为并联状态，并且第二MTJ器件108可以被编程为反并联状态，而不是如在传统2T2MTJ互补位单元中那样偏置两个位线(例如，位线和位线“条”)。
参考图4，示出了图1的互补位单元100的第二写入操作的特定说明性示例。根据图4的示例，第一MTJ器件104被编程为反并联状态(例如，代表逻辑“1”数据值)，并且第二MTJ器件108被编程为并联状态(例如，代表逻辑“0”数据值)。
为了将第一MTJ器件104编程为反并联状态，第一源线(SL1)被偏置到逻辑低电压电平(Vlow)(例如，接地)，并且位线(BL)被偏置到逻辑高电压电平(Vhigh)(例如，写入电压)。基于源线/位线偏置，第一写入电流(由虚线示出)可以从高电势传播到低电势。例如，第一写入电流可以从位线(BL)传播到第一MTJ器件104的钉扎层，并且第一写入电流可以传播通过第一MTJ器件104并且通过第一存取晶体管102到第一源线(SL1)。第一写入电流可将第一MTJ器件104的自由层的极化改变为与第一MTJ器件104的钉扎层的极化反向并联。因此，第一写入电流可以将第一MTJ器件104编程为反并联状态。
为了将第二MTJ器件108编程为并联状态，第二源线(SL2)被偏置到逻辑低电压电平(Vlow)(例如，接地)，并且位线(BL)被偏置到逻辑高电平(Vhigh)。基于源线/位线偏置，第二写入电流(由虚线示出)也可以从高电势传播到低电势。例如，第二写入电流可以从位线(BL)传播到第二MTJ器件108的自由层，并且第二写入电流可以传播通过第二MTJ器件108并且通过第二存取晶体管106到第二源线(SL2)。第二写入电流可以将第二MTJ器件108的自由层的极化改变为与第二MTJ器件108的钉扎层的极化并联。因此，第二写入电流可以将第二MTJ器件108编程为并联状态。
关于图4描述的第二写入操作可以支持互补位单元100的单个位线(BL)架构。例如，单个位线(BL)可以被偏置以将第一MTJ器件104编程为反并联状态，并且将第二MTJ器件108编程为并联状态，而不是如在传统2T2MTJ互补位单元中那样偏置两条位线(例如，位线和位线“条”)。
参考图5，示出了图1的互补位单元100的读取操作的特定说明性示例。根据图5的示例，第一MTJ器件104被编程为并联状态(例如，代表逻辑“0”数据值)，并且第二MTJ器件108被编程为反并联状态(例如，代表逻辑“1”数据值)。
为了执行读取操作，第一源线(SL1)耦合到比较器电路(未示出)的一个端子，并且第二源线(SL2)耦合到比较器电路的另一端子。比较器电路可以被包括在感测放大器(未示出)中。位线(BL)可以被读取电压(Vread)偏置。在一个特定方面，读取电压(Vread)小于写入电压，以产生如下的读取电流(由虚线示出)，该读取电流足够大到实现差分感测(如下所述)、但又不会太大以至于改变MTJ器件104、108中的自由层的极化(例如，读取电压(Vread)没有如关于图3-4描述的写入电压那么大)。
当位线(BL)被读取电压(Vread)偏置时，第一读取电流可以从位线(BL)传播到第一MTJ器件104的钉扎层，并且可以传播通过第一MTJ器件104并且通过第一存取晶体管102到第一源线(SL1)。另外，第二读取电流可以从位线(BL)传播到第二MTJ器件108的自由层，并且可以传播通过第二MTJ器件108并且通过第二存取晶体管106到第二源线(SL2)。如果第一源线(SL1)上的读取电流和第二源线(SL2)上的读取电流如感测电路控制的那样基本相等，则比较器电路可以执行差分感测操作，以比较第一源线处的电压与第二源线(SL2)处的电压。因为第一读取电流大致等于第二读取电流，所以源线(SL1、SL2)的电压比较可以大部分分别基于MTJ器件104、108的电阻。例如，如果第一MTJ器件104被编程为并联状态并且第二MTJ器件108被编程为反并联状态(如图5所示)，则第一MTJ器件104可以具有相对小的电阻，并且第二MTJ器件108可以具有相对较大的电阻。因此，第一MTJ器件104两端的电压降可以小于第二MTJ器件108两端的电压降。如此，第一源线(SL1)处的电压可以大于第二源线(SL2)处的电压。
比较器电路可执行差分感测以确定每个MTJ器件104、108的状态(例如，代表性数据值)。例如，比较器电路可以将第一源线(SL1)处的电压与第二源线(SL2)处的电压相比较。如果第一源线(SL1)处的电压大于第二源线(SL2)处的电压，则比较器电路可以确定第一MTJ器件104被编程为并联状态(例如，代表逻辑“0”数据值)并且第二MTJ设备108被编程为反并联状态(例如，代表逻辑“1”数据值)。这种情况在图5中示出。备选地，如果第一源线(SL1)处的电压小于第二源线(SL2)处的电压，则比较器电路可以确定第一MTJ器件104被编程为反并联状态(例如，代表逻辑“1”数据值)并且第二MTJ设备108被编程为并联状态(例如，代表逻辑“0”数据值)。
与传统2T2MTJ互补位单元相关联的感测速度相比，关于图5描述的读取操作(例如，差分感测操作)可以改进(例如，增加)感测速度。例如，与将第一源线(SL1)处的电压与参考电压相比较以确定第一MTJ器件104的状态并且将第二源线(SL2)处的电压与参考电压相比较以确定第二MTJ器件108的状态相比，比较源线(SL1，SL2)处的电压以确定每个MTJ器件104、108的状态(并且因此确定代表性逻辑数据值)可以更快速。与传统2T2MTJ互补位单元的感测窗口相比，读取操作也可以改进(例如，增加)感测窗口。例如，第一源线(SL1)处的电压可以基本上不同于第二源线(SL2)处的电压，从而能够以大的误差容限(例如，较大的读取容限)进行相对准确的读取。
参考图6，示出了具有共享位线的互补位单元阵列600的特定说明性示例。在一个特定方面，互补位单元阵列600可以包括STT-MRAM阵列。互补位单元阵列600包括图1的互补位单元100、互补位单元602、互补位单元604和互补位单元606。互补位单元阵列600可以被集成到无线设备中。例如，互补位单元阵列600可以被集成到移动电话、通信设备、PDA、平板电脑、导航设备、音乐播放器、视频播放器或娱乐单元中。
每个互补位单元602、604、606可以具有与互补位单元100基本相似的架构。例如，每个互补位单元602、604、606可以包括两个存取晶体管和两个MTJ器件(例如，每个互补位单元602、604、606可以是2T2MTJ互补位单元)。每个互补位单元602、604、606中的一个存取晶体管MTJ器件对可以包括如上所述的“正常连接”，并且每个互补位单元602、604、606中的另一存取晶体管MTJ器件对可以包括如上所述的“反向连接”。另外，每个互补位单元602、604、606可以包括单个位线(例如，共享位线)。例如，每个互补位单元602、604、606中的一个MTJ器件的钉扎层可以耦合到相应的共享位线，并且每个互补位单元602、604、606中的另一MTJ器件的自由层可以耦合到相应的共享位线。
为了对阵列600的第一行中的互补单元100、602执行读取和/或写入操作，可以将字线(WL)偏置到逻辑高电压电平并且可以将字线(WL)偏置到逻辑低电压电平。可以将位线(BL，BL1)和源线(SL1，SL2，SL3，SL4)进行偏置以选择互补位单元100或互补位单元602。例如，为了对位单元100执行操作，可以将位线(BL1)和源线(SL3，SL4)偏置到逻辑低电压电平，以减少(例如，禁止)互补位单元602中的电流(例如，“取消选择”互补位单元602)。为了对位单元602执行操作，可以将位线(BL)和源线(SL1，SL2)偏置到逻辑低电压电平，以减少互补位单元100中的电流流动。
为了对阵列600的第二行中的互补单元604、606执行读取和/或写入操作，可以将字线(WL)偏置到逻辑低电压电平并且可以将字线(WL)偏置到逻辑高电压水平。可以将位线(BL，BL1)和源线(SL1，SL2，SL3，SL4)进行偏置，以选择互补位单元604或互补位单元606。例如，为了对位单元604执行操作，可以将位线(BL1)和源线(SL3，SL4)偏置到逻辑低电压电平，以减少(例如，禁止)互补位单元606中的电流(例如，“取消选择”互补位单元606)。为了对位单元606执行操作，可以将位线(BL)和源线(SL1，SL2)偏置到逻辑低电压电平，以减少互补位单元604中的电流流动。
一旦通过偏置字线、源线和位线来选定特定的互补位单元100、602、604、606，如上所述，互补位单元阵列600中的所选定互补位单元100、604、604、606的操作(例如，编程和感测操作)可以以与关于图3-5描述的基本类似的方式工作。例如，所选定的互补位单元100、604、604、606中的共享位线和源线可以根据图3至图5中的技术被偏置以执行编程和感测操作。
尽管上述示例教示了一次选择一个互补位单元以执行读取或写入操作，但是在其他方面，可以在同一时间在阵列600的同一行中的互补位单元处执行读取操作(或写入操作)。作为非限制性示例，为了在同一时间执行互补位单元100、602的读取操作，可以将字线(WL)偏置到逻辑高电压电平，并且可以将源线(SL1，SL2，SL3，SL4)和位线(BL，BL1)根据关于图3至图5描述的技术来偏置。
与传统2T2MTJ互补位单元相比，图6中的互补位单元阵列600可以利用共享位线来减少布线面积并且减少金属迹线的数量(例如，减少与位线“条”相关联的金属迹线)。减少金属迹线的数量可以使得互补位单元阵列600更紧凑。
参考图7，示出了用于形成互补位单元的方法700的特定说明性示例的流程图。方法700可以使用制造设备(例如，制备设备))来执行，诸如关于图9描述的制造设备。
方法700包括在702处将第一MTJ器件的自由层耦合到第一存取晶体管并且将第一MTJ器件的钉扎层耦合到位线。例如，参考图1，第一MTJ器件104的自由层可以耦合到第一存取晶体管102，并且第一MTJ器件104的钉扎层可以耦合到位线(BL)。
在704处，可以将第二MTJ器件的自由层耦合到位线并且可以将第二MTJ器件的钉扎层耦合到第二存取晶体管。例如，参考图1，第二MTJ器件108的自由层可以耦合到位线(BL)，并且第二MTJ器件108的钉扎层可以耦合到第二存取晶体管106。
图7的方法700可以形成互补位单元，与传统2T2MTJ互补位单元相比，该互补位单元利用共享位线(BL)来减小布线面积并且减少金属迹线的数量(例如，减少与位线“条”相关联的金属迹线)。减少金属迹线的数量可以使得互补位单元更紧凑(例如，与传统2T2MTJ互补位单元相比，可以使互补位单元成为“高密度单元”和/或可以减小互补位单元的尺寸)。与具有位线和位线“条”的传统2T2MTJ互补位单元相比，减少金属迹线的数量还可以减少互补位单元中存在的寄生电阻的量。
参考图8，示出了包括具有共享位线的互补位单元100的无线设备800的框图。无线设备800包括耦合到存储器832的处理器810，诸如数字信号处理器(DSP)。存储器832可以是包括指令852的非暂态处理器可读存储介质。处理器810可以包括图1的互补位单元100。
无线设备800还可以包括耦合到处理器810和显示器828的显示器控制器826。编码器/解码器(CODEC)834也可以耦合到处理器810。扬声器836和麦克风838可以耦合到CODEC834和处理器810。图8还指示无线控制器840可以耦合到处理器810。无线控制器840还可以经由射频(RF)接口890耦合到天线842。
在一个特定方面，处理器810、显示器控制器826、存储器832、CODEC 834和无线控制器840被包括在系统级封装件或片上系统设备822中。在一个特定方面，输入设备830和电源844耦合到片上系统设备822。另外，如图8所示，显示器828、输入设备830、扬声器836、麦克风838、天线842和电源844在片上系统设备822外部。然而，显示器828、输入设备830、扬声器836、麦克风838、天线842和电源844中的每个可以耦合到片上系统设备822的部件，诸如接口或控制器。
存储器设备898(例如，STT-MRAM存储器设备)也可以耦合到处理器810。存储器设备898可以包括互补位单元815。互补位单元815可以具有与互补位单元100类似的配置。例如，互补位单元815可以是具有共享位线的2T2MTJ互补位单元。在具体实现中，无线设备800的其他部件可以包括互补位单元(例如，具有共享位线的2T2MTJ互补位单元)，如本文中所描述的。例如，显示控制器826、显示器828、输入设备830、CODEC 834、扬声器836、麦克风838、无线控制器840或前述的任何组合可以包括互补位单元100。
结合所描述的方面，一种装置包括用于存储第一数据值的第一部件，用于存储的第一部件具有耦合到第一存取晶体管的第一自由层并且具有耦合到位线的第一钉扎层。例如，用于存储的第一部件可以包括图1的第一MTJ器件104。
该装置还包括用于存储第二数据值的第二部件，用于存储的第二部件具有耦合到位线的第二自由层并且具有耦合到第二存取晶体管的第二钉扎层。例如，用于存储的第二部件可以包括图1的第二MTJ器件108。用于存储的第一部件和用于存储第二数据值的第二部件可以被包括在互补位单元中。
以上公开的设备和功能可以被设计和配置成存储在计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)。一些或全部这样的文件可以被提供给制造处理程序，以基于这样的文件来制造设备。所得到的产品包括裸片，其然后被切成模子并且被封装成芯片。芯片然后用于上述装置中。图9描绘了电子设备制造过程900的特定说明性方面。
物理器件信息902在制造过程900处被接收，诸如在研究计算机906处。物理器件信息902可以包括表示半导体器件的至少一个物理属性的设计信息，诸如图1的互补位单元100的物理属性。例如，物理器件信息902可以包括经由耦合到研究计算机906的用户接口904输入的物理参数、材料性质和结构信息。研究计算机906包括耦合到诸如存储器910等计算机可读介质的处理器908，诸如一个或多个处理核心。存储器910可以存储可执行以引起处理器908转换物理器件信息902以符合文件格式并且生成库文件912的计算机可读指令。
在一个特定方面，库文件912包括至少一个数据文件，该至少一个数据文件包括经变换的设计信息。例如，库文件912可以包括被提供用于与电子设计自动化(EDA)工具920一起使用的半导体器件的库，其包括图1的互补位单元100。
库文件912可以在设计计算机914处与EDA工具920结合使用，涉及计算机914包括耦合到存储器918的处理器916，诸如一个或多个处理核。EDA工具920可以作为处理器可执行指令存储在存储器918处，以使得设计计算机914的用户能够设计包括图1的互补位单元100的电路。例如，设计计算机914的用户可以经由耦合到设计计算机914的用户接口924来输入电路设计信息922。电路设计信息922可以包括代表诸如图1的互补位单元100等半导体器件的至少一个物理属性的设计信息。为了说明，电路设计性质可以包括特定电路的识别和与电路设计中的其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示电子器件的物理属性的其他信息。
设计计算机914可以被配置为将包括电路设计信息922在内的设计信息变换为符合一种文件格式。为了说明，文件信息可以包括表示平面几何形状的数据库二进制文件格式、文本标签、以及关于诸如图形数据系统(GDSII)文件格式等分层格式的电路布局的其他信息。设计计算机914可以被配置为生成包括变换后的设计信息的数据文件，诸如除了其他电路或信息，还包括描述图1的互补位单元100的信息的GDSII文件926。为了说明，数据文件可以包括与片上系统(SOC)或芯片中介层部件相对应的信息，该片上系统(SOC)或芯片中介层部件包括图1的互补位单元100并且还包括SOC内的附加电子电路和部件。
GDSII文件926可以在制造过程928处被接收以根据GDSII文件926中的变换后的信息来制造图1的互补位单元100。例如，设备制造过程可以包括将GDSII文件926提供给掩模制造方930，以创建一个或多个掩模，诸如与光刻处理一起使用的掩模，在图9中示出为代表性的掩模932。掩模932可以在制造过程期间使用，以生成一个或多个晶片933，晶片933可以被测试并且分离成诸如代表性裸片936等裸片。裸片936包括含有图1的互补位单元100的电路。
在一个特定方面，制造过程928可以由处理器934发起或由处理器934控制。处理器934可以存取包括诸如计算机可读指令或处理器可读指令等可执行指令的存储器935。可执行指令可以包括由诸如处理器934等计算机可执行的一个或多个指令。
制造过程928可以通过全自动或部分自动化的制造系统来实现。例如，制造过程928可以是自动化的，并且可以根据时间表执行处理步骤。制造系统可以包括制造设备(例如，处理工具)以执行一个或多个操作来形成电子器件。例如，制造设备可以被配置为使用集成电路制造工艺(例如，湿法蚀刻、化学气相蚀刻、干法蚀刻、沉积、化学气相沉积、平面化、平版印刷、原位烘焙或前述的组合)来执行参考图7的方法700描述的一个或多个过程。
制造系统可以具有分布式架构(例如，分层结构)。例如，制造系统可以包括诸如处理器934等一个或多个处理器、诸如存储器935等一个或多个存储器、和/或根据分布式架构分布的控制器。分布式架构可以包括高级处理器，该高级处理器控制或启动一个或多个低级系统的操作。例如，制造过程928的高级部分可以包括一个或多个处理器，诸如处理器934，并且低级系统每个均可以包括一个或多个相应的控制器或者可以由这样的控制器控制。特定低级系统的特定控制器可以从高级系统接收一个或多个指令(例如，命令)，可以向从属模块或处理工具发出子命令，并且可以将状态数据传送回高级系统。一个或多个低级系统中的每个可以与一个或多个相应的制造设备(例如，处理工具)相关联。在一个特定方面，制造系统可以包括分布在制造系统中的多个处理器。例如，制造系统的低级系统部件的控制器可以包括处理器，诸如处理器934。
在一个特定方面，存储器935可以是非暂态计算机可读介质，该非暂态计算机可读介质包括用于使得制造设备(例如，实现制造过程928的制造系统)能够形成图1的互补位单元100的数据。在由制造设备使用时，该数据可以使制造设备将第一MTJ器件104的自由层耦合到第一存取晶体管102，并且将第一MTJ器件104的钉扎层耦合到位线(BL)。在由制造设备使用时，该数据还可以使制造设备将第二MTJ器件108的自由层耦合到位线(BL)并且将第二MTJ器件108的钉扎层耦合到第二存取晶体管106。
备选地，处理器934可以是制造系统的高级系统、子系统或部件的一部分。在另一方面，处理器934包括在制造系统的各个级别和部件处的分布式处理。
裸片936可以被提供给封装过程938，其中裸片936被结合到代表性的封装件940中。例如，封装件940可以包括单个裸片936或多个裸片，诸如系统级封装件(SiP)布置。封装件940可以被配置为符合一个或多个标准或规范，诸如联合电子器件工程委员会(JEDEC)标准。
关于封装件940的信息可以诸如经由存储在计算机946处的部件库而被分发给各种产品设计者。计算机946可以包括耦合到存储器950的处理器948，诸如一个或多个处理核。印刷电路板(PCB)工具可以在存储器950处被存储为处理器可执行指令，以处理经由用户接口944从计算机946的用户接收的PCB设计信息942。PCB设计信息942可以包括所封装的电子器件在电路板上的物理定位信息，所封装的电子器件对应于包括图1的互补位单元100的封装件940。
计算机946可以被配置为变换PCB设计信息942以生成数据文件以及诸如迹线和通孔等电连接的布局，数据文件诸如具有数据的GERBER文件952，该数据包括所封装的电子器件在电路板上的物理定位信息，其中所封装的电子器件对应于包括图1的互补位单元100的封装件940。在其他方面，由变换后的PCB设计信息生成的数据文件可以具有除了GERBER格式之外的格式。
GERBER文件952可以在电路板组装过程954处被接收并且用于创建根据存储在GERBER文件952内的设计信息制造的PCB，诸如代表性的PCB 956。例如，GERBER文件952可以被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 956可以被填充有包括封装件940的电子部件，以形成代表性的印刷电路组件(PCA)958。
PCA 958可以在产品制造方960处被接收并且被集成到诸如第一代表性电子器件962和第二代表性电子器件964等一个或多个电子器件中。作为说明性的非限制性示例，第一代表性电子器件962、第二代表性电子器件964或两者均可以选自机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元和计算机，这些设备中集成有参考图1至图7和图9描述的半导体器件。作为另一说明性的非限制性示例，电子器件962和964中的一个或多个可以是远程单元，诸如移动电话、手持式个人通信系统(PCS)单元、诸如个人数据助理等便携式数据单元、全球定位系统(GPS)启用的设备、导航设备、诸如仪表读取设备等固定位置数据单元、或者存储或检索数据或计算机指令的任何其他设备、或者前述的任何组合。虽然图9示出了根据本公开的教导的远程单元，但是本公开不限于这些示出的单元。本公开的各方面可以适当地用于包括含有存储器和片上电路的有源集成电路的任何设备。
包括图1的互补位单元100的器件可以被制造、处理并且并入到电子器件中，如在说明性的制造过程900中所描述的。关于图1至图6所公开的各个方面中的一个或多个方面可以被包括在各种处理阶段，诸如在库文件912、GDSII文件926和GERBER文件952内，以及被存储在研究计算机906的存储器910、设计计算机914的存储器918、计算机946的存储器950、在各个阶段(诸如在板组装过程954处)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且也被并入一个或多个其他物理方面，诸如掩模932、裸片936、封装件940、PCA958、诸如原型电路或器件(未示出)等其他产品、或前述的任何组合。尽管参考图1至图6描绘了各种代表性的阶段，但是在其他方面，可以使用更少的阶段或者可以包括附加的阶段。类似地，图9的过程900也可以由单个实体或由执行制造过程900的各个阶段的一个或多个实体执行。
本领域技术人员将进一步认识到，结合本文中公开的各方面描述的各种说明性的逻辑块、配置、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。上面已经在其功能方面一般地描述了各种说明性的部件、块、配置、模块、电路和步骤。这样的功能被实现为硬件还是软件取决于特定应用和施加在整个系统上的设计约束。本领域技术人员可以针对每个特定应用以各种方式实现所描述的功能，但是这样的实现决定不应当被解释为导致偏离本公开的范围。
结合本文中公开的各方面描述的方法或算法的步骤可以直接实施为硬件、由处理器执行的软件模块或两者的组合。软件模块可以驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移除磁盘、光盘只读存储器(CD-ROM)或本领域已知的任何其他形式的存储介质中。示例性的非暂态(例如，有形的)存储介质耦合到处理器，使得处理器可以从存储介质读取信息并且将信息写入存储介质。在替代方案中，存储介质可以与处理器成一体。处理器和存储介质可以驻留在专用集成电路(ASIC)中。ASIC可以驻留在计算设备或用户终端中。在替代方案中，处理器和存储介质可以作为分立部件驻留在计算设备或用户终端中。
提供对所公开方面的先前描述以使得本领域技术人员能够制作或使用所公开的方面。这些方面的各种修改对于本领域技术人员而言将是显而易见的，并且在不脱离本公开的范围的情况下，可以将本文中定义的原理应用于其他方面。因此，本公开无意被限制到本文中所示的方面，而是应当符合与由所附权利要求书定义的原理和新颖特征相一致的可能的最广范围。

Claims (30)

1.一种装置，包括：
第一磁隧道结(MTJ)器件，具有耦合到第一存取晶体管的自由层并且具有耦合到位线的钉扎层；以及
第二MTJ器件，具有耦合到相同的所述位线的自由层并且具有耦合到第二存取晶体管的钉扎层，所述第一MTJ器件和所述第二MTJ器件被包括在互补位单元中。
2.根据权利要求1所述的装置，其中所述互补位单元被包括在自旋转移力矩磁性随机存取存储器(STT-MRAM)器件中。
3.根据权利要求1所述的装置，还包括：
耦合到所述第一存取晶体管的第一源线；以及
耦合到所述第二存取晶体管的第二源线。
4.根据权利要求1所述的装置，其中所述第一存取晶体管和所述第二存取晶体管是n型金属氧化物半导体(NMOS)晶体管。
5.根据权利要求1所述的装置，还包括互补位单元阵列，所述互补位单元阵列中的每个互补位单元包括耦合到公用位线的两个MTJ器件。
6.根据权利要求5所述的装置，其中所述互补位单元被包括在所述互补位单元阵列中。
7.根据权利要求1所述的装置，其中所述第一MTJ器件和所述第二MTJ器件被配置为被同时编程。
8.根据权利要求1所述的装置，还包括被配置为同时感测所述第一MTJ器件的数据值和所述第二MTJ器件的数据值的感测放大器。
9.根据权利要求1所述的装置，其中所述第一MTJ器件和所述第二MTJ器件位于所述互补位单元的不同层中。
10.根据权利要求1所述的装置，其中所述互补位单元被集成到移动电话、通信设备、个人数字助理(PDA)、平板电脑、导航设备、音乐播放器、视频播放器或娱乐单元中。
11.一种用于形成互补位单元的方法，所述方法包括：
使用制造设备来将第一磁隧道结(MTJ)器件的自由层耦合到第一存取晶体管，并且使用所述制造设备来将所述第一MTJ器件的钉扎层耦合到位线；以及
使用所述制造设备来将第二MTJ器件的自由层耦合到相同的所述位线，并且使用所述制造设备来将所述第二MTJ器件的钉扎层耦合到第二存取晶体管。
12.根据权利要求11所述的方法，其中所述互补位单元被包括在自旋转移力矩磁性随机存取存储器(STT-MRAM)器件中。
13.根据权利要求11所述的方法，还包括：
使用所述制造设备来将第一源线耦合到所述第一存取晶体管；以及
使用所述制造设备来将第二源线耦合到所述第二存取晶体管。
14.根据权利要求11所述的方法，其中所述第一存取晶体管和所述第二存取晶体管是n型金属氧化物半导体(NMOS)晶体管。
15.根据权利要求11所述的方法，其中所述第一MTJ器件和所述第二MTJ器件被配置为被同时编程。
16.根据权利要求11所述的方法，其中所述第一MTJ器件和所述第二MTJ器件位于所述互补位单元的不同层中。
17.根据权利要求11所述的方法，还包括形成互补位单元阵列，所述互补位单元阵列中的每个互补位单元包括耦合到公用位线的两个MTJ器件。
18.根据权利要求17所述的方法，其中所述互补位单元被包括在所述互补位单元阵列中。
19.一种非暂态计算机可读介质，包括用于使得制造设备能够形成互补位单元的数据，所述数据在由所述制造设备使用时使所述制造设备：
将第一磁隧道结(MTJ)器件的自由层耦合到第一存取晶体管，并且将所述第一MTJ器件的钉扎层耦合到位线；以及
将第二MTJ器件的自由层耦合到所述位线，并且将所述第二MTJ器件的钉扎层耦合到第二存取晶体管。
20.根据权利要求19所述的非暂态计算机可读介质，其中所述互补位单元被包括在自旋转移力矩磁性随机存取存储器(STT-MRAM)器件中。
21.根据权利要求19所述的非暂态计算机可读介质，其中所述数据还使所述制造设备：
将第一源线耦合到所述第一存取晶体管；以及
将第二源线耦合到所述第二存取晶体管。
22.根据权利要求19所述的非暂态计算机可读介质，其中所述第一存取晶体管和所述第二存取晶体管是n型金属氧化物半导体(NMOS)晶体管。
23.根据权利要求19所述的非暂态计算机可读介质，其中所述第一MTJ器件和所述第二MTJ器件被配置为被同时编程。
24.根据权利要求19所述的非暂态计算机可读介质，其中所述第一MTJ器件和所述第二MTJ器件位于所述互补位单元的不同层中。
25.一种装置，包括：
用于存储第一数据值的第一部件，用于存储的所述第一部件具有耦合到第一存取晶体管的第一自由层并且具有耦合到位线的第一钉扎层；以及
用于存储第二数据值的第二部件，用于存储的所述第二部件具有耦合到相同的所述位线的第二自由层并且具有耦合到第二存取晶体管的第二钉扎层，用于存储的所述第一部件和用于存储的所述第二部件被包括在互补位单元中。
26.根据权利要求25所述的装置，其中所述互补位单元被包括在自旋转移力矩磁性随机存取存储器(STT-MRAM)器件中。
27.根据权利要求25所述的装置，其中用于存储的所述第一部件包括第一磁隧道结(MTJ)器件，并且其中用于存储的所述第二部件包括第二MTJ器件。
28.根据权利要求25所述的装置，还包括互补位单元阵列，用于存储的所述第一部件和用于存储的所述第二部件被包括在所述互补位单元阵列中。
29.根据权利要求25所述的装置，其中用于存储的所述第一部件和用于存储的所述第二部件被配置为被同时编程。
30.根据权利要求25所述的装置，其中用于存储的所述第一部件和用于存储的所述第二部件位于所述互补位单元的不同层中。
CN201680035985.9A 2015-06-19 2016-05-23 具有共享位线的位单元 Active CN107771348B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/744,984 2015-06-19
US14/744,984 US10008537B2 (en) 2015-06-19 2015-06-19 Complementary magnetic tunnel junction (MTJ) bit cell with shared bit line
PCT/US2016/033799 WO2016204940A1 (en) 2015-06-19 2016-05-23 Bit cell with shared bit line

Publications (2)

Publication Number Publication Date
CN107771348A true CN107771348A (zh) 2018-03-06
CN107771348B CN107771348B (zh) 2021-07-16

Family

ID=56108714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680035985.9A Active CN107771348B (zh) 2015-06-19 2016-05-23 具有共享位线的位单元

Country Status (6)

Country Link
US (1) US10008537B2 (zh)
EP (1) EP3311426B1 (zh)
JP (1) JP2018524806A (zh)
KR (1) KR20180019578A (zh)
CN (1) CN107771348B (zh)
WO (1) WO2016204940A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113205844A (zh) * 2020-03-31 2021-08-03 台湾积体电路制造股份有限公司 存储器电路、存储器单元以及存储器单元的操作方法
CN113689893A (zh) * 2021-08-26 2021-11-23 北京磐芯微电子科技有限公司 闪存阵列

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707265B2 (en) * 2017-05-31 2020-07-07 Iinolux Corporation Display devices
US11361215B2 (en) * 2017-11-29 2022-06-14 Anaflash Inc. Neural network circuits having non-volatile synapse arrays
US10679685B2 (en) * 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
CN110197682B (zh) * 2018-02-27 2021-04-13 中电海康集团有限公司 存储单元、存储器以及数据写入方法
US10446213B1 (en) * 2018-05-16 2019-10-15 Everspin Technologies, Inc. Bitline control in differential magnetic memory
CN111354392B (zh) * 2020-03-06 2023-08-08 上海新微技术研发中心有限公司 磁性存储器阵列及读写控制方法
CN113497083B (zh) 2020-04-01 2023-09-22 联华电子股份有限公司 具有共用源极线和位线的磁性存储器装置
CN113823656A (zh) * 2020-06-19 2021-12-21 长鑫存储技术有限公司 存储器及其形成方法、控制方法
US11222678B1 (en) 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation
CN114639772A (zh) 2020-12-15 2022-06-17 长鑫存储技术有限公司 一种半导体结构和存储电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505042A (zh) * 2002-12-05 2004-06-16 ������������ʽ���� 非易失性半导体存储装置
TW200522071A (en) * 2003-12-19 2005-07-01 Ind Tech Res Inst Magnetic random access memory with high selectivity and low power and production method thereof
US6958502B2 (en) * 2003-10-22 2005-10-25 International Business Machines Corporation Magnetic random access memory cell
US20080043514A1 (en) * 2006-08-16 2008-02-21 Yoshihiro Ueda Semiconductor memory having resistance change element
US20100054026A1 (en) * 2008-08-26 2010-03-04 Seagate Technology Llc Memory with separate read and write paths
CN101872647A (zh) * 2009-04-27 2010-10-27 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
US20110007549A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Shared bit line and source line resistive sense memory structure
TW201336056A (zh) * 2012-02-17 2013-09-01 Flashsilicon Inc 可縮放閘邏輯非揮發性記憶體單元及陣列

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP2006185477A (ja) * 2004-12-27 2006-07-13 Fujitsu Ltd 磁気メモリ装置並びにその読み出し方法及び書き込み方法
US7376006B2 (en) 2005-05-13 2008-05-20 International Business Machines Corporation Enhanced programming performance in a nonvolatile memory device having a bipolar programmable storage element
JP5045672B2 (ja) 2006-06-08 2012-10-10 日本電気株式会社 ２ｔ２ｍｔｊセルを用いたｍｒａｍ
US8437181B2 (en) 2010-06-29 2013-05-07 Magic Technologies, Inc. Shared bit line SMT MRAM array with shunting transistors between the bit lines

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505042A (zh) * 2002-12-05 2004-06-16 ������������ʽ���� 非易失性半导体存储装置
US6958502B2 (en) * 2003-10-22 2005-10-25 International Business Machines Corporation Magnetic random access memory cell
TW200522071A (en) * 2003-12-19 2005-07-01 Ind Tech Res Inst Magnetic random access memory with high selectivity and low power and production method thereof
US20080043514A1 (en) * 2006-08-16 2008-02-21 Yoshihiro Ueda Semiconductor memory having resistance change element
US20100054026A1 (en) * 2008-08-26 2010-03-04 Seagate Technology Llc Memory with separate read and write paths
CN101872647A (zh) * 2009-04-27 2010-10-27 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
US20110007549A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Shared bit line and source line resistive sense memory structure
TW201336056A (zh) * 2012-02-17 2013-09-01 Flashsilicon Inc 可縮放閘邏輯非揮發性記憶體單元及陣列

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113205844A (zh) * 2020-03-31 2021-08-03 台湾积体电路制造股份有限公司 存储器电路、存储器单元以及存储器单元的操作方法
CN113689893A (zh) * 2021-08-26 2021-11-23 北京磐芯微电子科技有限公司 闪存阵列

Also Published As

Publication number Publication date
US20160372518A1 (en) 2016-12-22
KR20180019578A (ko) 2018-02-26
JP2018524806A (ja) 2018-08-30
EP3311426B1 (en) 2020-02-26
EP3311426A1 (en) 2018-04-25
US10008537B2 (en) 2018-06-26
CN107771348B (zh) 2021-07-16
WO2016204940A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
CN107771348A (zh) 具有共享位线的位单元
CN104282327B (zh) 降低自旋力矩转移磁阻性随机存取存储器（stt‑mram）中的源极负载效应
US9043740B2 (en) Fabrication of a magnetic tunnel junction device
CN107004438B (zh) 具有在相同金属层上的共享第一和第二全局读字线以及全局写字线的3端口位单元阵列
CN105518788B (zh) 用于提供参考单元的系统和方法
CN105580083B (zh) 基于电阻的具有多条源线的存储器单元
US8238143B2 (en) Magnetic tunnel junction device and fabrication
CN107210295A (zh) 用于三端口位单元的金属层
CN106663468B (zh) 包括具有高矫顽力部分的感测层的差分磁性隧道结对
US9455031B2 (en) System and method for MRAM having controlled averagable and isolatable voltage reference

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant