KR20110096975A - 상변화 메모리 장치의 레이아웃 구조 - Google Patents

상변화 메모리 장치의 레이아웃 구조 Download PDF

Info

Publication number
KR20110096975A
KR20110096975A KR1020100016575A KR20100016575A KR20110096975A KR 20110096975 A KR20110096975 A KR 20110096975A KR 1020100016575 A KR1020100016575 A KR 1020100016575A KR 20100016575 A KR20100016575 A KR 20100016575A KR 20110096975 A KR20110096975 A KR 20110096975A
Authority
KR
South Korea
Prior art keywords
word line
local word
local
global
cell array
Prior art date
Application number
KR1020100016575A
Other languages
English (en)
Inventor
박제훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100016575A priority Critical patent/KR20110096975A/ko
Publication of KR20110096975A publication Critical patent/KR20110096975A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

메인 메모리 셀 및 더미 메모리 셀을 포함하는 단위 셀 어레이 및 단위 셀 어레이와 복수의 로컬 워드라인 및 적어도 하나의 글로벌 워드라인에 의해 접속되는 로컬 워드라인 스위치를 포함하고, 글로벌 워드라인은, 단위 셀 어레이의 제 1 배선층으로부터 로컬 워드라인 스위치 형성 영역의 외주를 따라 연장되어, 로컬 워드라인 스위치를 구성하는 트랜지스터의 게이트 단자에 직접 접속되는 상변화 메모리 장치를 위한 레이아웃 구조를 제공한다.

Description

상변화 메모리 장치의 레이아웃 구조{Layout Structure for Phase Change Random Access Memory Apparatus}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 상변화 메모리 장치의 레이아웃 구조에 관한 것이다.
상변화 메모리(Phase Change Random Access Memory; PCRAM) 소자는 상변화 물질에 열을 인가하여 상변화 물질을 결정 상태와 비정질 상태로 전이시킴으로써 디지털 정보를 저장하는 비휘발성 메모리 소자이다.
이러한 상변화 메모리 소자를 이용한 상변화 메모리 장치는 비휘발성 메모리 장치로서 재생 속도, 재기록 횟수 등에서 DRAM급 성능을 제공하는 차세대 메모리 장치이다. 특히, PCRAM은 데이터를 기록(write)하기 전에 이전 데이터를 소거할 필요가 없으며, 셋(set) 동작 및 리셋(reset) 동작을 동시에 수행할 수 있는 장점이 있다.
도 1은 일반적인 상변화 메모리 장치의 개략도이다.
도시한 것과 같이, 상변화 메모리 장치(10)는 복수의 단위 셀 어레이(110), 서브 로우 디코더(SX-DEC, 120), 메인 로우 디코더(MX-DEC, 130), 칼럼 디코더(Y-DEC, 140), 라이트 드라이버(W/D) 및 센스앰프(S/A) 블럭(150), 글로벌 비트라인 스위치(GYSW, 160), 로컬 비트라인 스위치(LYSW, 170) 및 로컬 워드라인 스위치(LXSW, 180)를 포함한다.
각 단위 셀 어레이(110)를 구성하는 각 상변화 메모리 셀의 로컬 워드라인(WL<0:15>) 및 글로벌 워드라인(GX(<0:1>)은 로컬 워드라인 스위치(180)와 접속되며, 메인 로우 디코더(130) 및 서브 로우 디코더(120)의 디코딩 결과에 따라 로컬 워드라인 스위치(180)에 의해 액세스 하고자 하는 메모리 셀이 선택된다.
글로벌 워드라인(GX<0:1>)은 복수개의 로컬 워드라인 마다 배치되며, 예를 들어 16개의 로컬 워드라인은 2개의 글로벌 워드라인에 의해 제어될 수 있다.
도 2는 로컬 워드라인 스위치의 일 예시도이고, 도 3은 글로벌 워드라인과 로컬 워드라인 스위치의 접속 상태를 나타내는 레이아웃도이다.
단위 셀 어레이(110)는 메인 메모리 셀들과 더미 메모리 셀들을 포함하며, 더미 메모리 셀들 상부에는 글로벌 워드라인(GX<0:1>)이 형성된다. 즉, 글로벌 워드라인(GX<0:1>) 형성 예정 영역에 인접 메인 메모리 셀들과의 단차를 맞추기 위해 더미 메모리 셀들을 형성하는 것이다.
도 3에 도시한 것과 같이, 글로벌 워드라인(GX<0:1>)은 로컬 워드라인 스위치(LXSW, 180)를 구성하는 각 트랜지스터의 게이트 단자(210)와 접속되어, 메인 로우 디코더(MX-DEC, 130)의 디코딩 결과에 따라 해당하는 글로벌 워드라인을 인에이블 시킨다.
즉, 일반적인 상변화 메모리 장치에서는 글로벌 워드라인(GX<0:1>)이 주변 회로 영역에 형성된 로컬 워드라인 스위치(180)로 연장되어, 로컬 워드라인 스위치(180)를 구성하는 트랜지스터의 게이트 단자(210)와 접속된다.
상변화 메모리 장치를 제조할 때에는 복수회의 배선 공정이 수반되며, 일반적으로, 상변화 메모리 셀의 상부전극에 해당하는 제 1 레이어에서의 배선은 제 1 배선층(M0), 로컬 비트라인에 해당하는 제 2 레이어에서의 배선은 제 2 배선층(M1), 글로벌 워드라인에 해당하는 제 3 레이어에서의 배선은 제 3 배선층(M2)으로 지칭할 수 있다. 제 3 레이어에는 글로벌 워드라인뿐 아니라 로컬 워드라인 또한 형성된다.
도 4는 도 3에 도시한 상변화 메모리 장치에서 단위 셀 어레이 영역의 단면도로서, 특히 더미 셀들이 형성된 영역의 단면도를 나타낸다.
각 더미 셀(320)은 메인 메모리 셀과 동일하게 형성되며, 도 4에 도시한 것과 같이, 반도체 기판(310) 상에 다이오드/하부전극 콘택/상변화 물질층이 적층된 구조를 갖는다.
상변화 물질층 상에는 더미 비트라인(330)이 형성되고, 이는 제 2 배선층(M1)이 된다. 더미 비트라인(330) 상부에는 층간 절연막 및 글로벌 워드라인(340)이 순차적으로 적층되며, 글로벌 워드라인(340)은 제 3 배선층(M2)으로 작용한다.
제 3 배선층(M2)인 글로벌 워드라인(340, GX<0:1>))은 도 3에 도시한 것과 같이 로컬 워드라인 스위치 영역으로 연장되어, 단위 셀 어레이와 로컬 워드라인 스위치가 접속되게 된다.
그런데, 반도체 장치의 집적도가 증가함에 따라 글로벌 워드라인(GX)의 피치(Pitch) 또한 작아지고 있는 추세이며, 로컬 워드라인 스위치(180)를 구성하는 트랜지스터의 게이트 단자(210)와 글로벌 워드라인(GX)을 연결하기 위해서는, 글로벌 워드라인(GX)의 피치보다 작은 콘택을 형성하여야 한다.
다시 도 3을 참조하면, 단위 셀 어레이(110)로부터 연장된 글로벌 워드라인(GX<0:1>, M2)의 지정된 콘택영역(212)은 로컬 워드라인 스위치(180)의 제 2 배선층(M1) 콘택(214) 및 로컬 워드라인 스위치(180)의 제 1 배선층(BLC2G) 콘택(216)을 통해 로컬 워드라인 스위치(180)를 구성하는 트랜지스터의 게이트 단자(210)와 접속된다.
도 3에서, 미설명 부호 218 및 220은 각각 트랜지스터의 드레인 단자 및 소스 단자에 배선을 접속하기 위한 콘택을 나타낸다.
상변화 메모리 장치에서, 글로벌 비트라인의 피치 감소는 글로벌 비트라인의 콘택 영역(212) 크기 또한 감소시키는 결과를 가져올 수 밖에 없다. 따라서 레이아웃 특성이 열악해 질 뿐 아니라 제조 공정상의 불량률이 증가하게 되는 단점이 있다.
본 발명은 글로벌 워드라인의 피치에 구애되지 않고 글로벌 워드라인과 로컬 워드라인 스위치가 충분한 콘택 마진으로 접촉할 수 있는 상변화 메모리 장치의 레이아웃 구조를 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 장치의 레이아웃 구조는 메인 메모리 셀 및 더미 메모리 셀을 포함하는 단위 셀 어레이; 및 상기 단위 셀 어레이와 복수의 로컬 워드라인 및 적어도 하나의 글로벌 워드라인에 의해 접속되는 로컬 워드라인 스위치;를 포함하고, 상기 글로벌 워드라인은, 상기 단위 셀 어레이의 제 1 배선층으로부터 상기 로컬 워드라인 스위치 형성 영역의 외주를 따라 연장되어, 상기 로컬 워드라인 스위치를 구성하는 트랜지스터의 게이트 단자에 직접 접속된다.
본 발명에 의하면, 메인 메모리 셀의 상부 전극 형성시 더미 메모리 셀의 동일 계층에 배선을 형성하고, 이를 연장하여 글로벌 워드라인으로 사용한다. 따라서, 피치가 작은 글로벌 워드라인에 대응하는 콘택을 형성할 필요가 없어, 글로벌 워드라인과 로컬 워드라인 스위치와의 접촉 마진을 충분히 확보할 수 있다.
또한, 로컬 워드라인 스위치 영역에 글로벌 워드라인이 연장되지 않게 되므로, 로컬 워드라인 스위치와 접속되는 로컬 워드라인의 폭을 증가시킬 수 있어, 상변화 메모리 장치의 동작 전류를 감소시킬 수 있다.
아울러, 더미 셀에 형성한 상부전극 대응 배선과 더미 셀 상부에 형성되는 글로벌 워드라인을 콘택을 통해 접촉시킴으로써, 상부전극 대응 배선을 글로벌 워드라인으로 사용함에 따른 저항 증가를 최소화할 수 있다.
도 1은 일반적인 상변화 메모리 장치의 개략도,
도 2는 로컬 워드라인 스위치의 일 예시도,
도 3은 글로벌 워드라인과 로컬 워드라인 스위치의 접속 상태를 나타내는 레이아웃도,
도 4는 도 3에 도시한 상변화 메모리 장치에서 단위 셀 어레이 영역의 단면도,
도 5는 본 발명의 일 실시예에 의한 상변화 메모리 장치의 레이아웃 구조를 설명하기 위한 도면,
도 6은 본 발명의 일 실시예에 의한 상변화 메모리 장치에서 단위 셀 어레이 영역의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 5는 본 발명의 일 실시예에 의한 상변화 메모리 장치의 레이아웃 구조를 설명하기 위한 도면이다.
도 5에 도시한 것과 같이, 상변화 메모리 장치는 단위 셀 어레이의 제 1 배선층(M0)으로부터, 로컬 워드라인 스위치 형성 영역(410)의 외주를 따라 연장되어, 로컬 워드라인 스위치를 구성하는 트랜지스터의 게이트 단자(420)에 접속되는 적어도 하나의 글로벌 워드라인(GX<0:1>)을 포함한다.
여기에서, 제 1 배선층(M0)은 더미 메모리 셀들의 상변화 물질층 상에 형성되며, 메인 메모리 셀에 형성되는 상부전극과 동일한 계층에 형성된다. 더미 메모리 셀은 메인 메모리 셀과 동일한 구조를 가지며, 도 6을 참조하여 설명하면 다음과 같다.
도 6은 본 발명의 일 실시예에 의한 상변화 메모리 장치에서 단위 셀 어레이 영역의 단면도로서, 특히 더미 메모리 셀들이 형성된 영역의 단면도를 나타낸다.
도시한 것과 같이, 더미 메모리 셀(520)은 반도체 기판(510) 상에 형성되며 다이오드/하부전극 콘택/상변화 물질층의 적층 구조를 갖는다. 더미 메모리 셀(520) 상에는 제 1 배선층(M0, 550)이 형성되며, 이는 메인 메모리 셀에 대한 상부전극 형성 공정시 함께 형성될 수 있다.
제 1 배선층(M0, 550) 상에는 제 2 배선층으로서의 더미 비트라인(M1, 530)이 형성되고, 더미 비트라인(530) 상에는 층간 절연막 및 제 3 배선층으로서의 글로벌 워드라인(M2, 540)이 순차적으로 형성된다.
더미 비트라인(530) 상에 층간 절연막을 형성한 후에는 제 1 배선층(M0, 550)이 노출되도록 콘택홀을 형성할 수 있다. 이 경우, 제 1 배선층(M0, 550)과 글로벌 워드라인(M2, 540)이 전기적으로 접속될 수 있다. 따라서, 글로벌 워드라인으로서 제 1 배선층(M0, 550)을 사용하는 경우에도 저항 증가 정도가 최소화 될 수 있다.
아울러, 도 6에 도시한 제 1 배선층(M0, 550)은 로컬 워드라인 스위치로 연장되며, 다시 도 5를 참조하여 설명하면 다음과 같다.
로컬 워드라인 스위치에서 동일한 글로벌 워드라인에 의해 제어되는 트랜지스터들은 게이트가 공통 접속된다. 특히, 본 발명의 바람직한 실시예에서, 로컬 워드라인 스위치의 트랜지스터는 단위 셀 어레이의 타측에서 게이트 단자를 공유하도록 형성할 수 있다.
이와 같은 구조의 트랜지스터에 대하여, 단위 셀 어레이로부터 연장되는 제 1 배선층(M0, 550) 즉, 글로벌 워드라인(GX<0:1>)은 로컬 워드라인 스위치 형성 영역(410)의 외주를 따라 게이트 단자(420)의 공통 접속 부분까지 연장된다.
단위 셀 어레이의 제 1 배선층(M0, 550)과 로컬 워드라인 스위치의 게이트 단자는 동일한 계층에 형성되므로, 별도의 콘택이 필요하지 않은 이점이 있다.
또한, 각기 다른 글로벌 워드라인에 의해 제어되는 로컬 워드라인 스위치의 트랜지스터가 소스단을 공유하도록 공통 소스 콘택(450)을 형성할 수 있다. 공통 소스 콘택(450)을 이용하게 되면, 소스 콘택 형성에 필요한 만큼의 공간을 확보할 수 있으며, 이와 같이 확보된 공간을 이용하여 로컬 워드라인의 폭을 확장시킬 수 있다. 실제로, 도 3에 도시한 로컬 워드라인 스위치 영역의 로컬 워드라인 폭과 도 5에 도시한 로컬 워드라인 스위치 영역의 로컬 워드라인 폭을 비교해 보면, 도 5의 로컬 워드라인이 보다 큰 폭을 갖는 것을 확인할 수 있다.
미설명 부호 440 및 460은 드레인 콘택, 430 및 470은 소스 콘택을 나타낸다.
한편, 단위 셀 어레이 영역의 글로벌 워드라인(GX<0:1>, M0)에는 제 3 배선층(M2, 540)과 접속하기 위한 글로벌 워드라인 콘택(480)이 형성되어, 제 1 배선층(M0, 550)을 글로벌 워드라인으로 사용함에 의해 저항이 증가하는 현상을 방지한다.
글로벌 워드라인 콘택(480)을 도입함에 따른 저항 증가 방지, 그리고 공통 소스 콘택(450) 도입에 따른 로컬 워드라인 폭의 증가로 인해 상변화 메모리 장치의 동작 전류를 대폭 감소시킬 수 있어, 그 결과 소비 전력 또한 절약할 수 있는 이점이 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110 : 단위 셀 어레이
180 : 로컬 워드라인 스위치
410 : 로컬 워드라인 스위치 형성 영역
420 : 게이트 단자
430, 470 : 소스 단자
440, 460 : 드레인 단자
450 : 공통 소스 단자
480 : 글로벌 워드라인 콘택

Claims (7)

  1. 메인 메모리 셀 및 더미 메모리 셀을 포함하는 단위 셀 어레이; 및
    상기 단위 셀 어레이와 복수의 로컬 워드라인 및 적어도 하나의 글로벌 워드라인에 의해 접속되는 로컬 워드라인 스위치;를 포함하고,
    상기 글로벌 워드라인은, 상기 단위 셀 어레이의 제 1 배선층으로부터 상기 로컬 워드라인 스위치 형성 영역의 외주를 따라 연장되어, 상기 로컬 워드라인 스위치를 구성하는 트랜지스터의 게이트 단자에 직접 접속되는 상변화 메모리 장치를 위한 레이아웃 구조.
  2. 제 1 항에 있어서,
    상기 메인 메모리 셀은 하부전극, 상변화 물질층 및 상부전극을 포함하고, 상기 제 1 배선층은 상기 더미 메모리 셀 상에 상기 상부전극 형성 공정시 형성되는 것을 특징으로 하는 상변화 메모리 장치를 위한 레이아웃 구조.
  3. 제 2 항에 있어서,
    상기 더미 메모리 셀은 상기 제 1 배선층 상에 순차적으로 형성되는 제 2 배선층으로서의 더미 비트라인, 층간 절연막 및 제 3 배선층을 포함하는 상변화 메모리 장치를 위한 레이아웃 구조.
  4. 제 3 항에 있어서,
    상기 더미 메모리 셀은 상기 제 1 배선층과 상기 제 3 배선층을 전기적으로 접속하기 위한 글로벌 워드라인 콘택을 더 포함하는 상변화 메모리 장치를 위한 레이아웃 구조.
  5. 제 1 항에 있어서,
    상기 로컬 워드라인 스위치는 동일한 글로벌 워드라인에 의해 제어되는 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터는 상기 단위 셀 어레이와 인접하지 않은 타측에서 게이트 단자를 공유하는 상변화 메모리 장치를 위한 레이아웃 구조.
  6. 제 5 항에 있어서,
    상기 로컬 워드라인 스위치는 각각의 글로벌 워드라인에 의해 제어되는 복수의 트랜지스터를 포함하고, 각기 다른 글로벌 워드라인에 의해 제어되는 트랜지스터는 소스 단자를 공유하는 상변화 메모리 장치를 위한 레이아웃 구조.
  7. 제 6 항에 있어서,
    상기 로컬 워드라인 스위치 형성 영역으로 연장되는 로컬 워드라인은 상기 단위 셀 어레이에 형성된 로컬 워드라인보다 큰 폭을 갖는 상변화 메모리 장치를 위한 레이아웃 구조.
KR1020100016575A 2010-02-24 2010-02-24 상변화 메모리 장치의 레이아웃 구조 KR20110096975A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016575A KR20110096975A (ko) 2010-02-24 2010-02-24 상변화 메모리 장치의 레이아웃 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016575A KR20110096975A (ko) 2010-02-24 2010-02-24 상변화 메모리 장치의 레이아웃 구조

Publications (1)

Publication Number Publication Date
KR20110096975A true KR20110096975A (ko) 2011-08-31

Family

ID=44932064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016575A KR20110096975A (ko) 2010-02-24 2010-02-24 상변화 메모리 장치의 레이아웃 구조

Country Status (1)

Country Link
KR (1) KR20110096975A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644069B2 (en) 2017-11-09 2020-05-05 Samsung Electronics Co., Ltd. Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644069B2 (en) 2017-11-09 2020-05-05 Samsung Electronics Co., Ltd. Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures

Similar Documents

Publication Publication Date Title
US9251860B2 (en) Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
US8611122B2 (en) Semiconductor memory device having vertical transistors
KR100423896B1 (ko) 축소가능한 2개의 트랜지스터 기억 소자
JP2016167332A (ja) 記憶装置
JP2020065022A (ja) 半導体装置及び半導体記憶装置
KR102414814B1 (ko) 저항형 메모리
US20080316821A1 (en) Nonvolatile storage device and bias control method thereof
US7885100B2 (en) Phase change random access memory and layout method of the same
JP2000022011A (ja) フラッシュメモリのレイアウト及びその形成方法
JP2014192243A (ja) 半導体記憶装置
JP2007027666A (ja) 不揮発性半導体記憶装置
TW201740381A (zh) 半導體記憶裝置
JP2013504179A (ja) 階層ビット線を有する半導体メモリ素子
US11152037B2 (en) Semiconductor memory device
KR20110096975A (ko) 상변화 메모리 장치의 레이아웃 구조
WO2022130554A1 (ja) 半導体記憶装置
KR20090090602A (ko) 워드 라인 저항을 감소시킬 수 있는 상 변화 메모리 장치
US9123428B2 (en) E-fuse array circuit
JP2010165785A (ja) 半導体記憶装置およびその製造方法
US20160093569A1 (en) Semiconductor device and method for manufacturing the same
JP2021141276A (ja) 半導体記憶装置
JP2005277170A (ja) 強誘電体メモリ装置
JP2006310467A (ja) 半導体記憶装置
JP2007294695A (ja) 半導体記憶装置
WO2024040926A1 (zh) 存储阵列及其互联结构、操作方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination