CN103682096A

CN103682096A - 一种可实现多值存储的阻变存储器

Info

Publication number: CN103682096A
Application number: CN201310753976.1A
Authority: CN
Inventors: 范春晖; 左青云; 周伟
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2013-12-31
Filing date: 2013-12-31
Publication date: 2014-03-26
Anticipated expiration: 2033-12-31
Also published as: CN103682096B

Abstract

一种可实现多值存储的阻变存储器，其包括半导体衬底、N-1组双层结构以及位于N-1组双层结构上的顶电极；其中，N-1组双层结构由一个电极和一层位于所述电极上的阻变层组成，N-1组双层结构位于衬底上且自下而上依次层叠，N为大于等于3的正整数；自下而上所有的第奇数个电极并联作为阻变存储器的下电极，自下而上所有的第偶数个电极并联作为阻变存储器的上电极。因此，本发明通过将多个电极和阻变层交替层叠的方式，使得每一层阻变层发生阻变所需的电压不同且发生阻变后的阻值也不同，从而实现存储器单元结构的多值存储，并且由于采用纵向层叠的结构，本发明的存储器单元不会占用额外的面积。

Description

一种可实现多值存储的阻变存储器

技术领域

本发明属于非挥发性半导体存储器领域，具体地说，涉及一种多值存储的阻变存储器。

背景技术

电子信息时代，半导体存储器在信息存储方面发挥着至关重要的作用。非挥发性存储器由于掉电后数据仍然能够保持，因此在移动存储媒介方面具有更大的优势。当前非挥发性存储器的典型器件结构为浮栅型存储器。然而随着微电子技术工艺节点不断向前发展，基于传统浮栅结构的Flash存储器正面临着数据存储可靠性的严峻挑战。

为了应对传统浮栅型Flash所遇到的问题，近年来各种新型的非挥发性存储器得到了迅速的发展，主要包括分立电荷存储器（如纳米晶和SONOS）、铁电存储器（FRAM）、相变存储器（PRAM）、磁存储器（MRAM）、微机电存储器和阻变存储器（RRAM）。作为下一代存储器的候选者必须具有以下特征：可缩小性好、存储密度高、功耗低、读写速度快、反复操作耐受力强、数据保持时间长、与CMOS工艺兼容等。

阻变存储器(Resistive Random Access Memory，简称RRAM)是以材料的电阻在外加电场作用下可在高阻态和低阻态之间实现可逆转换为基础的一类前瞻性下一代非挥发存储器，它具有在32nm节点及以下取代现有主流Flash存储器的潜力，成为目前新型存储器的一个重要研究方向。

请参阅图1，图1为现有技术中阻变存储器的结构示意图。如图所示，在半导体衬底101上制备典型的金属-绝缘体-金属（MIM）的“三明治”结构，上电极104和下电极102之间是能够发生电阻转变的阻变材料层103。在外加偏置电压的作用下，阻变存储器的电阻会在高低阻态之间发生转换从而实现“0”和“1”的存储。

随着存储设备不断向大容量、高密度存储的方向发展，每个单元结构的RRAM实现多值存储是一个十分有效的解决方案。多值存储对于RRAM而言意味着阻变层必须有大于两个的、稳定的和容易区分的状态。因此，如何制备出一个多阻值可变的RRAM单元结构是一项重要课题。

发明内容

本发明的目的在于提供一种可实现多值存储的阻变存储器，由于采用纵向层叠的结构，在阻变存储器不占用额外面积的状态下，可以大大提高存储设备的存储密度。

为实现上述目的，本发明的技术方案如下：

本发明提出了一种可实现多值存储的阻变存储器元件，可以提高存储设备的存储密度。

本发明提供的一种可实现多值存储的阻变存储器，包括半导体衬底、N-1组双层结构和位于所述N-1组双层结构上的顶电极；N-1组双层结构中的每组双层结构由一个电极和一层位于所述电极上的阻变层构成，所述N-1组双层结构位于所述衬底上且自下而上依次层叠，N为大于等于3的正整数；其中，自下而上所有的第奇数个电极并联作为阻变存储器的下电极，自下而上所有的第偶数个电极并联作为阻变存储器的上电极。优选地，所述阻变层为氧化硅、氧化锗或过渡金属氧化物。

优选地，所述N-1组双层结构中阻变层的厚度不同，或材料不同。

优选地，所述N-1组双层结构中阻变层的阻变材料发生阻变的偏置电压不同，发生阻变后的电阻值不同。

优选地，所述N-1组双层结构中阻变层的阻变材料发生阻变的电压值两两之间相差至少1V。

优选地，所述N-1组双层结构中阻变层的阻变材料发生阻变的电压值两两之间相差至少2V。

优选地，所述N-1组双层结构中阻变层的阻变材料发生阻变后的电阻值两两之间相差至少一个数量级。

优选地，所述N-1组双层结构中阻变层的阻变材料发生阻变后的电阻值两两之间相差至少两个数量级。

优选地，所述衬底为硅或锗半导体材料。从上述技术方案可以看出，本发明提供的具有层叠结构的阻变存储器，第奇数个和第偶数个电极分别连在一起作为上下电极，实际上就相当于多个阻变存储器的并联，可以达到显著的技术效果；即本发明通过将多个电极和阻变层交替层叠的方式，在不增加单元结构面积的情况下，显著提高存储器的存储密度。

也就是说，一方面，对于每一层阻变层而言，通过选择合适的阻变材料及厚度，使得每一层阻变层发生阻变所需的电压不同且发生阻变后的阻值也不同，这样，在电极上施加不同的电压，便可得到超过两个的阻值状态，从而实现存储器单元结构的多值存储。另一方面，由于采用纵向层叠的结构，存储器单元不会占用额外的面积。

附图说明

图1为现有技术中阻变存储器的结构示意图

图2为本发明具有层叠结构的阻变存储器一较佳实施例的结构示意图

具体实施方式

下面结合附图2，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，本发明具有层叠结构的阻变存储器，包括半导体衬底、N-1组双层结构和位于N-1组双层结构上的顶电极；N-1组双层结构中的每组双层结构由一个电极和一层位于电极上的阻变层构成，该N-1组双层结构位于衬底上且自下而上依次层叠，其中，N为大于等于3的正整数；其中，自下而上所有的第奇数个电极并联作为阻变存储器的下电极，自下而上所有的第偶数个电极并联作为阻变存储器的上电极。下面以N为4为例，对本发明进行进一步详细说明。

请参阅图2，图2为本发明具有层叠结构的阻变存储器一较佳实施例的结构示意图。在本实施例中，可实现多值存储的阻变存储器包括3组位于衬底201上依次层叠的双层结构。具体地，阻变存储器包括半导体衬底201，位于衬底201上依次层叠的第一双层结构（第1电极202和第1阻变层206）、第二双层结构（第2电极203、第2阻变层207）、第三双层结构（第3电极204和第3阻变层208）、以及第4电极（即顶电极）205；其中，第1电极202和第3电极204并联作为整个阻变存储器单元的下电极209，第2电极 203和第4电极205并联作为整个阻变存储器单元的上电极210。

在上述本实施例中公开的是具有4个电极、3层阻变层的阻变存储器。本领域技术人员不难想到，通过相应的增加或减少电极和阻变层，可以获得和本实施例原理相同的阻变存储器。当然，为了获得阻值状态更多、存储密度更大的阻变存储器，可以进一步增加相应的电极和阻变层的数目。

具体的，半导体衬底201可以是硅、锗等半导体材料，阻变层206、207、208可以分别是氧化硅、氧化锗、过渡金属的氧化物或其他具有阻变特性的材料的一种，也可以通过将阻变层206、207、208设置成不同的厚度，以使阻变层206、207、208发生阻变的偏置电压不同，达到阻变存储器的电阻不同的目的，例如，可以将阻变层206、207、208的厚度成等差数列递增或递减的形式。电极202、203、204和顶电极205可以是镍、铂、钨等金属材料。

在本实施例中，由于电极202和204并联，电极203和顶电极205并联，该阻变存储器单元实际上是由3个独立的阻变存储器并联而成的，自下而上分别是：由第1电极202、第1阻变层206、第2电极203组成的RRAM1，由第2电极203、第2阻变层207、第3电极204组成的RRAM2，由第3电极204、第3阻变层208、第4电极205组成的RRAM3。

对于RRAM1、RRAM2、RRAM3这三个阻变存储器，高阻状态下的电阻值分别是r1、r2、r3，发生阻变时的转换电压（即施加在上电极210和下电极209的电压）分别是V1、V2、V3（假设V1<V2<V3），发生阻变后的低阻状态下的电阻值分别是r1’、r2’、r3’（假设r1’>r2’>r3’）。为了能够提高存储器读写时的可靠性，区分状态变化时的转换电压，可选的，V1、V2、V3两两之间相差不小于1V；优选的，V1、V2、V3两两之间相差至少2V。同样的，为了能够得到易于区分的阻值状态，可选的，r1’、r2’、r3’两两之间相差至少一个数量级；优选的，电阻值两两之间相差至少两个数量级，可近似认为，r1’>>r2’>>r3’。

本实施例的阻变存储器可以存储4个状态，当该阻变存储器处于第一存储状态时，即复位（reset）时，三个阻变存储器是高阻状态，总电阻值R1=r1//r2//r3，也是高阻值的。

当该阻变存储器处于第二存储状态时，即当施加一个大小介于V1和 V2之间的置位电压，只有RRAM1发生阻变，此时，R2=r1’//r2//r3≈r1’。

当该阻变存储器处于第三存储状态时，即当施加一个大小介于V2和V3之间的置位电压，则RRAM1和RRAM2发生阻变，此时，R3=r1’//r2’//r3≈r1’//r2’。当r2’的阻值比r1’小一个量级或以上时，近似的，R3≈r2’。

当该阻变存储器处于第四存储状态时，类似的，即当施加一个大于V3的置位电压，则RRAM1、RRAM2和RRAM3都发生阻变，此时，R4=r1’//r2’//r3’≈r3’。

综上所述，通过合适的编程方式，本实施例的阻变存储器单元可以呈现出R1、R2、R3、R4四种阻值状态，且R1>>R2>>R3>>R4，这四种阻值状态可以容易的区分开，增加了存储器的读操作窗口，提高了稳定性。

从本实施例的阻变存储器充分说明不难看出，通过将4个电极和3个阻变层交替层叠的方式，在不增加单元结构面积的情况下，可以得到4个存储状态，显著提高了存储器的存储密度。当然，为了获得阻值状态更多、存储密度更大的阻变存储器，本领域技术人员不难想到，可以进一步增加相应的电极和阻变层的数目。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims

1.一种可实现多值存储的阻变存储器，其特征在于，包括：

半导体衬底；

N-1组双层结构，每组双层结构由一个电极和一层位于所述电极上的阻变层构成，所述N-1组双层结构位于所述衬底上且自下而上依次层叠，其中，N为大于等于3的正整数；以及

位于所述N-1组双层结构上的顶电极；

其中，自下而上所有的第奇数个电极并联作为阻变存储器的下电极，自下而上所有的第偶数个电极并联作为阻变存储器的上电极。

2.根据权利要求1所述的阻变存储器，其特征在于，所述阻变层为氧化硅、氧化锗或过渡金属氧化物。

3.根据权利要1所述的阻变存储器，其特征在于，所述N-1组双层结构中阻变层的厚度不同，或材料不同。

4.根据权利要求1所述的阻变存储器，其特征在于，所述N-1组双层结构中阻变层的阻变材料发生阻变的偏置电压不同，发生阻变后的电阻值不同。

5.根据权利要求3或4所述的阻变存储器，其特征在于，所述N-1组双层结构中阻变层的阻变材料发生阻变的电压值两两之间相差至少1V。

6.根据权利要求3或4所述的阻变存储器，其特征在于，所述N-1组双层结构中阻变层的阻变材料发生阻变的电压值两两之间相差至少2V。

7.根据权利要求3或4所述的阻变存储器，其特征在于，所述N-1组双层结构中阻变层的阻变材料发生阻变后的电阻值两两之间相差至少一个数量级。

8.根据权利要求3或4所述的阻变存储器，其特征在于，所述N-1组双层结构中阻变层的阻变材料发生阻变后的电阻值两两之间相差至少两个数量级。

9.根据权利要求1所述的阻变存储器，其特征在于，所述衬底为硅或锗半导体材料。