CN102054529A - 存储装置和用于制造存储装置的方法 - Google Patents

存储装置和用于制造存储装置的方法 Download PDF

Info

Publication number
CN102054529A
CN102054529A CN2010105114782A CN201010511478A CN102054529A CN 102054529 A CN102054529 A CN 102054529A CN 2010105114782 A CN2010105114782 A CN 2010105114782A CN 201010511478 A CN201010511478 A CN 201010511478A CN 102054529 A CN102054529 A CN 102054529A
Authority
CN
China
Prior art keywords
resistance
change layer
memory element
resistance change
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105114782A
Other languages
English (en)
Inventor
角野润
保田周一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102054529A publication Critical patent/CN102054529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储装置和用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，且该存储装置包括：第一存储元件，其包括第一电阻变化层和连接至所述第一电阻变化层的第一电极；以及第二存储元件，其包括第二电阻变化层和连接至所述第二电阻变化层的第二电极，其中，所述第二电阻变化层的厚度和材料以及所述第二电极与所述第二电阻变化层的接触面积中的至少一者，不同于所述第一电阻变化层的厚度和材料以及所述第一电极与所述第一电阻变化层的接触面积中的对应的一者。因此，本发明的存储装置能够进行高速重写操作并具有优异数据保持特性。

Description

存储装置和用于制造存储装置的方法
相关申请的交叉参考
本申请包含与2009年10月26日向日本专利局提交的日本在先专利申请JP 2009-245597的公开内容相关的主题，将该在先申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及使用电阻变化型存储元件的存储装置以及用于制造这种存储装置的方法。
背景技术
包括例如EEPROM(电可擦可编程只读存储器，Electrically Erasable and Programmable ROM)以及闪存等非易失性存储器的半导体装置已普遍用于各种各样的领域中。
提高例如重写计数及数据保持持久性等可靠性以及存储器结构的小型化对非易失性存储器提出重大挑战。
与以浮动式结构为代表的当前市售的闪存的结构相比，电阻变化型非易失性存储器在可靠性及小型化方面具有优势，因而已受到关注。
关于这种电阻变化型非易失性存储器，例如，已提出ReRAM(电阻型随机存取存储器，Resistive Random Access Memory)以及PCRAM(相变随机存取存储器，Phase Change Random Access Memory)(参见例如JP-T-2002-537627以及美国专利第6,339,544号；如本文所用，术语“JP-T”表示PCT专利申请的公开日语译文)。
电阻变化型非易失性存储器具有简单的结构以及高速重写性能，并且被认为适于使用多值技术实现高性能化以及高度整合化。
在电阻变化型存储元件中，已知电阻变化层的材料和结构以及连接至电阻变化层的插塞式电极的材料和结构极大地影响例如重写速度等操作特性以及例如重写持久性和数据保持等可靠性特性。
然而，这些特性常常是体现一种折衷情形，难以同时满足所有特性。
发明内容
因此，需要一种存储装置及其制造方法，该存储装置可使用电阻变化型存储元件来同时实现例如高速重写等操作特性以及例如数据保持等可靠性特性。
根据本发明的实施例，提供一种包括电阻变化型存储元件的存储装置。该存储装置包括第一存储元件，该第一存储元件包括第一电阻变化层以及连接至第一电阻变化层的第一电极。该存储装置还包括第二存储元件，该第二存储元件包括第二电阻变化层以及连接至第二电阻变化层的第二电极，其中第二电阻变化层的厚度不同于第一电阻变化层的厚度。
本发明实施例的存储装置被配置成包括第一存储元件以及第二存储元件，第二存储元件的第二电阻变化层的厚度不同于第一存储元件的第一电阻变化层的厚度。通过使这些电阻变化层具有不同的厚度，第一存储元件与第二存储元件可具有不同的重写速度以及不同的数据保持特性。
在具有较薄的电阻变化层的存储元件中，重写速度较快但数据保持特性较低。在具有较厚的电阻变化层的存储元件中，重写速度较慢但数据保持特性较高。
简单地说，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的另一实施例，提供一种包括电阻变化型存储元件的存储装置。该存储装置包括第一存储元件，该第一存储元件包括经历电阻变化的第一电阻变化层以及连接至第一电阻变化层的第一电极。该存储装置还包括第二存储元件，该第二存储元件包括经历电阻变化的第二电阻变化层以及连接至第二电阻变化层的第二电极，其中第二电阻变化层的材料不同于第一电阻变化层的材料。
本发明实施例的存储装置被配置成包括第一存储元件以及第二存储元件，第二存储元件中的第二电阻变化层的材料不同于第一存储元件的第一电阻变化层的材料。
通过此种配置，电阻变化层的材料不同的第一存储元件与第二存储元件可具有不同的重写速度以及不同的数据保持特性。
在对电阻变化层使用某一材料的存储元件中，重写速度较快但数据保持特性较低。在对电阻变化层使用某一其它材料的存储元件中，重写速度较慢但数据保持特性较高。
简单地说，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的又一实施例，提供一种包括电阻变化型存储元件的存储装置。该存储装置包括第一存储元件，该第一存储元件包括经历电阻变化的第一电阻变化层以及连接至第一电阻变化层的第一电极。该存储装置还包括第二存储元件，该第二存储元件包括经历电阻变化的第二电阻变化层以及连接至第二电阻变化层的第二电极，其中第二电极与第二电阻变化层的接触面积不同于第一电极与第一电阻变化层的接触面积。
本发明实施例的存储装置被配置成包括第一存储元件以及第二存储元件，第二存储元件中第二电极与第二电阻变化层的接触面积不同于第一存储元件中第一电极与第一电阻变化层的接触面积。
通过此种配置，电极与电阻变化层的接触面积不同的第一存储元件与第二存储元件可具有不同的重写速度以及不同的数据保持特性。
在电极与电阻变化层的接触面积较小并且因此具有集中的电场的存储元件中，重写速度较快但数据保持特性较低。在电极与电阻变化层的接触面积较大并且因此具有衰减的电场的存储元件中，重写速度较慢但数据保持特性较高。
简单地说，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的又一实施例，提供一种包括电阻变化型存储元件的存储装置。该存储装置包括第一存储元件，该第一存储元件包括经历电阻变化的第一电阻变化层以及连接至第一电阻变化层的第一电极。该存储装置还包括第二存储元件，该第二存储元件包括经历电阻变化的第二电阻变化层以及连接至第二电阻变化层的第二电极，其中第二电极的材料不同于第一存储元件的第一电极的材料。
本发明实施例的存储装置被配置成包括第一存储元件以及第二存储元件，第二存储元件中的第二电极的材料不同于第一存储元件的第一电极的材料。
通过此种配置，电极材料不同的第一存储元件与第二存储元件可具有不同的重写速度以及不同的数据保持特性。
在对电极使用某一材料的存储元件中，重写速度较快但数据保持特性较低。在对电极使用某一其它材料的存储元件中，重写速度较慢但数据保持特性较高。
简单地说，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的再一实施例，提供一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，电阻变化型存储元件包括经历电阻变化的电阻变化层以及连接至电阻变化层的电极。该方法包括以下步骤：在整个存储区域上形成电阻变化层的电阻变化材料层；以及除去存储区域的一部分中的电阻变化材料层。该方法还包括以下步骤：在整个存储区域上形成电阻变化材料层，以便形成第一存储元件以及第二存储元件，所述第一存储元件包括作为由电阻变化材料层形成的较薄层的电阻变化层，所述第二存储元件包括作为由电阻变化材料层形成的较厚层的电阻变化层。
在根据本发明实施例的用于制造存储装置的方法中，除去存储区域的一部分中的电阻变化材料层，然后在整个存储区域上形成电阻变化材料层。因此，由电阻变化材料层形成的电阻变化层在存储区域的除去了电阻变化材料层的部分中较薄，并且在未除去电阻变化材料层的其它部分中较厚。以此种方式，将第一存储元件以及第二存储元件形成为分别包括由电阻变化材料层形成的薄的电阻变化层以及厚的电阻变化层。具有较薄的电阻变化层的第一存储元件具有较快的重写速度以及较低的数据保持特性。在具有较厚的电阻变化层的第二存储元件中，重写速度较慢但数据保持特性较高。
简单地说，可将存储装置制造成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的又一实施例，提供一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，电阻变化型存储元件包括经历电阻变化的电阻变化层以及连接至电阻变化层的电极。该方法包括以下步骤：在整个存储区域上形成电阻变化层的第二电阻变化材料层；以及除去存储区域的一部分中的第二电阻变化材料层。该方法还包括以下步骤：使用与第二电阻变化材料层的材料不同的材料在整个存储区域上形成电阻变化层的第一电阻变化材料层。作为此步骤的结果，形成第一存储元件以及第二存储元件，第一存储元件包括由第一电阻变化材料层形成的电阻变化层，第二存储元件包括作为第二电阻变化材料层和第一电阻变化材料层的叠层的电阻变化层。
在根据本发明实施例的用于制造存储装置的方法中，除去存储区域的一部分中的第二电阻变化材料层，并且使用与用于第二电阻变化材料层的材料不同的材料在整个存储区域上形成电阻变化层的第一电阻变化材料层。因此，在存储区域的除去了第二电阻变化材料层的部分中，由第一电阻变化材料层形成薄的电阻变化层。在未除去第二电阻变化材料层的其它部分中，较厚的电阻变化层形成为第二电阻变化材料层和第一电阻变化材料层的叠层。以此种方式，第一存储元件形成为包括由第一电阻变化材料层形成的较薄的电阻变化层，并且第二存储元件形成为包括作为第二电阻变化材料层和第一电阻变化材料层的叠层的较厚的电阻变化层。具有较薄的电阻变化层的第一存储元件具有较快的重写速度以及较低的数据保持特性。在具有较厚的电阻变化层的第二存储元件中，重写速度较慢但数据保持特性较高。
简单地说，可将存储装置制造成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的又一实施例，提供一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，电阻变化型存储元件包括经历电阻变化的电阻变化层以及连接至电阻变化层的电极。该方法包括以下步骤：在整个存储区域上形成电阻变化层的电阻变化材料层；形成覆盖存储区域的一部分的掩模；以及在存储区域的未被掩模覆盖的部分中，在电阻变化材料层中掺杂材料。该方法还包括除去掩模形成第一存储元件以及第二存储元件的步骤，第一存储元件包括由电阻变化材料层形成的电阻变化层，第二存储元件包括由掺杂有上述材料的电阻变化材料层形成的电阻变化层。
在根据本发明实施例的用于制造存储装置的方法中，在存储区域的未遮盖部分中，在电阻变化材料层中掺杂材料。因此，在存储区域的未遮盖部分中形成掺杂有材料的电阻变化材料层，并且在存储区域的遮盖部分中形成未掺杂有材料的电阻变化材料层。以此种方式，第一存储元件形成为包括由电阻变化材料层形成的电阻变化层，并且第二存储元件形成为包括由掺杂有上述材料的电阻变化材料层形成的电阻变化层。通过改变电阻变化层的材料，第一存储元件与第二存储元件可具有不同的重写速度以及不同的数据保持特性。
简单地说，可将存储装置制造成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的再一实施例，提供一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，电阻变化型存储元件包括经历电阻变化的电阻变化层以及连接至电阻变化层的电极。该方法包括以下步骤：在整个存储区域的要形成存储元件的多个部分处的绝缘层中形成用于形成电极的开口；以及通过蚀刻，加宽存储区域的一部分中的开口。该方法还包括以下步骤：在整个存储区域上形成电极材料，堵塞这些开口；以及除去绝缘层上的电极材料，形成不同尺寸的电极。该方法还包括以下步骤：形成与电极相接触的电阻变化层，以形成具有不同尺寸的电极的第一存储元件以及第二存储元件。
在根据本发明实施例的用于制造存储装置的方法中，通过蚀刻加宽存储区域的一部分中的开口，并且在整个存储区域上形成电极材料以堵塞这些开口。因此，形成了不同尺寸的电极，这些电极包括形成于存储区域的具有宽开口的部分中的大电极以及形成于存储区域的具有未加宽的开口的其它部分中的小电极。电阻变化层被形成为与这些电极相接触，以形成具有不同尺寸的电极的第一存储元件以及第二存储元件。形成于存储区域的开口加宽部分中的较大电极与电阻变化层具有较大接触面积，因此对于第一存储元件与第二存储元件，接触面积不同。由于对于第一存储元件与第二存储元件，电极与电阻变化层的接触面积不同，因而第一存储元件与第二存储元件可具有不同的重写速度以及不同的数据保持特性。电极与电阻变化层的接触面积较小的存储元件具有较快的重写速度以及较低的数据保持特性。在电极与电阻变化层的接触面积较大的存储元件中，重写速度较慢但数据保持特性较高。
简单地说，可将存储装置制造成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的再一实施例，提供一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，电阻变化型存储元件包括经历电阻变化的电阻变化层以及连接至电阻变化层的电极。该方法包括以下步骤：在存储区域的要形成第一存储元件的区域中的绝缘层中形成用于形成第一电极的第一开口；以及形成第一电极材料，堵塞第一开口。该方法还包括以下步骤：在存储区域的要形成第二存储元件的区域中的绝缘层中形成用于形成第二电极的第二开口；以及形成不同于第一电极材料的第二电极材料，堵塞第二开口。该方法还包括以下步骤：除去绝缘层上的第一电极材料和第二电极材料，以便形成第一电极和第二电极；以及形成与第一电极和第二电极相接触的电阻变化层。作为此步骤的结果，形成包括第一电极的第一存储元件以及包括第二电极的第二存储元件。
在根据本发明实施例的用于制造存储装置的方法中，在存储区域的要形成第一存储元件的区域中的绝缘层中形成用于形成第一电极的第一开口，并且形成第一电极材料，以堵塞第一开口。此外，在存储区域的要形成第二存储元件的区域中的绝缘层中形成用于形成第二电极的第二开口，并且形成不同于第一电极材料的第二电极材料以堵塞第二开口。除去绝缘层上的第一电极材料以及第二电极材料，以便分别形成第一电极以及第二电极，并且将电阻变化层形成为与第一电极以及第二电极相接触。以此种方式，第一存储元件和第二存储元件形成为分别包括第一电极和第二电极。通过改变电极材料，第一存储元件与第二存储元件可具有不同的重写速度以及不同的数据保持特性。
简单地说，可将存储装置制造成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
根据本发明的前述各实施例，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
此外，根据本发明的前述各实施例，上述制造方法能够制造包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件的存储装置。
因此，通过本发明的各实施例，可使用相同的电阻变化型存储元件来实现使用结构完全不同的诸如DRAM和闪存等不同存储器类型的系统。
这可降低系统的成本及功耗。
此外，本发明的各实施例允许选择厚度和材料的不同组合，由此在重写性能和数据保持特性方面在存储器设计中提供更大的自由度，从而可实现许多变形。
附图说明
图1为本发明第一实施例的存储装置的结构示意图(相关部分的截面图)。
图2A及图2B为表示图1的存储装置的制造方法中的制造步骤的图。
图3C及图3D为表示图1的存储装置的制造方法中的制造步骤的图。
图4E及图4F为表示图1的存储装置的制造方法中的制造步骤的图。
图5为本发明第二实施例的存储装置的结构示意图(相关部分的截面图)。
图6为本发明第三实施例的存储装置的结构示意图(相关部分的截面图)。
图7为本发明第四实施例的存储装置的结构示意图(相关部分的截面图)。
图8为本发明第五实施例的存储装置的结构示意图(相关部分的截面图)。
图9A及图9B为表示图8的存储装置的制造方法中的制造步骤的图。
图10C及图10D为表示图8的存储装置的制造方法中的制造步骤的图。
图11为使用本发明实施例的存储装置的存储设备的框图。
图12为示意性地表示对于电阻变化层的不同厚度，施加至存储单元的电压与存储单元的电阻值之间的关系的图。
图13为表示对于电阻变化层的不同材料，电阻变化层的厚度与初始写入电压之间的关系的图。
图14A为表示电阻变化层中掺杂的Zr的浓度与初始电阻之间的关系的图；图14B为表示掺杂的Zr的浓度与阈值电压(用于写入的阈值电压)之间的关系的图。
图15为表示电阻变化层中掺杂的Si的浓度与初始电阻之间的关系的图。
图16A为表示电阻变化层中掺杂的氧的浓度与初始电阻之间的关系的图；图16B为表示掺杂的氧的浓度与阈值电压(用于写入的阈值电压)之间的关系的图。
图17A为表示对于不同的电极材料，初始电阻的变化的图；图17B为表示对于不同的电极材料，阈值电压(用于写入的阈值电压)的变化的图。
具体实施方式
以下将对本发明的最佳实施方式(在下文中称为“实施例”)进行说明。将按以下顺序进行说明：
1.发明概述
2.第一实施例
3.第二实施例
4.第三实施例
5.第四实施例
6.第五实施例
7.变形例
8.应用例
1.发明概述
在说明本发明的具体实施例之前，首先对本发明进行概述。
在本发明中，形成具有局部不同配置的电阻变化型存储元件的存储装置，以提供能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
具体而言，存储装置被配置成包括局部不同配置的第一存储元件与第二存储元件。
例如，这些不同配置可以是经历电阻变化的电阻变化层(即经历电阻变化以存储信息的存储层)的不同厚度或不同材料，或者连接至电阻变化层(存储层)的电极的不同尺寸或不同材料。
本申请的申请人已提出一种存储元件，该存储元件包括由例如氧化物等绝缘体形成的电阻变化层以及邻近电阻变化层形成的电阻变化材料供应层(也称为离子源层)，该电阻变化材料供应层包含诸如Ag、Cu和Zn等可如同离子一样运动的元素。该存储元件是一种类型的电阻变化型存储元件，其细节描述于例如日本专利申请JP-A-2007-157941中。
在此种类型的存储元件中，包含于电阻变化材料供应层中的诸如Ag、Cu和Zn等元素响应于施加至电阻变化材料供应层的正电位而离子化并扩散至电阻变化层中。这些元素在电阻变化层中累积，或在电阻变化层与电极连接的部分处通过与电子结合而沉积。结果，会降低电阻变化层的电阻值。
在此种状态下向电阻变化材料供应层施加负电位会使诸如Ag、Cu和Zn等元素再次离子化并返回电阻变化材料供应层，结果会增大电阻变化层的电阻值。电阻变化材料供应层为导体，而电阻变化层则为绝缘体。
使电阻变化层的电阻值以上述方式进行变化，并且保持以上述方式变化的电阻值的状态，从而使存储元件能够以电阻值形式存储信息。
在下文中，将基于上述概述对此种类型的存储元件的具体示例以及典型特性和测量值进行说明。
(1)改变电阻变化层(存储层)的厚度
对第一存储元件与第二存储元件使用相同的材料来形成电阻变化层。改变电阻变化层的厚度，从而在一个存储元件中较厚，而在另一存储元件中较薄。
具有较厚电阻变化层的存储元件具有优异的数据保持特性。
具有较薄电阻变化层的存储元件能够进行高速重写操作。
图12示意性地表示对于上述类型的电阻变化型存储元件中的电阻变化层的不同厚度，施加至存储单元的电压与存储单元的电阻值之间的关系。
图12表示对于电阻变化层的不同厚度a、b、c、d(a＜b＜c＜d)，施加至存储单元的电压变化时存储单元的电阻值。在电阻变化型存储元件中，无论电阻变化层的厚度如何，低电阻状态的电阻值基本上相同(电阻值R)。
对于最薄的厚度a，高电阻状态电阻值最小，约为102R。电阻值在施加电压大于2时突然减小。
对于稍厚的厚度b，高电阻状态电阻值为105R至106R。电阻值在施加电压大于3时突然减小。
类似地，高电阻状态电阻值随着厚度从厚度c增大到厚度d而增大，并且使电阻值突然减小的施加电压也随着厚度变厚而增大。
换句话说，高电阻状态电阻值在厚度较薄时较小，并且使电阻值突然减小的施加电压(对应于写入阈值电压)也是在厚度较薄时较小。相反，高电阻状态电阻值在厚度较厚时较大，并且使电阻值突然减小的施加电压(对应于写入阈值电压)也是在厚度较厚时较大。
较薄的元件需要低的写入阈值电压，从而实现低电压写入。因此，可实现高速重写操作。
较厚的元件具有较高的高电阻状态电阻值，因而与低电阻状态电阻值之间存在较大的差值。电阻值的较大差值使与所写入数据对应的写入电阻值能够稳定地保持较长的时间。
(2)改变电阻变化层(存储层)的材料
对第一存储元件与第二存储元件使用不同材料来配置电阻变化层。
例如，通过对电阻变化层使用相对低电阻的材料，可提高重写操作的速度，而通过对电阻变化层使用相对高电阻的材料，可提高数据保持特性。
可以用不同方式组合各种电阻变化层材料，例如使电阻变化层的构成元素完全或局部不同，或使电阻变化层的构成元素的比例不同。
除对电阻变化层使用不同材料外，还可如(1)中所述改变电阻变化层的厚度。
一般通过使用不同的材料分别形成各个层来形成电阻变化层为不同材料的存储元件。
其它方法包括向相同材料的各层中的仅一层引入不同物质，或向相同材料的各层引入不同物质。例如，可使用离子注入或不同物质之间的反应。
图13表示在上述类型的电阻变化型存储元件中，使用各种氧化物的不同材料的电阻变化层的厚度改变时初始写入电压(对应于写入阈值电压)的测量结果。
从图13中可看出，厚度与初始写入电压之间的关系对于不同的材料Al2O3、NiO、CoO以及CeO2不同。
例如，在厚度为2nm时，NiO具有最小的写入电压，而Al2O3则具有最大的写入电压。因此，对电阻变化层使用NiO的存储元件能够进行高速重写操作，而对电阻变化层使用Al2O3的存储元件具有改善的数据保持特性。
针对在电阻变化层中掺杂元素而引起的特性的变化，检查上述类型的电阻变化型存储元件。
图14A表示掺杂的Zr的浓度与初始电阻之间的关系。图14B表示Zr的浓度与阈值电压(用于写入的阈值电压)之间的关系。
图15表示掺杂的Si的浓度与初始电阻之间的关系。
图16A表示掺杂的氧的浓度与初始电阻之间的关系。图16B表示氧的浓度与阈值电压(用于写入的阈值电压)之间的关系。
从图14A及图14B至图16A及图16B可看出，初始电阻及阈值电压可根据所掺杂材料的浓度而变化。在Zr掺杂中，初始电阻及阈值电压随着Zr浓度的增大而趋于减小。在Si掺杂中，初始电阻随着Si浓度的增大而减小。在氧掺杂中，初始电阻及阈值电压随着氧浓度的增大而趋于增大。
通过利用这些变化，可通过选择掺杂材料及浓度而制成能够进行高速重写操作的存储元件以及具有期望的数据保持特性的存储元件。
在图14A及图14B至图16A及图16B所示的三种类型的元件中，可通过Zr掺杂或Si掺杂来制成能够进行高速重写操作的存储元件，或通过氧掺杂来制成具有期望的数据保持特性的存储元件。
(3)改变连接至电阻变化层(存储层)的电极的尺寸
在不改变电阻变化层的配置的情况下，对于第一存储元件与第二存储元件，改变连接至电阻变化层的电极的尺寸。
此种配置尤其适合于如下结构的电阻变化型存储元件：在该结构中，因在电阻变化层内形成电流路径，电阻值减小。
优选地，使具有不同尺寸的电极直接连接至电阻变化层。然而，即使在电极与电阻变化层之间存在非常薄的层的情况下，也可获得使存储元件的特性改变的效果。
尤其是当改变电极尺寸来增大电极与电阻变化层的接触面积时，通过改变电极的尺寸而引起的特性变化变得更加明显。例如，当电极与电阻变化层接触的端面为矩形形状时，可改变两个边中的一边而另一边保持不变，或者可增加两个边的长度。还可在电极与电阻变化层接触的端面为圆形或椭圆形时，改变尺寸以增大面积。当尺寸变化不会实质改变电极与电阻变化层的接触面积时，电极尺寸的变化不可能产生显著的特性变化，除非与电阻变化层接触的端面具有显著不同的形状。
增大电极与电阻变化层的接触面积会衰减施加至电阻变化层的电场并改善数据保持特性。
减小电极与电阻变化层的接触面积会使电场集中到小的区域上，并且能够进行高速重写操作。
(4)改变连接至电阻变化层(存储层)的电极的材料
在不改变电阻变化层的配置的情况下，对于第一存储元件和第二存储元件，改变连接至电阻变化层的电极的材料。
由于通过改变电极材料而获得特性变化，因而与如(3)所述改变电极尺寸相比，此方法适用于更广范围的电阻变化型存储元件结构。
无论其材料改变了的电极是直接连接至电阻变化层还是通过其它层连接至电阻变化层，均可获得改变存储元件的特性的效果。
关于初始电阻及用于写入的阈值电压的变化，使用不同的电极材料来检查上述类型的电阻变化型存储元件。图17A表示对于三种不同的电极材料WZrNb、WN以及TaN，初始电阻的变化。图17B表示对于这些不同电极材料，阈值电压(用于写入的阈值电压)的变化。
从图17A中可看出，无论电极材料如何，初始电阻几乎不变。
从图17B中可看出，阈值电压(用于写入的阈值电压)根据电极材料变化。
因此，可通过改变电极材料而仅改变用于写入的阈值电压，而不会改变初始电阻。
本发明并不限于上述类型的电阻变化型存储元件，并且适用于宽广范围的电阻变化型存储元件的存储元件结构。
例如，本发明还适用于相关技术中提出的ReRAM以及PCRAM。
在上述类型的电阻变化型存储元件中，由电阻变化层以及电阻变化材料供应层(离子源层)执行电阻变化操作。
这与例如一般使用单个电阻变化层进行电阻变化操作的ReRAM以及PCRAM不同。
2.第一实施例
以下，将对本发明的具体实施例进行说明。
图1显示本发明第一实施例的存储装置的示意性结构的图(相关部分的截面图)。
本实施例是本发明在如下类型的电阻变化型存储元件中的应用：在此种类型中，如上所述，由电阻变化层及电阻变化材料供应层(离子源层)执行电阻变化操作。
使用上述电阻变化型存储元件来配置存储装置。图1所示的截面显示不同特性的两个存储元件的相邻部分。
这两个存储元件中的各个存储元件被配置成包括电阻变化材料供应层1、电阻变化层2或电阻变化层3、插塞式电极(电极层)4以及下部电极5。各个存储元件的插塞式电极(电极层)4和下部电极5通过绝缘层6绝缘。
电阻变化材料供应层1形成于电阻变化层2及电阻变化层3上，并且供应使电阻变化层2及电阻变化层3中发生电阻变化的金属元素离子。电阻变化材料供应层1也称为离子源层。
当来自电阻变化材料供应层1的金属元素离子进出于电阻变化层2及电阻变化层3时，电阻变化层2及电阻变化层3经历电阻变化。
应注意，电阻变化材料供应层1以及电阻变化层2和电阻变化层3可连续地形成于如图1所示的相邻存储元件之间，或可分别单独形成。
插塞式电极4在电阻变化层2及电阻变化层3下面与它们连接。
下部电极5在插塞式电极4下面与插塞式电极4连接，并且与插塞式电极4相比具有较大的宽度。
在电阻变化材料供应层1上设置有上部电极10A及上部电极10B。
上部电极10A及上部电极10B可由多个存储元件共用，或可针对这些存储元件分别形成。
在本实施例的存储装置中，如图1所示，对于这两个存储元件，电阻变化层具有不同的厚度。具体而言，存储装置具有上述(1)中所述的配置。
在图1中，为左侧存储元件(第一存储元件)形成作为薄的第一电阻变化层的电阻变化层3，并且为右侧存储元件(第二存储元件)形成作为厚的第二电阻变化层的电阻变化层2。
此种配置允许左侧存储元件(第一存储元件)执行高速重写操作，并允许右侧存储元件(第二存储元件)具有期望的数据保持特性。
下部电极5的材料不受具体限制，并且可使用用于半导体装置等的一般电极材料。
诸如TiN、W、WZrNb以及TaN等材料可用于插塞式电极4。
诸如氧化钨、Ta2O5、Al2O3、SiO2、NiO、CoO、CeO2以及HfO2等材料可用于电阻变化层2及电阻变化层3。
电阻变化材料供应层1可使用作为移动离子的诸如Zr、Cu和Ag等金属材料、以及诸如S、Se和Te等硫族元素。电阻变化材料供应层1可被配置成包括这两种材料。具体而言，例如，电阻变化材料供应层1可被配置成包括至少一种选自S、Se和Te的元素以及至少一种选自Zr、Cu和Ag的元素。
图1仅例示不同配置的两种存储元件。然而，实际上可以大量地形成这些不同配置的存储元件来构成存储装置。在稍后说明的其它实施例中也是如此。
例如，可如下制造本实施例的存储装置。
从如图2A所示已形成绝缘层6、下部电极5以及插塞式电极4的状态开始对制造方法进行说明。这些构件可使用已知方法形成。
如图2B所示，使用将变为电阻变化层的材料在整个存储区域上形成与插塞式电极4相接触的电阻变化材料层11。
然后，如图3C所示，使用光刻技术(photolithography technique)在覆盖右侧存储元件(第二存储元件)的图形上形成抗蚀剂12。
之后，如图3D所示，使用抗蚀剂12作为掩模，通过蚀刻除去存储区域的一部分处的左侧存储元件(第一存储元件)部分上的电阻变化材料层11。
然后，如图4E所示，除去抗蚀剂12。结果，电阻变化材料层11仅残留在右侧存储元件部分上。
接着，在整个存储区域上沉积电阻变化材料层。结果，如图4F所示，薄的第一电阻变化层3形成于图4E中除去了电阻变化材料层11的左侧存储元件(第一存储元件)上。厚的第二电阻变化层2形成于图4E中未除去电阻变化材料层11的右侧存储元件(第二存储元件)上。
然后，在不同厚度的电阻变化层2与电阻变化层3上形成电阻变化材料供应层1。此处，优选地，以如下方式形成电阻变化材料供应层1：以此方式，能够消除由电阻变化层2与电阻变化层3的不同厚度所形成的台阶，并使电阻变化材料供应层1的上表面平坦。
然后，形成连接至电阻变化材料供应层1的上部电极10A及上部电极10B。
可通过形成图1所示的两个存储元件来以此方式制造存储装置。
根据本实施例的存储装置的配置，由于这两个存储元件的电阻变化层2及电阻变化层3的不同厚度，因此在具有薄的电阻变化层3的左侧第一存储元件中重写速度较快但数据保持特性较低，而在具有厚的电阻变化层2的右侧第二存储元件中重写速度较慢但数据保持特性较高。具体而言，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
3.第二实施例
图5显示本发明第二实施例的存储装置的示意性结构的图(相关部分的截面图)。
图5所示的截面显示不同特性的两个存储元件的相邻部分。
这两个存储元件的基本配置与第一实施例中所述的基本配置相同。
在本实施例的存储装置中，对于图5所示的两个存储元件，电阻变化层2与电阻变化层3的厚度及材料不同。具体而言，存储装置具有上述(1)及(2)中所述的配置的组合。
在图5的左侧存储元件(第一存储元件)中，仅第一电阻变化材料层11形成第一电阻变化层3。在右侧存储元件(第二存储元件)中，第二电阻变化材料层13和第一电阻变化材料层11层叠形成第二电阻变化层2。
第二电阻变化材料层13具有与第一电阻变化材料层11基本上相同的厚度。右侧存储元件(第二存储元件)的第二电阻变化层2的厚度约为左侧存储元件(第一存储元件)的第一电阻变化层3厚度的两倍。
电阻变化材料层11与电阻变化材料层13由不同的材料制成，这些不同的材料可选自例如氧化钨、Ta2O5、Al2O3、SiO2、NiO、CoO、CeO2以及HfO2。
例如，可通过组合诸如Ta2O5、Al2O3、SiO2、NiO、CoO、CeO2以及HfO2等例如预期能提高数据保持特性的材料来实现不同程度的高性能及数据保持特性。
对于其它层，可使用第一实施例中所述的相同或类似的材料。
可使用在第一实施例中参照图2A至图4F所述的存储装置制造方法来制造本实施例的存储装置。
具体而言，将在图2B的步骤中形成于整个存储区域上的膜替换为第二电阻变化材料层13，并且在图3D的步骤中除去存储区域的一部分处的左侧存储元件(第一存储元件)上的第二电阻变化材料层13。然后，在图4F的步骤中，在第二电阻变化材料层13上形成第一电阻变化材料层11，从而在右侧存储元件(第二存储元件)中形成作为电阻变化材料层13和电阻变化材料层11的双层的叠层的第二电阻变化层2。
根据本实施例的存储装置的配置，由于对于这两个存储元件，电阻变化层2与电阻变化层3的厚度及材料不同，因而在具有薄的电阻变化层3的左侧第一存储元件中，重写速度较快但数据保持特性较低。具有厚的电阻变化层2的右侧第二存储元件则具有较低的重写速度以及较高的数据保持特性。
具体而言，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异的数据保持特性的存储元件。
4.第三实施例
图6显示本发明第三实施例的存储装置的示意性结构的图(相关部分的截面图)。
图6所示的截面显示不同特性的两个存储元件的相邻部分。
这两个存储元件的基本配置与前述实施例中所述的基本配置相同。
在本实施例的存储装置中，对于图6所示的两个存储元件，电阻变化层2与电阻变化层3具有相同的厚度但不同的材料。具体而言，存储装置具有上述(2)中所述的配置。
在图6的左侧存储元件(第一存储元件)中，仅第一电阻变化材料层11形成第一电阻变化层3。在右侧存储元件(第二存储元件)中，第三电阻变化材料层14形成第二电阻变化层2。
第三电阻变化材料层14的材料不同于第一电阻变化材料层11的材料。具体而言，例如，第三电阻变化材料层14的材料包括新的构成元素，或具有不同比例的构成元素。
可如下制造本实施例的存储装置。在均匀地形成第一电阻变化材料层11之后，通过例如离子注入，仅对要变为第三电阻变化材料层14的部分进行掺杂，来添加额外的构成元素或改变构成元素的比例。
具体而言，例如，可使用锆、硅、氧以及贵金属作为有助于改善数据保持特性的掺杂材料。
利用这些材料形成第三电阻变化材料层14能改善包括第三电阻变化材料层14的右侧存储元件(第二存储元件)的数据保持特性。
根据本实施例的存储装置的配置，由于对于这两个存储元件，电阻变化层2与电阻变化层3的材料不同，因而左侧第一存储元件与右侧第二存储元件可具有不同的重写特性以及不同的数据保持特性。
在具有某一材料的电阻变化层的存储元件中，重写速度较高但数据保持特性较低，而在具有某一其它材料的电阻变化层的存储元件中，重写速度较慢但数据保持特性较高。
具体而言，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
在本实施例中，左侧第一存储元件的第一电阻变化层3与右侧第二存储元件的第二电阻变化层2具有相同的厚度，因此可使电阻变化层的上表面平坦化。
作为第三实施例的变形，可通过在均质的电阻变化材料层中掺杂不同的材料来形成不同材料的电阻变化层。
5.第四实施例
图7显示本发明第四实施例的存储装置的示意性结构的图(相关部分的截面图)。
图7所示的截面显示不同特性的两个存储元件的相邻部分。
这两个存储元件的基本配置与前述各实施例中所述的基本配置相同。
在本实施例的存储装置中，不同尺寸的电极连接至对于图7所示的这两个存储元件而言具有相同配置的电阻变化层3。具体而言，存储装置具有上述(3)中所述的配置。
在图7的左侧存储元件(第一存储元件)中，较窄的插塞式电极4作为第一电极连接至电阻变化层3。在右侧存储元件(第二存储元件)中，较宽的插塞式电极7作为第二电极连接至电阻变化层3。
较窄的插塞式电极4与较宽的插塞式电极7由相同的电极材料形成。
在连接至较窄的插塞式电极4的左侧第一存储元件中，插塞式电极4与电阻变化层3的接触面积(接触面)较小。因此，电场集中在小的区域中，并且使重写速度提高。
在连接至较宽的插塞式电极7的右侧第二存储元件中，插塞式电极7与电阻变化层3的接触面积(接触面)较大。这使电场衰减，并且使数据保持特性提高。
在本实施例的存储装置的制造中，可通过光刻来同时形成不同开口尺寸的图形，或者可首先形成相同开口尺寸的图形，然后可仅在需要形成较宽插塞的区域中通过湿式蚀刻等方法来增大开口尺寸。
在本实施例中，由于这两个存储元件与不同宽度的插塞式电极4和插塞式电极7连接，因而左侧第一存储元件与右侧第二存储元件可具有不同的重写特性以及数据保持特性。
包括较窄的插塞式电极4的左侧第一存储元件具有较快的重写速度以及较低的数据保持特性。在包括较宽的插塞式电极7的右侧第二存储元件中，重写速度较慢但数据保持特性较高。
具体而言，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
6.第五实施例
图8显示本发明第五实施例的存储装置的示意性结构的图(相关部分的截面图)。
图8所示的截面显示不同特性的两个存储元件的相邻部分。
这两个存储元件的基本配置与前述实施例中所述的基本配置相同。
在本实施例的存储装置中，不同材料的电极连接至对于图8所示的这两个存储元件而言具有相同配置的电阻变化层3。具体而言，存储装置具有上述(4)中所述的配置。
在图8的左侧存储元件(第一存储元件)中，上述第四实施例中所述的相同材料的插塞式电极4作为第一电极连接至电阻变化层3。在右侧存储元件(第二存储元件)中，材料不同于插塞式电极4的材料的插塞式电极8作为第二电极连接至电阻变化层3。
插塞式电极4与插塞式电极8以基本上相同的尺寸形成。
用于插塞式电极的电极材料的示例包括TiN、W、WZrNb以及TaN。
可将这些材料与其它材料一起使用来实现不同特性的存储元件，所述其它材料使用预期能在高电阻下改善数据保持特性的例如Zr、Nb、Mo以及Ta等。
假设对插塞式电极4以及插塞式电极8中的一者使用选自TiN、W、WZrNb以及TaN的材料，并且对另一插塞式电极使用选自Zr、Nb、Mo以及Ta的材料。在此种情形中，在包括上述插塞式电极中的一者的存储元件中，可以用相对高的速度执行重写操作，而对于包括另一插塞式电极的存储元件，可提供期望的数据保持特性。
例如可如下制造本实施例的存储装置。
如图9A所示，在要形成左侧存储元件(第一存储元件)的区域中，在绝缘层6的表面上形成于用于插塞式电极4且与下部电极5相接触的电极材料层15。电极材料层15不与右侧存储元件(第二存储元件)的下部电极5相接触。仅与左侧存储元件的下部电极5相接触的电极材料层15能够通过利用光刻以及蚀刻仅在要形成左侧存储元件的区域中形成用于插塞式电极4的开口形成。在绝缘层中形成开口(第一开口)之后，通过堵塞第一开口来形成用于插塞式电极4的材料的上述电极材料层15。
然后，如图9B所示，利用光刻以及蚀刻，在要形成右侧存储元件(第二存储元件)的区域中形成从表面延伸至下部电极5的开口(第二开口)。
之后，如图10C所示，在表面上形成材料不同于电极材料层15的电极材料层16，堵塞形成于右侧存储元件的下部电极5上的第二开口。
然后，如图10D所示，通过例如研磨等方法除去绝缘层6上的电极材料层15以及电极材料层16。由此得到由电极材料层15形成的插塞式电极4以及由电极材料层16形成的插塞式电极8。
接着，依次形成电阻变化层3、电阻变化材料供应层1以及电阻变化材料供应层1上的电极。
可以此方式制造图8的存储装置。
在本实施例的存储装置中，由于连接至存储元件的电阻变化层3的插塞式电极4与插塞式电极8的材料不同，因而左侧第一存储元件与右侧第二存储元件可具有不同的重写特征以及数据保持特性。
在包括某一材料的插塞式电极的存储元件中，重写速度较快但数据保持特性较低，而在包括某一不同材料的插塞式电极的存储元件中，重写速度较慢但数据保持特性较高。
具体而言，存储装置可被配置成包括能够进行高速重写操作的存储元件以及具有优异数据保持特性的存储元件。
7.变形例
在前述各实施例中，形成了局部不同配置的两种存储元件。本发明还包括被配置成包括局部不同配置的三种以上存储元件的存储装置。
在前述各实施例中，局部不同配置的两种存储元件包括对这些存储元件共用的电阻变化材料供应层1以及对这些存储元件完全或部分地共用的电阻变化层2及电阻变化层3，并且电阻变化材料供应层1与电阻变化层2和电阻变化层3彼此相邻地形成。
在本发明中，可为各个存储元件分别设置电阻变化层以及电阻变化材料供应层。
然而，在减少制造步骤的数量方面，更加有利的是如在上述各实施例中一样，设置对局部不同配置的两种存储元件共用的电阻变化材料供应层1以及/或者电阻变化层2和电阻变化层3，而不是分别为各个存储元件设置这些层。
在上述各实施例中，电阻变化层2和电阻变化层3形成于为各个存储元件分别设置的插塞式电极4、插塞式电极7以及插塞式电极8上，并且电阻变化材料供应层1形成于这些层上。
本发明还包括翻转的层结构：电阻变化层形成于电阻变化材料供应层上，并且为各个存储元件分别设置的电极层形成于电阻变化层上。
然而，在制造容易性方面，更加有利的是如在上述各实施例中一样，在插塞式电极4、插塞式电极7以及插塞式电极8上形成电阻变化层2和电阻变化层3，这是因为能够为各个存储元件对电极进行图形化，而不会对电阻变化层2和电阻变化层3造成不良影响。
在前述各实施例中，电阻变化材料供应层1形成于电阻变化层2和电阻变化层3上，并且经历由这两个层引起的电阻变化的电阻变化型存储元件被使用。
然而，本发明并不限于此种配置的电阻变化型存储元件，而是还适用于其它配置的电阻变化型存储元件。本发明还适用于经历仅由单个电阻变化层引起的电阻变化的电阻变化型存储元件(例如上述ReRAM以及PCRAM)。
8.应用例
图11显示使用本发明实施例的存储装置的存储设备的框图。
图11所示的存储设备100包括用于高速RAM的非易失性存储器阵列111以及长期存储非易失性存储器阵列112。非易失性存储器阵列111和非易失性存储器阵列112各包括X解码器103和Y列解码器104。存储设备100还包括输入部101、控制单元电路-电源电路102、参考电路-定时器107、感测放大器(SA)-锁存电路105以及输出部106。
输入部101接收数据信号DATA、芯片使能信号CE以及写入使能信号WE。
高速RAM非易失性存储器阵列111以及长期存储非易失性存储器阵列112分别由如上述各实施例中所述的局部不同配置的两种存储元件构成。
在图11的电路框图中，高速RAM非易失性存储器阵列111以及长期存储非易失性存储器阵列112是分别设置的。
然而，如在前述各实施例中一样，高速RAM非易失性存储器阵列111与长期存储非易失性存储器阵列112实际上彼此相邻地设置。例如，非易失性存储器阵列111与非易失性存储器阵列112形成于芯片的分开的区域中，并分别接线。
在相关技术中，需要两种存储器来实现这种配置的存储设备，例如通过使用用于高速RAM的DRAM以及长期存储闪存。
相反，在本发明实施例的存储装置中，可使用相同的电阻变化型存储元件来提供两种不同类型的存储器：非易失性存储器阵列111以及非易失性存储器阵列112。因此，与相关技术相比，能够以较低成本实现如图11所示的存储设备，并且可降低功耗。
此外，本发明实施例的存储装置允许选择厚度和材料的不同组合，并由此在重写性能以及长期存储性能方面在存储元件的设计中提供更大的自由度，从而可实现各种结构。
图11所示配置的存储设备可用于例如在长期存储非易失性存储器阵列112中保存RAM区域数据。
此外，高速RAM非易失性存储器阵列111可用作计算区域，而长期存储非易失性存储器阵列112则用作用于保存加密软件以及代码的区域。
本发明并不限于上述各实施例，而是可在本发明的范围内以多种方式进行修改。

Claims (15)

1.一种存储装置，其包括电阻变化型存储元件，所述存储装置包括：
第一存储元件，其包括第一电阻变化层和连接至所述第一电阻变化层的第一电极；以及
第二存储元件，其包括第二电阻变化层和连接至所述第二电阻变化层的第二电极，
其中，所述第二电阻变化层的厚度和材料以及所述第二电极与所述第二电阻变化层的接触面积中的至少一者，不同于所述第一电阻变化层的厚度和材料以及所述第一电极与所述第一电阻变化层的接触面积中的对应的一者。
2.如权利要求1所述的存储装置，其中，所述第一存储元件和所述第二存储元件分别与所述第一电阻变化层和所述第二电阻变化层连接，并且还包括电阻变化材料供应层，所述电阻变化材料供应层包含用于改变所述第一电阻变化层和所述第二电阻变化层的电阻的材料并向所述第一电阻变化层和所述第二电阻变化层供应所述材料。
3.如权利要求2所述的存储装置，其中，所述电阻变化材料供应层包括选自S、Se和Te中的至少一种元素以及选自Zr、Cu和Ag中的至少一种元素。
4.如权利要求1所述的存储装置，其中，所述第二电阻变化层的厚度和材料分别不同于所述第一电阻变化层的厚度和材料。
5.如权利要求1所述的存储装置，其中，所述第一电阻变化层和所述第二电阻变化层由选自氧化钨、Ta2O5、Al2O3、SiO2、NiO、CoO、CeO2和HfO2中的材料形成。
6.如权利要求1所述的存储装置，其中，选自锆、硅、氧和贵金属中的至少一种元素被引入所述第二电阻变化层。 
7.一种存储装置，其包括电阻变化型存储元件，所述存储装置包括：
第一存储元件，其包括经历电阻变化的第一电阻变化层和连接至所述第一电阻变化层的第一电极；以及
第二存储元件，其包括经历电阻变化的第二电阻变化层和连接至所述第二电阻变化层的第二电极，
其中，所述第二电极的材料不同于所述第一电极的材料。
8.如权利要求7所述的存储装置，其中，所述第一存储元件和所述第二存储元件分别与所述第一电阻变化层和所述第二电阻变化层连接，并且还包括电阻变化材料供应层，所述电阻变化材料供应层包含用于改变所述第一电阻变化层和所述第二电阻变化层的电阻的材料并向所述第一电阻变化层和所述第二电阻变化层供应所述材料。
9.如权利要求8所述的存储装置，其中，所述电阻变化材料供应层包括选自S、Se和Te中的至少一种元素以及选自Zr、Cu和Ag中的至少一种元素。
10.如权利要求7所述的存储装置，其中，所述第一电阻变化层和所述第二电阻变化层由选自氧化钨、Ta2O5、Al2O3、SiO2、NiO、CoO、CeO2和HfO2中的材料形成。
11.一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，所述电阻变化型存储元件包括经历电阻变化的电阻变化层和连接至所述电阻变化层的电极，所述方法包括以下步骤：
在整个存储区域上形成所述电阻变化层的电阻变化材料层；
除去所述存储区域的一部分中的所述电阻变化材料层；以及
在整个存储区域上再次形成所述电阻变化材料层，以便形成第一存储元件和第二存储元件，所述第一存储元件包括作为由所述电阻变化材料层形成的较薄层的电阻变化层，所述第二存储元件包括作为由所述电阻变化材料层形成的较厚层的电阻变化层。 
12.一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，所述电阻变化型存储元件包括经历电阻变化的电阻变化层和连接至所述电阻变化层的电极，所述方法包括以下步骤：
在整个存储区域上形成所述电阻变化层的第二电阻变化材料层；
除去所述存储区域的一部分中的所述第二电阻变化材料层；以及
使用与所述第二电阻变化材料层的材料不同的材料在整个存储区域上形成所述电阻变化层的第一电阻变化材料层，以便形成第一存储元件和第二存储元件，所述第一存储元件包括由所述第一电阻变化材料层形成的电阻变化层，所述第二存储元件包括作为所述第二电阻变化材料层和所述第一电阻变化材料层的叠层的电阻变化层。
13.一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，所述电阻变化型存储元件包括经历电阻变化的电阻变化层和连接至所述电阻变化层的电极，所述方法包括以下步骤：
在整个存储区域上形成所述电阻变化层的电阻变化材料层；
形成覆盖所述存储区域的一部分的掩模；
在所述存储区域的未被所述掩模覆盖的部分中，在所述电阻变化材料层中掺杂材料；以及
除去所述掩模，形成第一存储元件和第二存储元件，所述第一存储元件包括由所述电阻变化材料层形成的电阻变化层，所述第二存储元件包括由掺杂有所述材料的所述电阻变化材料层形成的电阻变化层。
14.一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，所述电阻变化型存储元件包括经历电阻变化的电阻变化层和连接至所述电阻变化层的电极，所述方法包括以下步骤：
在整个存储区域的要形成所述存储元件的部分处的绝缘层中形成用于形成电极的开口；
通过蚀刻，加宽所述存储区域的一部分中的所述开口；
在整个存储区域上形成电极材料，堵塞所述开口；
除去所述绝缘层上的所述电极材料，形成不同尺寸的所述电极；以及 
形成与所述电极接触的所述电阻变化层，以便形成具有不同尺寸的所述电极的第一存储元件和第二存储元件。
15.一种用于制造存储装置的方法，所述存储装置包括电阻变化型存储元件，所述电阻变化型存储元件包括经历电阻变化的电阻变化层和连接至所述电阻变化层的电极，所述方法包括以下步骤：
在存储区域的要形成第一存储元件的区域中的绝缘层中形成用于形成第一电极的第一开口；
形成第一电极材料，堵塞所述第一开口；
在所述存储区域的要形成第二存储元件的区域中的所述绝缘层中形成用于形成第二电极的第二开口；
形成不同于所述第一电极材料的第二电极材料，堵塞所述第二开口；
除去所述绝缘层上的所述第一电极材料和所述第二电极材料，以便形成所述第一电极和所述第二电极；以及
形成与所述第一电极和所述第二电极接触的所述电阻变化层，以便形成包括所述第一电极的所述第一存储元件和包括所述第二电极的所述第二存储元件。 
CN2010105114782A 2009-10-26 2010-10-19 存储装置和用于制造存储装置的方法 Pending CN102054529A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-245597 2009-10-26
JP2009245597A JP5659480B2 (ja) 2009-10-26 2009-10-26 記憶装置の製造方法

Publications (1)

Publication Number Publication Date
CN102054529A true CN102054529A (zh) 2011-05-11

Family

ID=43897614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105114782A Pending CN102054529A (zh) 2009-10-26 2010-10-19 存储装置和用于制造存储装置的方法

Country Status (3)

Country Link
US (2) US8476614B2 (zh)
JP (1) JP5659480B2 (zh)
CN (1) CN102054529A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103682096A (zh) * 2013-12-31 2014-03-26 上海集成电路研发中心有限公司 一种可实现多值存储的阻变存储器
CN107275358A (zh) * 2012-06-18 2017-10-20 三星电子株式会社 具有多水平单元的非易失性存储装置及其编程方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI431762B (zh) 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
FR2970589B1 (fr) 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile
CN102306706A (zh) * 2011-09-20 2012-01-04 北京大学 多阻态阻变存储器及利用其实现多阻态的方法
WO2013054506A1 (ja) * 2011-10-11 2013-04-18 パナソニック株式会社 半導体記憶素子の製造方法
US9318699B2 (en) 2012-01-18 2016-04-19 Micron Technology, Inc. Resistive memory cell structures and methods
SG11201405685RA (en) * 2012-03-14 2014-11-27 Tokyo Inst Tech Resistance change memory device
US9130167B2 (en) 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US9496491B2 (en) * 2012-05-21 2016-11-15 Micron Technology, Inc. Methods of forming a metal chalcogenide material and related methods of forming a memory cell
JP5957375B2 (ja) * 2012-11-30 2016-07-27 株式会社日立製作所 相変化メモリ
FR3004576B1 (fr) 2013-04-15 2019-11-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule memoire avec memorisation de donnees non volatile
FR3004577A1 (zh) 2013-04-15 2014-10-17 Commissariat Energie Atomique
US9184377B2 (en) * 2013-06-11 2015-11-10 Micron Technology, Inc. Resistance variable memory cell structures and methods
FR3008219B1 (fr) * 2013-07-05 2016-12-09 Commissariat Energie Atomique Dispositif a memoire non volatile
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
TWI559305B (zh) * 2015-08-07 2016-11-21 Univ Chang Gung Resistive memory with multiple resistive states
JP2018045742A (ja) * 2016-09-13 2018-03-22 ルネサスエレクトロニクス株式会社 記憶装置及び記憶装置の管理方法
US10103325B2 (en) * 2016-12-15 2018-10-16 Winbond Electronics Corp. Resistance change memory device and fabrication method thereof
US10839195B2 (en) * 2017-08-08 2020-11-17 Uchicago Argonne, Llc Machine learning technique to identify grains in polycrystalline materials samples
KR102630031B1 (ko) * 2018-10-05 2024-01-30 삼성전자주식회사 가변 저항 메모리 장치
KR20200115949A (ko) 2019-03-29 2020-10-08 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
FR3097369B1 (fr) * 2019-06-12 2021-06-25 Commissariat Energie Atomique Procédé de fabrication d’une cellule mémoire résistive de type oxram
TWI709166B (zh) 2019-10-05 2020-11-01 華邦電子股份有限公司 電阻式隨機存取記憶體陣列及其製造方法
US11663494B2 (en) 2019-12-05 2023-05-30 Uchicago Argonne, Llc Systems and methods for hierarchical multi-objective optimization
US11651839B2 (en) 2020-03-02 2023-05-16 Uchicago Argonne, Llc Systems and methods for generating phase diagrams for metastable material states
US11710038B2 (en) 2020-04-13 2023-07-25 Uchicago Argonne, Llc Systems and methods for active learning from sparse training data

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195192A (zh) * 1997-03-27 1998-10-07 三菱电机株式会社 半导体器件及其制造方法
US20060077706A1 (en) * 2004-10-08 2006-04-13 Chien-Ming Li Multilevel phase-change memory, operating method and manufacture method thereof
JP2006135043A (ja) * 2004-11-05 2006-05-25 Sharp Corp 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法
JP2007157941A (ja) * 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
CN1989619A (zh) * 2004-07-22 2007-06-27 索尼株式会社 存储元件
CN101150138A (zh) * 2006-09-20 2008-03-26 三星电子株式会社 包括具有不同相变材料的存储器单元的相变存储器件以及相关方法和系统
CN101252168A (zh) * 2007-02-21 2008-08-27 旺宏电子股份有限公司 具有加热器的相变化储存单元及其制造方法
CN101290968A (zh) * 2007-04-17 2008-10-22 旺宏电子股份有限公司 具有侧壁接触侧电极的存储单元

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1191635C (zh) * 1999-02-17 2005-03-02 国际商业机器公司 用于存储信息的微电子器件及其方法
JP2001015613A (ja) * 1999-06-29 2001-01-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
JP2006108645A (ja) * 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
JP2006120706A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置およびその駆動方法
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP2011044443A (ja) * 2007-12-17 2011-03-03 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009260052A (ja) * 2008-04-17 2009-11-05 Panasonic Corp 不揮発性半導体記憶装置とその製造方法および半導体装置
JP5419983B2 (ja) * 2009-07-31 2014-02-19 株式会社東芝 不揮発性記憶装置
WO2011030559A1 (ja) * 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP2011066285A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性記憶素子および不揮発性記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195192A (zh) * 1997-03-27 1998-10-07 三菱电机株式会社 半导体器件及其制造方法
CN1989619A (zh) * 2004-07-22 2007-06-27 索尼株式会社 存储元件
US20060077706A1 (en) * 2004-10-08 2006-04-13 Chien-Ming Li Multilevel phase-change memory, operating method and manufacture method thereof
JP2006135043A (ja) * 2004-11-05 2006-05-25 Sharp Corp 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法
JP2007157941A (ja) * 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
CN101150138A (zh) * 2006-09-20 2008-03-26 三星电子株式会社 包括具有不同相变材料的存储器单元的相变存储器件以及相关方法和系统
CN101252168A (zh) * 2007-02-21 2008-08-27 旺宏电子股份有限公司 具有加热器的相变化储存单元及其制造方法
CN101290968A (zh) * 2007-04-17 2008-10-22 旺宏电子股份有限公司 具有侧壁接触侧电极的存储单元

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275358A (zh) * 2012-06-18 2017-10-20 三星电子株式会社 具有多水平单元的非易失性存储装置及其编程方法
CN107275358B (zh) * 2012-06-18 2020-09-22 三星电子株式会社 具有多水平单元的非易失性存储装置及其编程方法
CN103682096A (zh) * 2013-12-31 2014-03-26 上海集成电路研发中心有限公司 一种可实现多值存储的阻变存储器
CN103682096B (zh) * 2013-12-31 2018-11-09 上海集成电路研发中心有限公司 一种可实现多值存储的阻变存储器

Also Published As

Publication number Publication date
US20130299765A1 (en) 2013-11-14
JP2011091325A (ja) 2011-05-06
US20110095255A1 (en) 2011-04-28
US8835895B2 (en) 2014-09-16
US8476614B2 (en) 2013-07-02
JP5659480B2 (ja) 2015-01-28

Similar Documents

Publication Publication Date Title
CN102054529A (zh) 存储装置和用于制造存储装置的方法
US9153624B2 (en) Scaling of filament based RRAM
JP5079927B2 (ja) 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
US9768234B2 (en) Resistive memory architecture and devices
US8048755B2 (en) Resistive memory and methods of processing resistive memory
KR101239158B1 (ko) 기억소자 및 기억장치
EP2847794B1 (en) Switching device structures and methods
US10153431B2 (en) Resistive memory having confined filament formation
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
CN101796640A (zh) 非易失性存储元件、非易失性存储装置、以及其制造方法
TWI556443B (zh) 具有導電氧化物及電極堆疊之低電壓嵌入式記憶體
US8742386B2 (en) Oxide based memory with a controlled oxygen vacancy conduction path
TWI683366B (zh) 電阻變化元件及記憶裝置
US11711987B2 (en) Memory electrodes and formation thereof
TW202333398A (zh) 電阻式記憶胞及其相關的陣列結構
TW201013919A (en) High density resistance based semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20151118

C20 Patent right or utility model deemed to be abandoned or is abandoned