JP5419983B2 - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP5419983B2 JP5419983B2 JP2011524607A JP2011524607A JP5419983B2 JP 5419983 B2 JP5419983 B2 JP 5419983B2 JP 2011524607 A JP2011524607 A JP 2011524607A JP 2011524607 A JP2011524607 A JP 2011524607A JP 5419983 B2 JP5419983 B2 JP 5419983B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrode
- boundary portion
- memory device
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 48
- 239000000203 mixture Substances 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000006722 reduction reaction Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 585
- 239000010408 film Substances 0.000 description 122
- 238000000034 method Methods 0.000 description 69
- 230000008859 change Effects 0.000 description 47
- 239000000463 material Substances 0.000 description 37
- 230000008569 process Effects 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 29
- 230000007246 mechanism Effects 0.000 description 29
- 229910021332 silicide Inorganic materials 0.000 description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 18
- 230000005684 electric field Effects 0.000 description 17
- 239000010409 thin film Substances 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 13
- 230000007704 transition Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 229910000314 transition metal oxide Inorganic materials 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052691 Erbium Inorganic materials 0.000 description 3
- 229910052765 Lutetium Inorganic materials 0.000 description 3
- 229910052772 Samarium Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- 229910052777 Praseodymium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003623 transition metal compounds Chemical class 0.000 description 2
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- -1 Oxygen ions Chemical class 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010416 ion conductor Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、本発明の第1の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図(a)は模式的斜視図であり、同図(b)は同図(a)のA−A’線断面図である。
図1に表したように、本実施形態に係る不揮発性記憶装置110は、記憶部MSを備える。
記憶部MSは、第1絶縁層10と、第2絶縁層20と、一対の電極(第1電極41及び第2電極42)と、を有する。
すなわち、不揮発性記憶装置110は、基板5と、記憶部MSと、を備える。記憶部MSは、基板5の主面5aの上に設けられた第1絶縁層10と、第1絶縁層10の上に設けられた第2絶縁層20と、を有する。
すなわち、本具体例では、第1絶縁層10と第2絶縁層20の積層方向はZ軸方向である。
そして、境界部15は、界面に沿っており、実用上、境界部15の主面は、界面に実質的に一致するとしても良い。
ただし、後述するように、第1電極41及び第2電極42の少なくともいずれかと、境界部15と、の間に、後述する中間層が設けられていても良い。この中間層は、例えば第1絶縁層10及び第2絶縁層20よりも電気抵抗が低い層であり、第1電極41及び第2電極42の少なくともいずれかと、境界部15と、の間の電流の通電を妨げない層である。
図2は、本発明の第1の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図3は、本発明の第1の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図3(a)に表したように、例えば、半導体を含む基板5の主面5aの上に、第1絶縁層10を形成する(ステップS110)。なお、基板5には、各種の駆動回路を予め設けておくことができる。本具体例では、第1絶縁層10としてTiO2が用いられ、厚さは5nmである。成膜方法としては、例えば、CVD(Chemical Vapor Deposition)法が用いられる。
なお、第1絶縁層10及び第2絶縁層20の成膜方法としては、CVD法やALD法の他、任意の方法を用いることができる。また、第1絶縁層10及び第2絶縁層20に用いられる材料及び厚さは、上記に限らず、各種の変形が可能であり、これについては後述する。
これにより、図1に例示した不揮発性記憶装置110が形成できる。
図4は、本発明の第1の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
同図において、横軸は、第1電極41と第2電極42との間に印加される印加電圧Vapを示し、縦軸は、第1電極41及び第2電極42との間に流れる電流I(すなわち、電流経路16である境界部15に流れる電流)を示す。
すなわち、第1絶縁層10及び第2絶縁層20の少なくともいずれかに、Ti、V、Mn、Co、Ni、Zr、Hf、Pr、Al及びSiよりなる群から選択されたいずれかを含む酸化物を用いることができる。
なお、これらの図は、図1(a)のA−A’線に相当する断面図である。
図5(a)に表したように、電流経路16の電気抵抗が変化する機構のうちの1つ目の機構(第1の機構)においては、第1絶縁層10及び第2絶縁層20の少なくともいずれかの界面に接する部分(境界部15の少なくとも一部)において、酸化反応及び還元反応の少なくともいずれかの反応が生じる反応部17が形成され、この反応部17の状態によって電流経路16となる境界部15の電気抵抗が変化する。
すなわち、不揮発性記憶装置111においては、導電元素Mは、境界部15において、独立した領域である高濃度領域MAに偏在している。
一方、不揮発性記憶装置112においては、導電元素Mは、連続した領域である高濃度領域MAに偏在しており、この場合には、導電元素Mが偏在している高濃度領域MAは、第1電極41に繋がっている。
すなわち、電流経路16の電気抵抗が変化する2つ目の機構(第2の機構)においては、境界部15に偏在した導電元素Mの偏在領域(高濃度領域MA)が、第1電極41及び第2電極42との間に印加された電圧によって変化し、これによって境界部15の電気抵抗が変化することを利用する。
すなわち、この構造の場合、基板の少なくとも酸化物薄膜が形成される表面は絶縁性であり、基板表面と酸化物薄膜との間には絶縁物どうしの界面がある。また、酸化物薄膜の上に2層目の層間絶縁膜が形成され、酸化物薄膜と2層目の層間絶縁膜との間にも絶縁物どうしの界面がある。しかし、第5の比較例においては、これらの界面の部分に電流を流し、界面の部分を抵抗変化部として利用するのではなく、酸化物薄膜自体を抵抗変化物として利用する構成である。このため、一定の厚みを有する酸化物薄膜のなかで最も電気的に弱い部分に導電パスが形成されるため、やはり導電パスの位置と形状の制御性は不十分である。
図6に表したように、本実施形態に係る別の不揮発性記憶装置113においては、第1絶縁層10と第2絶縁層20との間に、極薄い(例えば1nm以下)の界面層18が形成されている。この界面層18は、例えば、第1絶縁層10の形成の後に第2絶縁層20を形成する際、または第2絶縁層20を形成後に、熱処理を行うことによって、第1絶縁層10と第2絶縁層20とが境界部15において反応して、形成されるものである。この界面層18が、第1絶縁層10及び第2絶縁層20と比較的区別し易い場合には、この界面層18と第1絶縁層10との間にサブ界面14aが形成され、界面層18と第2絶縁層20との間にサブ界面14bが形成される。このとき、界面層18は非常に薄いので、サブ界面14aとサブ界面14bとは非常に近接し、例えば、その一部は接触している場合もある。このように、薄い界面層18が形成される場合において、サブ界面14a、サブ界面14b及び界面層18は、境界部15に含まれるものとする。
図7に表したように、変形例の不揮発性記憶装置114の記憶部MSは、不揮発性記憶装置110の記憶部MSにおいて、第2絶縁層20の上に設けられ、第2絶縁層20とは組成及び相状態の少なくともいずれかが異なる第3絶縁層30をさらに有する。そして、第2絶縁層20と第3絶縁層30との境界部15aがさらに形成される。
なお、第3絶縁層30は、第1絶縁層10と、組成及び相状態の少なくともいずれか同じであっても良い。
図8(a)に表したように、変形例の不揮発性記憶装置110aにおいては、第1電極41及び第2電極42は、第2絶縁層20から突出している。
すなわち、これらの図は、基板5の主面5aに対して垂直な方向からみた時の平面図である。
例えば、図9(d)に例示したように、別の変形例の不揮発性記憶装置110fにおいては、第1電極41及び第2電極42の断面形状が略長方形であり、第1電極41の長方形の第2電極42の側の辺、及び、第2電極42の長方形の第1電極41の側の辺、が、X軸方向に対して垂直である。この場合、不揮発性記憶装置110c〜110eよりも電界の集中の程度は低くものの、第1電極41と第2電極42とが互いに対向する部分の中央部分で電界が最も高くなるので、この部分に電流経路16が形成される。
図10に表したように、別の変形例の不揮発性記憶装置110gの記憶部MSにおいては、不揮発性記憶装置110の記憶部MSに対して、さらに、第3電極43及び第4電極44が設けられている。このように、連続した第1絶縁層10及び第2絶縁層20において、電極は3つ以上設けることもできる。
図11(a)〜(c)に表したように、別の変形例の不揮発性記憶装置110h〜110jにおいては、第1絶縁層10及び第2絶縁層20の端部に、第1電極41及び第2電極42が設けられている。このような端部は、例えば、図3(b)に例示した工程の後、または、例えば、図3(e)に例示した工程の後に、第2絶縁層20及び第1絶縁層10を所定形状に加工することで形成できる。
図12(a)〜(d)に表したように、別の変形例の不揮発性記憶装置110k〜110nにおいては、第1絶縁層10及び第2絶縁層20の側面に、第1電極41及び第2電極42が設けられている。すなわち、第1電極41及び第2電極42は、第1絶縁層10及び第2絶縁層20の側面において、境界部15と接している。
図13は、本発明の第2の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図13に表したように、第2の実施形態に係る不揮発性記憶装置120においては、第1電極41と境界部15との間、及び、第2電極42と境界部15との間、に、第1中間層51と第2中間層52(中間層50)とがさらに設けられている。これ以外の構成(第1絶縁層10、第2絶縁層20、第1電極41、第2電極42及び基板5)は、不揮発性記憶装置110に関して説明した材料及び構成が適用可能なので説明を省略する。
すなわち、境界部15及び中間層50を流れる電流によって、中間層50の少なくとも一部が、酸化反応及び還元反応の少なくともいずれかの反応が起きる反応部17aとなる。第1電極41及び第2電極42との間に印加された電圧により、この反応部17aにおける反応が生じることに基づいて、電流経路16の電気抵抗が変化する。
例えば、第1絶縁層10と、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層20と、を有し、第1絶縁層及び第2絶縁層の少なくともいずれかが、遷移金属の化合物を含むことで反応部17を境界部15に形成する第1の機構を利用しつつ、境界部15に偏在させた導電元素M(例えば電極に含まれる元素)の高濃度領域MAが印加電圧によって変化する第2の機構を利用し、これと同時に、中間層50をさらに設け、反応部17aを中間層50に設けて第3の機構を利用しても良い。
図14は、本発明の第2の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。
まず、図3(a)〜(c)に関して説明したのと同様にして、基板5の主面5aの上に、第1絶縁層10を形成し、その上に第2絶縁層20を形成し、第2絶縁層20を貫通し、第1絶縁層10に到達するコンタクトホール41h及び42hを形成する。
なお、中間層膜50fには、例えば第1群及び第2群から選択されたいずれかからなる単層膜、または、いずれか複数からなる積層膜を用いる。また、導電膜40fには、既に説明した第4群から選択されたいずれかからなる単層膜、または、いずれか複数からなる積層膜を用いる。
これにより、図13に例示した不揮発性記憶装置120が形成できる。
また、この場合も、境界部15に導電元素Mを偏在させても良い。
また、各種の熱処理を行っても良く、これにより、境界部15及び中間層50と、第1電極41及び第2電極42の少なくともいずれかと、の間の領域の状態を所望の状態とすることができる。また、境界部15に導電元素Mを偏在させることができる。また、第1電極41及び第2電極42から中間層50を介して導電元素Mを境界部15に導入することができる。
なお、所望の状態とは、例えば、フォーミング工程の条件(例えばフォーミングに必要な電圧値を含み、フォーミング工程が不要な場合も含む)、高抵抗状態における電気抵抗(オフ抵抗)、低抵抗状態における電気抵抗(オン抵抗)、オフ抵抗とオン抵抗との差(または比)、高抵抗状態と低抵抗状態との間を遷移する電圧である第1遷移電圧V1(リセット電圧)及び第2遷移電圧V2(セット電圧)、第1遷移電圧V1と第2遷移電圧V2との差(電圧マージン)、長期動作における安定性である保持特性及び書き換え耐性、並びに、複数の素子におけるこれらの特性の均一性などを含む特性に関する望ましい状態である。
図15に表したように、変形例の不揮発性記憶装置124の記憶部MSは、不揮発性記憶装置120の記憶部MSにおいて、第2絶縁層20の上に設けられ、第2絶縁層20とは組成及び相状態の少なくともいずれかが異なる第3絶縁層30をさらに有する。そして、第2絶縁層20と第3絶縁層30との境界部15aがさらに形成される。
なお、この場合も、第3絶縁層30は、第1絶縁層10と、組成及び相状態の少なくともいずれかと同じであっても良い。
本発明の第3の実施形態に係る不揮発性記憶装置は、本発明の実施形態に係る抵抗変化部80と、FETと、を組み合わせた不揮発性記憶装置である。
図16は、本発明の第3の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図17は、本発明の第3の実施形態に係る不揮発性記憶装置の構成を例示する回路図である。
図16に表したように、本実施形態に係る不揮発性記憶装置131においては、基板5は、FET70を有する。
半導体層71は、チャネル領域71cと、チャネル領域71cの両側に設けられたソース領域71s及びドレイン領域71dと、を有する。ゲート絶縁膜72は、チャネル領域71cの上に設けられる。ゲート電極73は、ゲート絶縁膜72の上に設けられる。
図19は、図18に続く工程順模式的断面図である。
まず、図18(a)に表したように、半導体層71となるシリコンウェーハの上に、例えば、熱酸化によってゲート絶縁膜72となるシリコン酸化膜を形成し、その上にゲート電極73となるポリシリコン膜を形成し、リソグラフィとエッチングによりゲート絶縁膜72とゲート電極73を形成する。そして、ゲート絶縁膜72及びゲート電極73から露出したシリコンウェーハにイオン注入を行い、活性化熱処理工程を経て、不純物ドーピング層(ソース領域71s及びドレイン領域71d)を形成する。なお、シリコンウェーハのソース領域71s及びドレイン領域71dとの間の部分がチャネル領域71cとなる。これにより、FET70が形成される。そして、これらの構造の上に、例えばCVD法などによって、シリコン酸化膜からなる第1層間絶縁膜75aを形成する。そして、第1層間絶縁膜75aのゲート電極73の上に開口部を形成し、開口部を埋め込むように、ゲート配線74を形成する。
図20に表したように、本実施形態に係る別の不揮発性記憶装置132においては、基板5に形成された第1絶縁層10及び第2絶縁層20の上に、FET70が形成される。
まず、図3(a)及び(b)に関して説明したのと同様の手法によって、第1絶縁層10及び第2絶縁層20を形成し、その上に必要に応じて拡散防止層70rを形成する。
図22は、本発明の第4の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。
図22に表したように、本実施形態に係る不揮発性記憶装置140は、本発明の実施形態に係る不揮発性記憶装置の複数の記憶部MSと、主面5aに平行な第1方向に延在する複数のワード線WL(第1配線)と、主面5aに平行で前記第1方向に対して非平行な第2方向に延在する複数のビット線BL(第2配線)と、をさらに備える。そして、上記の記憶部MSは、複数のワード線WLと複数のビット線BLとが交差する部分にそれぞれ対応して設けられている。
図23に表したように、選択された記憶部MSaの抵抗変化部80aの電気抵抗を変化させて情報を書き込む場合には、記憶部MSaに接続されたワード線WL(この場合は第2ワード線WL2)の電圧をオフ電圧VOFFとして、記憶部MSaのFET70aを非導通状態とする。そして、選択されたワード線WL(第2ワード線WL2)以外のワード線WLにはオン電圧VONを印加して、非選択の記憶部MSのFET70を導通状態にする。さらに、記憶部MSaに接続されたビット線BL(この場合は第2ビット線BL2)の一方に書き込み電圧VWを印加し、他方に基準電圧V0を印加する。
図24は、本発明の第5の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図(a)は模式的斜視図であり、同図(b)は同図(a)のA−A’線断面図である。
図24に表したように、本実施形態に係る不揮発性記憶装置150は、記憶部MSを備える。記憶部MSは、第1絶縁層10と、第2絶縁層20と、一対の電極(第1電極41及び第2電極42)と、を有する。
そして、第1絶縁層10と第2絶縁層20との界面は、主面5aに対して非平行である。本具体例では、第1絶縁層10と第2絶縁層20との界面は、主面5aに対して垂直であり、第1絶縁層10と第2絶縁層20との境界部15は、主面5aに対して垂直である。ただし、第1絶縁層10と第2絶縁層20との界面(境界部15)は、主面5aに対して非平行であればよく、界面は、主面5aに対して斜めであっても良く、また、界面の少なくとも一部が曲面であっても良く、凹凸面であっても良い。
このような構成を有する不揮発性記憶装置150は、クロスポイント型の不揮発性記憶装置に好適に応用できる。
図25は、本発明の第5の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図25(a)に表したように、例えば、半導体を含む基板5の主面5aの上に、第1電極41を形成する。その後、その上に、第1絶縁層10となる第1絶縁層膜10fを形成した後、フォトリソグラフィとエッチングにより、第1絶縁層膜10fを所定形状で加工して、第1絶縁層10を形成する。これと同時に、第1電極41の一部が露出される。なお、第1絶縁層10の形状は任意であり、断面形状は円形でも良く、四角形でも良く、また帯状でも良い。また、第1絶縁層10の側面は、平面でも良く、曲面でも良く、また、側面は基板5の主面5aに対して非平行であれば良い。
図26は、本発明の第6の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図(a)は模式的斜視図である。同図(b)は、同図(a)のA−A’線断面図であり、記憶部MSをX−Z平面で切断した断面図である。また、同図(c)は、同図(a)のB−B’線断面図であり、記憶部MSをY−Z平面で切断した断面図である。
図27は、本発明の第6の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
すなわち、同図(a)及び(b)は、異なる製造方法を例示している。
図27(a)に表したように、まず、基板5の主面5aの上に、第1電極41となる第1導電膜を形成し、第1導電膜の上面に、リソグラフィとエッチングなどの手法を用いて第1突出部41pを形成し、突出部を有する第1電極41を形成する(ステップS140a)。
そして、第1電極41の上に、第1絶縁層10を形成する(ステップS110)。そして、第1絶縁層10の上に、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層膜を、第2絶縁層膜の表面から第1絶縁層20が露出するように形成して、第2絶縁層20を形成する(ステップS120)。
そして、第1絶縁層10及び第2絶縁層20の上に、第2導電膜を形成して、第2電極42を形成する(ステップS150)。
図27(b)に表したように、まず、基板5の主面5aの上に、第1電極41となる第1導電膜を形成する(ステップS140)。
そして、第1電極41の上に、第1絶縁層10を形成する(ステップS110)。そして、第1絶縁層10の上に、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層膜を、第2絶縁層膜の表面から第1絶縁層20が露出するように形成して、第2絶縁層20を形成する(ステップS120)。
そして、第1絶縁層10及び第2絶縁層20の少なくともいずれかの上面に、リソグラフィとエッチングなどの手法を用いて、溝を形成する(ステップS160)。
そして、第1絶縁層10及び第2絶縁層20の上に、第2導電膜を形成して、第2電極42を形成する(ステップS150)。これにより、第1絶縁層10及び第2絶縁層20の少なくともいずれかに形成された上記の溝に第2導電膜が埋め込まれて、第2突出部42pが形成される。
図28は、本発明の第6の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
すなわち、同図(a)及び同図(c)は、互いに異なる工程を例示する模式的斜視図であり、同図(b)及び同図(d)は、それぞれ、同図(a)及び同図(c)のB−B’線断面図である。
すなわち、同図(a)及び(b)は、図26(a)のA−A’線断面、及び、B−B’線断面に相当する断面図である。
図29に表したように、本実施形態に係る別の不揮発性記憶装置161の記憶部MSにおいては、第1電極41と第2電極42との間に、複数の境界部15が設けられている。すなわち、複数の第1絶縁層10と、複数の第2絶縁層20と、が、第1絶縁層10と第2絶縁層20とが接するように、交互に設けられている。この構造は、図25に関して説明した工程において、第1絶縁層10のパターン形状を変えることで形成できる。
図30は、本発明の第7の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図(a)及び(b)は、図26(a)のA−A’線断面、及び、B−B’線断面に相当する断面図である。
図30に表したように、本実施形態に係る不揮発性記憶装置171の記憶部MSにおいては、不揮発性記憶装置160の記憶部MSにおいて、第1中間層51(中間層50)が設けられている。これ以外は、不揮発性記憶装置160と同様とすることができるので説明を省略する。
すなわち、同図(a)及び(b)は、図26(a)のA−A’線断面、及び、B−B’線断面に相当する断面図である。
図31に表したように、本実施形態に係る別の不揮発性記憶装置172の記憶部MSにおいては、不揮発性記憶装置160の記憶部MSにおいて、第2中間層52(中間層50)が設けられている。これ以外は、不揮発性記憶装置160の記憶部MSと同様とすることができるので説明を省略する。
また、本実施形態で得られる第3の機構と、第1及び第2の機構の少なくともいずれかと、を組み合わせて利用する構成も適用できる。
また、不揮発記憶装置150においても、第1中間層51及び第2中間層52のいずれか、または、それらの両方を設けることもできる。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
5a…主面、
10…第1絶縁層、
10f…第1絶縁層膜、
14a…第1サブ界面、
14b…第2サブ界面、
15、15a…境界部、
16…電流経路、
17、17a 反応部、
18…界面層、
20…第2絶縁層、
20f…第2絶縁層膜、
30…第3絶縁層、
40f…導電膜、
41 第1電極、
41h…コンタクトホール、
41p…第1突出部、
42…第2電極、
42h…コンタクトホール、
42p…第2突出部、
42pt…溝部、
43…第3電極、
44…第4電極、
50…中間層、
51…第1中間層、
52…第2中間層、
70…FET、
71…半導体層、
71c…チャネル領域、
71d…ドレイン領域、
71dt…第2端子、
71s…ソース領域、
71st…第1端子、
72…ゲート絶縁膜、
73…ゲート電極、
73t…第3端子、
74…ゲート配線、
75a、75b、75c…第1、第2、第3層間絶縁膜、
80、80a…抵抗変化部、
110、110a〜110n、111、112、113、114、120、124、131、132、140、150、160、161、162、171、172…不揮発性記憶装置、
BL、BL1、BL2…ビット線、
HRS…高抵抗状態、
LRS…低抵抗状態、
MA…高濃度領域、
MS、MSa、MSij、MSnm…記憶部、
V0…基準電圧、
V1、V2…第1、第2遷移電圧、
VOFF…オフ電圧、
VON…オン電圧、
VW…書き込み電圧、
Vap…印加電圧、
WL、WL1、WL2、WLn…ワード線
Claims (7)
- 基板と、
前記基板の主面の上に設けられた第1絶縁層と、
前記第1絶縁層の上に設けられ、前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、
前記主面に対して垂直な第1方向に延在し、前記第1絶縁層と前記第2絶縁層との境界部を貫通し、前記境界部に当該境界部に沿って電流を通電可能とする一対の電極と、
を有する記憶部を備え、
前記第1絶縁層と前記第2絶縁層との界面は、前記主面に対して平行であり、
前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。 - 前記一対の電極の少なくとも一方は、前記一対の電極の他方の側に向けて前記主面に対して平行に突出している突出部を有していることを特徴とする請求項1記載の不揮発性記憶装置。
- 前記第1絶縁層及び前記第2絶縁層の少なくともいずれかは、Ti、V、Mn、Co、Ni、Zr、Hf、Pr、Al及びSiよりなる群から選択されたいずれかを含む酸化物を含むことを特徴とする請求項2記載の不揮発性記憶装置。
- 基板と、
前記基板の主面の上に設けられた第1絶縁層と、
前記第1絶縁層の上に設けられ、前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
を有する記憶部を備え、
前記境界部は、導電元素を含み、前記境界部における前記導電元素の濃度は、前記第1絶縁層及び前記第2絶縁層の他の部分における前記導電元素の濃度よりも高く、
前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。 - 前記導電元素は、前記一対の電極の少なくともいずれかから前記境界部に侵入していることを特徴とする請求項4記載の不揮発性記憶装置。
- 基板と、
前記基板の主面の上に設けられた第1絶縁層と、
前記第1絶縁層の上に設けられ、前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
前記一対の電極の少なくともいずれかと前記境界部との間に設けられ、前記電流に基づいて酸化及び還元の少なくともいずれかの反応が可能な中間層と、
を有する記憶部を備え、
前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。 - 第1絶縁層と、
前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
を有する記憶部を備え、
前記一対の電極の一方は、前記一対の電極の他方の側に向けて前記主面に対して平行に突出する突出部を有し、
前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/063702 WO2011013255A1 (ja) | 2009-07-31 | 2009-07-31 | 不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011013255A1 JPWO2011013255A1 (ja) | 2013-01-07 |
JP5419983B2 true JP5419983B2 (ja) | 2014-02-19 |
Family
ID=43528930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011524607A Expired - Fee Related JP5419983B2 (ja) | 2009-07-31 | 2009-07-31 | 不揮発性記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9379320B2 (ja) |
JP (1) | JP5419983B2 (ja) |
WO (1) | WO2011013255A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5659480B2 (ja) * | 2009-10-26 | 2015-01-28 | ソニー株式会社 | 記憶装置の製造方法 |
JP5386528B2 (ja) * | 2011-02-21 | 2014-01-15 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
US9548115B2 (en) | 2012-03-16 | 2017-01-17 | Nec Corporation | Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element |
US10727073B2 (en) * | 2016-02-04 | 2020-07-28 | Lam Research Corporation | Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces |
US10559461B2 (en) | 2017-04-19 | 2020-02-11 | Lam Research Corporation | Selective deposition with atomic layer etch reset |
US20190097001A1 (en) * | 2017-09-25 | 2019-03-28 | Raytheon Company | Electrode structure for field effect transistor |
EP3776636A4 (en) | 2018-03-30 | 2021-12-22 | Lam Research Corporation | ATOMIC LAYER ENGRAVING AND SMOOTHING OF REFRACTORY METALS AND OTHER HIGH SURFACE BOND ENERGY MATERIALS |
WO2020159214A1 (ko) * | 2019-01-29 | 2020-08-06 | 한양대학교 산학협력단 | 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리 |
FR3113783B1 (fr) * | 2020-09-02 | 2022-08-12 | Commissariat Energie Atomique | Memoire resistive a zone de commutation entre deux regions dielectriques de dopages et/ou constantes dielectriques different(e)s |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266167A (ja) * | 2003-03-03 | 2004-09-24 | Sharp Corp | 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置 |
JP2007110068A (ja) * | 2005-09-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
JP2009500867A (ja) * | 2005-07-11 | 2009-01-08 | サンディスク スリーディー,エルエルシー | 切り換え可能な抵抗器とトランジスタとを備えた不揮発性メモリセル |
JP2009076670A (ja) * | 2007-09-20 | 2009-04-09 | Panasonic Corp | 情報記憶素子 |
JP2009124175A (ja) * | 2003-08-27 | 2009-06-04 | Nec Corp | 半導体装置 |
JP2009146943A (ja) * | 2007-12-11 | 2009-07-02 | Fujitsu Ltd | 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3424427B2 (ja) * | 1995-07-27 | 2003-07-07 | ソニー株式会社 | 不揮発性半導体メモリ装置 |
US6600185B1 (en) * | 1999-03-10 | 2003-07-29 | Oki Electric Industry Co., Ltd. | Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof |
KR100391404B1 (ko) * | 1999-07-13 | 2003-07-12 | 가부시끼가이샤 도시바 | 반도체 메모리 |
WO2004114428A2 (en) * | 2003-06-25 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance effect element and manufacturing method therof |
US20080173975A1 (en) * | 2007-01-22 | 2008-07-24 | International Business Machines Corporation | Programmable resistor, switch or vertical memory cell |
JP5064094B2 (ja) * | 2007-04-16 | 2012-10-31 | パナソニック株式会社 | 半導体記憶装置およびその製造方法 |
JP5217259B2 (ja) | 2007-06-07 | 2013-06-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2008306004A (ja) | 2007-06-07 | 2008-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2009
- 2009-07-31 WO PCT/JP2009/063702 patent/WO2011013255A1/ja active Application Filing
- 2009-07-31 JP JP2011524607A patent/JP5419983B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-31 US US13/362,832 patent/US9379320B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266167A (ja) * | 2003-03-03 | 2004-09-24 | Sharp Corp | 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置 |
JP2009124175A (ja) * | 2003-08-27 | 2009-06-04 | Nec Corp | 半導体装置 |
JP2009500867A (ja) * | 2005-07-11 | 2009-01-08 | サンディスク スリーディー,エルエルシー | 切り換え可能な抵抗器とトランジスタとを備えた不揮発性メモリセル |
JP2007110068A (ja) * | 2005-09-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
JP2009076670A (ja) * | 2007-09-20 | 2009-04-09 | Panasonic Corp | 情報記憶素子 |
JP2009146943A (ja) * | 2007-12-11 | 2009-07-02 | Fujitsu Ltd | 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法 |
Also Published As
Publication number | Publication date |
---|---|
US9379320B2 (en) | 2016-06-28 |
WO2011013255A1 (ja) | 2011-02-03 |
JPWO2011013255A1 (ja) | 2013-01-07 |
US20120193597A1 (en) | 2012-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5419983B2 (ja) | 不揮発性記憶装置 | |
US8941088B2 (en) | Nonvolatile memory with resistance change layer | |
US8115586B2 (en) | Variable resistance element, and its manufacturing method | |
EP3178113B1 (en) | Fully isolated selector for memory device | |
TWI595484B (zh) | 非揮發性記憶體裝置 | |
US8497492B2 (en) | Variable resistive element, and its manufacturing method | |
US9252358B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP5491941B2 (ja) | 不揮発性記憶装置 | |
US10446749B1 (en) | Memory device | |
TWI543337B (zh) | 電阻式隨機存取記憶裝置 | |
JP5645837B2 (ja) | 電気的に作動するデバイス及びそのデバイスにおけるドーパントの形成を制御する方法 | |
KR20190005665A (ko) | 저항 변화 메모리 소자 | |
JP2012064738A (ja) | 不揮発性記憶装置 | |
TW201448303A (zh) | 非揮發性阻值變化元件 | |
JP2007294998A (ja) | 可変抵抗素子及びその製造方法 | |
US9735201B2 (en) | Memory device | |
US9779808B2 (en) | Resistance random access memory device and method for operating same | |
US10381407B2 (en) | Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same | |
US11171156B2 (en) | Ferroelectric memory device | |
US20170372958A1 (en) | Film-edge top electrode | |
US9018083B2 (en) | Electrically actuated device and method of controlling the formation of dopants therein | |
KR20080104958A (ko) | 불휘발성 메모리 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131119 |
|
LAPS | Cancellation because of no payment of annual fees |