JP5419983B2 - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP5419983B2
JP5419983B2 JP2011524607A JP2011524607A JP5419983B2 JP 5419983 B2 JP5419983 B2 JP 5419983B2 JP 2011524607 A JP2011524607 A JP 2011524607A JP 2011524607 A JP2011524607 A JP 2011524607A JP 5419983 B2 JP5419983 B2 JP 5419983B2
Authority
JP
Japan
Prior art keywords
insulating layer
electrode
boundary portion
memory device
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011524607A
Other languages
English (en)
Other versions
JPWO2011013255A1 (ja
Inventor
昌生 新宮
章 高島
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPWO2011013255A1 publication Critical patent/JPWO2011013255A1/ja
Application granted granted Critical
Publication of JP5419983B2 publication Critical patent/JP5419983B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8418Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、不揮発性記憶装置に関する。
電気的刺激に対して抵抗が変化する素子を用いた不揮発性記憶装置が知られている。この素子においては、電極間に設けられた絶縁材料に高電圧を印加して、導電パスとなるフィラメントを形成するフォーミング工程が施される。しかしながら、フォーミングで形成されるフィラメントは不均一であり、フォーミング電圧がばらつき、これによりフォーミング工程中に素子が破壊され、また、記憶動作時の特性が安定しないという問題がある。
特許文献1には、第1の電極から第2の電極に向けて伸びる孔(線)に沿って、金属酸化物を含有する構造どうしが物理的に接し、この孔及びその延長線上にフィラメントが生成される構造が開示されている。しかし、方法においても、導電パスの形成の制御性は不十分であり、改良の余地がある。
特開2008−306005号公報
本発明は、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置を提供する。
本発明の一態様によれば、基板と、前記基板の主面の上に設けられた第1絶縁層と、前記第1絶縁層の上に設けられ、前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、前記主面に対して垂直な第1方向に延在し、前記第1絶縁層と前記第2絶縁層との境界部を貫通し、前記境界部に、当該境界部に沿って電流を通電可能とする一対の電極と、を有する記憶部を備え、前記第1絶縁層と前記第2絶縁層との界面は、前記主面に対して平行であり、前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置が提供される。
本発明によれば、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置が提供される。
第1の実施形態に係る不揮発性記憶装置を示す模式図である。 不揮発性記憶装置の製造方法を示すフローチャート図である。 不揮発性記憶装置の製造方法を示す工程順模式的断面図である。 不揮発性記憶装置の特性を示す模式図である。 不揮発性記憶装置の構成及び動作を示す模式的断面図である。 第1の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第1の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第1の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第1の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。 第1の実施形態に係る別の不揮発性記憶装置を示す模式的斜視図である。 第1の実施形態に係る別の不揮発性記憶装置を示す模式的斜視図である。 第1の実施形態に係る別の不揮発性記憶装置を示す模式的斜視図である。 第2の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 不揮発性記憶装置の製造方法を示す模式的断面図である。 第2の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第3の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 不揮発性記憶装置を示す回路図である。 不揮発性記憶装置の製造方法を示す工程順模式的断面図である。 図18に続く工程順模式的断面図である。 第3の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 不揮発性記憶装置の製造方法を示す工程順模式的断面図である。 第4の実施形態に係る不揮発性記憶装置を示す模式的回路図である。 不揮発性記憶装置の動作を示す模式的回路図である。 第5の実施形態に係る不揮発性記憶装置を示す模式図である。 不揮発性記憶装置の製造方法を示す工程順模式的断面図である。 第6の実施形態に係る不揮発性記憶装置を示す模式図である。 不揮発性記憶装置の製造方法を示すフローチャート図である。 不揮発性記憶装置の製造方法を例示する模式図である。 第6の実施形態に係る別の不揮発性記憶装置を示す模式的模式図である。 第7の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 第7の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、本発明の第1の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図(a)は模式的斜視図であり、同図(b)は同図(a)のA−A’線断面図である。
図1に表したように、本実施形態に係る不揮発性記憶装置110は、記憶部MSを備える。
記憶部MSは、第1絶縁層10と、第2絶縁層20と、一対の電極(第1電極41及び第2電極42)と、を有する。
本具体例では、第1絶縁層10と第2絶縁層20とは、基板5の主面5aの上に、主面5aに対して平行に設けられている。
すなわち、不揮発性記憶装置110は、基板5と、記憶部MSと、を備える。記憶部MSは、基板5の主面5aの上に設けられた第1絶縁層10と、第1絶縁層10の上に設けられた第2絶縁層20と、を有する。
ここで、主面5aに垂直な方向をZ軸方向(第1方向)とする。そして、Z軸に対して垂直な1つの方向をX軸方向(第2方向)とする。そして、Z軸方向とX軸方向とに垂直な方向をY軸方向(第3方向)とする。
すなわち、本具体例では、第1絶縁層10と第2絶縁層20の積層方向はZ軸方向である。
本具体例では、第1絶縁層10と第2絶縁層20との界面は、主面5aに対して平行である。すなわち、第1絶縁層10と第2絶縁層20との境界部15は、主面5aに対して平行である。
ここで、第1絶縁層10と第2絶縁層20との界面は、厳密には厚みの無い面であるのに対して、境界部15は、第1絶縁層10と第2絶縁層20との界面を含み、一定の厚みを有する含む領域も含む。この厚さは、第1絶縁層10及び第2絶縁層20に厚さに比べて極めて薄い。すなわち、境界部15は、第1絶縁層10及び第2絶縁層20のうち、界面の側の部分であって、第1絶縁層10及び第2絶縁層20に厚さに比べて薄い領域の部分を含むことができる。
そして、境界部15は、界面に沿っており、実用上、境界部15の主面は、界面に実質的に一致するとしても良い。
このように、本具体例では、第1絶縁層10と第2絶縁層20との界面(境界部15の主面)は、主面5aに対して平行である。ただし、本発明はこれに限らず、界面は、主面5aに対して非平行でも良い。例えば、界面は、主面5aに対して斜めであっても良く、また、界面の少なくとも一部が曲面であっても良く、凹凸面であっても良い。
第2絶縁層20は、第1絶縁層10が形成された後に第1絶縁層10に接して形成される。
すなわち、第1絶縁層10が所定の形状を有する状態に形成(成膜及び形状加工を含む)された後、第1絶縁層10の表面の少なくとも一部の上に、第2絶縁層20の少なくとも一部が接触するように、第2絶縁層20が形成される。これにより、第1絶縁層10と第2絶縁層20との間の境界部15は、所定の形状に制御されて形成される。すなわち、この境界部15の位置と形状とは、最初に形成された第1絶縁層10の表面と、その表面の少なくとも一部に積層して形成される第2絶縁層20のパターン形状と、によって精度良く制御されることができる。
第2絶縁層20は、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる。例えば、第1絶縁層10と第2絶縁層20とは、互いに異なる元素を含む。また、例えば、第1絶縁層10と第2絶縁層20とに含まれる元素が同じであったときに、第1絶縁層10と第2絶縁層20とで、その元素の組成比が異なる。また、例えば、第1絶縁層10と第2絶縁層20とに含まれる元素が同じであったときに、第1絶縁層10と第2絶縁層20とで、相状態が異なる。ここで、相状態は、単結晶、多結晶、微結晶及び非晶質などの状態を含み、また、例えば結晶の場合は、その結晶方位を含む。
一対の電極(第1電極41及び第2電極42)は、第1絶縁層10と第2絶縁層20との境界部15に沿って電流を通電可能とする。境界部15は界面に沿っているので、電流は、第1絶縁層10と第2絶縁層20との間の界面に沿って流れる。
この時、上記のように、第1絶縁層10と第2絶縁層20とで、組成及び相状態の少なくともいずれかが異なるので、境界部15においては、第1絶縁層10及び第2絶縁層20の境界部15以外の部分よりも電流が流れ易い。すなわち、境界部15に電流経路16が形成される。境界部15に電流経路16が形成される機構の詳細については、後述する。
第1電極41と第2電極42とは、境界部15の異なる位置(主面5aと平行な面内において異なる位置であり、本具体例ではX軸方向における異なる位置)に、境界部15と電気的に接続するように設けられ、これにより、第1電極41及び第2電極42は、境界部15に沿って電流を通電する。
本具体例では、第1電極41及び第2電極42は、境界部15に接して設けられている。
ただし、後述するように、第1電極41及び第2電極42の少なくともいずれかと、境界部15と、の間に、後述する中間層が設けられていても良い。この中間層は、例えば第1絶縁層10及び第2絶縁層20よりも電気抵抗が低い層であり、第1電極41及び第2電極42の少なくともいずれかと、境界部15と、の間の電流の通電を妨げない層である。
本具体例では、第1電極41及び第2電極42は、Z軸方向に延在している。そして、第1電極41及び第2電極42は、第2絶縁層20を貫通して境界部15に到達し、さらに、第1絶縁層10の厚さ方向の途中の位置まで到達している。
なお、図1(a)に例示したように、本具体例では、第1電極41及び第2電極42は、主面5aに対して平行な平面で切断したときの断面が円形(楕円や扁平円なども含む)である。このため、第1電極41と第2電極42とが互いに最も近接する場所は、第1電極41及び第2電極42のそれぞれにおいて実質的に点状である。この点どうしを結ぶ線分を含む部分が、第1電極41と第2電極42との間の電界が最も高まる電界集中部となり、境界部15のなかでもこの電界集中部が、実質的に電流経路16となる。
このように、一対の電極(第1電極41及び第2電極42)の少なくとも一方は、一対の電極の他方の側に突出している突出部(第1突出部41p及び第2突出部42p)を有することができる。本具体例では、この突出部は、円形の断面形状の外側に凸の部分であり、この場合は、一対の電極の両方が、互いに他方に向かって突出した突出部を有する例である。このような構造によって、電界集中部を作ることで、2次元的な界面に基づく境界部15のなかでも、この電界集中部に特に電流経路16を形成することがより容易になり、電流経路16の位置及び形状の制御の精度がより高まる。
ただし、本発明はこれに限らず、後述するように、第1電極41及び第2電極42の形状、並びに、第1絶縁層10及び第2絶縁層20に対する相対的な位置、は、各種の変形が可能である。
そして、第1電極41及び第2電極42によって電流が通電される電流経路16の電気抵抗は、第1電極41と第2電極42との間に印加される電圧によって可変である。すなわち、境界部15の電流経路16が抵抗変化部80となる。
なお、第1電極41及び第2電極42の少なくともいずれかと、境界部15と、の間に中間層が設けられる場合には、その中間層及び境界部15が電流経路となり、この電流経路が抵抗変化部となる。
以下では、まず、中間層が設けられず、第1電極41と第2電極42とが境界部15に接して設けられ、第1電極41と第2電極42との間の電流経路16が境界部15である場合を説明する。
以下、不揮発性記憶装置110の製造方法の例について説明する。
図2は、本発明の第1の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
本実施形態に係る不揮発性記憶装置の製造方法は、第1絶縁層10と、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層20と、第1絶縁層10と第2絶縁層20との境界部15に、境界部15に沿って電流を通電可能とする一対の電極(第1電極41及び第2電極42)と、を有する記憶部MSを有し、電流が通電される電流経路の電気抵抗は、前記一対の電極の間に印加される電圧によって変化する不揮発性記憶装置の製造方法であって、以下を実施する。
図2に表したように、まず、基板5の主面5aの上に、第1絶縁層10を形成する(ステップS110)。そして、第1絶縁層10の上に、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層20を形成する(ステップS120)。そして、主面5aに平行な平面内の異なる位置において、第1絶縁層10と第2絶縁層20との境界部15に、電気的接触する一対の電極(第1電極41及び第2電極42)を形成する(ステップS130)。
例えば、上記のステップS130は、第2絶縁層20の少なくとも一部を貫通し、第1絶縁層10に到達するホールを形成し(ステップS131)、前記ホールに導電材料を埋め込む(ステップS132)ことを含む。
以下、製造方法の具体例の1つについて説明する。
図3は、本発明の第1の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図3(a)に表したように、例えば、半導体を含む基板5の主面5aの上に、第1絶縁層10を形成する(ステップS110)。なお、基板5には、各種の駆動回路を予め設けておくことができる。本具体例では、第1絶縁層10としてTiOが用いられ、厚さは5nmである。成膜方法としては、例えば、CVD(Chemical Vapor Deposition)法が用いられる。
次に、図3(b)に表したように、第1絶縁層10の上に第2絶縁層20を形成する(ステップS120)。これにより、第1絶縁層10と第2絶縁層20との間の界面(境界部15)が所望の位置に所望の形状で形成できる。本具体例では、第2絶縁層20としてAlが用いられ、厚さは、5nmである。成膜方法としては、例えば、ALD(Atomic Layer Deposition)法が用いられる。
なお、第1絶縁層10及び第2絶縁層20の成膜方法としては、CVD法やALD法の他、任意の方法を用いることができる。また、第1絶縁層10及び第2絶縁層20に用いられる材料及び厚さは、上記に限らず、各種の変形が可能であり、これについては後述する。
次に、図3(c)に表したように、リソグラフィとエッチングによって、第2絶縁層20を貫通し、第1絶縁層10に到達するコンタクトホール41h及び42h(ホール)を形成する(ステップS131)。なお、コンタクトホール41h及び42hは、例えば第1絶縁層10をさらに貫通し、基板5に到達しても良い。
次に、図3(d)に表したように、第2絶縁層20の上、並びに、コンタクトホール41h及び42hの内部に、第1電極41及び第2電極42となる導電膜40f(導電材料)を形成する。すなわち、ホールに導電材料を埋め込む(ステップS132)。これにより、この導電膜40fは、境界部15と電気的に接続され、導電膜40fによって形成される第1電極41及び第2電極42が、境界部15と電気的に接続される。なお、上記の導電膜40fの構造は上記に限らず、これについては後述する。
次に、図3(e)に表したように、例えばCMP(Chemical Mechanical Polishing)法によって平坦化して、第2絶縁層20を露出させ、導電膜40fを分離して、第1電極41及び第2電極42が形成される(ステップS130)。このとき、第2絶縁層20の上側の一部も一緒に除去され、第2絶縁層20の厚みが薄くなっても良い。
これにより、図1に例示した不揮発性記憶装置110が形成できる。
なお、導電膜40fを分離して第1電極41及び第2電極42を形成する工程は、任意であり、例えばリソグラフィとエッチングを用いることができる。さらに、図3(d)に関して説明した工程において、導電膜40fをコンタクトホール41h及び42hの部分に選択的に形成することで、図3(e)に例示した工程は省略できる。
なお、第1絶縁層10の形成後、及び、第2絶縁層20の形成後、の少なくともいずれかにおいて、熱処理を実施しても良い。特に、第2絶縁層20の形成の後の熱処理は、第1絶縁層10と第2絶縁層20との境界部15の状態を制御し、電流経路16を所望の特性とすることができる。また、導電膜40fの形成後(導電膜40fの分離後も含む)に、熱処理を実施しても良い。これにより、第1電極41及び第2電極42の少なくともいずれかと、境界部15と、の間の領域の状態を制御し、不揮発性記憶装置を所望の特性とすることができる。
このように、本実施形態に係る不揮発性記憶装置110においては、まず、第1絶縁層10が所定の形状を有する状態に形成された後に、第1絶縁層10に接して第2絶縁層20が形成されることで、第1絶縁層10と第2絶縁層20との間の境界部15は、所定の位置と所定の形状に高い精度で制御されて、形成される。
さらに、第1絶縁層10及び第2絶縁層20の形成の後に、第1電極41及び第2電極42が形成されるため、第1電極41及び第2電極42の形成によって、境界部15が汚染されることがなく、境界部15の劣化が抑制され易い。
例えば、第1絶縁層10を形成した後に、第1電極41及び第2電極42を形成し、その後に第2絶縁層20を形成する場合には、第1絶縁層10の表面に第1電極41及び第2電極42となる材料が付着しこれにより境界部15の特性が安定性し難いことがある。また、第1電極41及び第2電極42を形成した後に、第1絶縁層10及び第2絶縁層20を形成する場合には、第1絶縁層10と第2絶縁層20との界面と、第1電極41及び第2電極42と、を電気的に接続することが実質的に困難である。
これに対し、上記の不揮発性記憶装置110の構造及びその製造方法においては、第1電極41及び第2電極42の形成の前に、第1絶縁層10及び第2絶縁層20が形成されて境界部15が形成されるため、境界部15の汚染もなく、第1絶縁層10と第2絶縁層20との界面と、第1電極41及び第2電極42と、が電気的に接続される構成を容易に実現することができる。
ここで、不揮発性記憶装置110の抵抗変化部80における特性の一例について説明する。
図4は、本発明の第1の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
同図において、横軸は、第1電極41と第2電極42との間に印加される印加電圧Vapを示し、縦軸は、第1電極41及び第2電極42との間に流れる電流I(すなわち、電流経路16である境界部15に流れる電流)を示す。
図4に表したように、例えば、抵抗変化部80(電流経路16)の状態が高抵抗状態HRSであるとする。高抵抗状態HRSにおいて印加電圧Vapを上昇させると、第2遷移電圧V2(セット電圧)において、高抵抗状態HRSから相対的に低い抵抗状態である低抵抗状態LRSに遷移する。この低抵抗状態LRSは、印加電圧Vapを取り除いても維持される。そして、低抵抗状態LRSにおいて、印加電圧Vapを0ボルトから上昇させると、第1遷移電圧V1(リセット電圧)において、高抵抗状態HRSに遷移する。
このような抵抗変化部80における複数の抵抗状態が、記憶動作に利用される。なお、この抵抗状態(記憶状態)の読み出しに際しては、第1遷移電圧V1よりも低い印加電圧Vapを抵抗変化部80に印加して、その抵抗状態が読み出される。
なお、高抵抗状態HRSから低抵抗状態LRSへの遷移をセット動作と呼び、低抵抗状態LRSから高抵抗状態HRSへの遷移をリセット動作と呼ぶことにする。
なお、例えば、制限電流値を2種類以上設定することで、データを多値化することもでき、不揮発性記憶装置110は、多値メモリとして利用することもできる。
なお、図4においては、直流の電圧を印加した場合の特性を例示しているが、パルス電圧を印加して動作させることができる。また、図4においては、印加電圧Vapが単一の極性である場合の特性を例示しているが、本発明はこれに限らず、印加電圧Vapの大きさ及び極性の少なくともいずれかにおいて、電気抵抗が変化すれば良い。
以下、境界部15に電流経路16が形成される機構について説明する。
第1絶縁層10及び第2絶縁層20に、互いに異なる元素を含む化合物を用い、それらが結晶である場合には、境界部15において結晶の不整合が生じ、境界部15における電気抵抗が、第1絶縁層10及び第2絶縁層20の他の部分よりも低くなる。これにより、境界部15が電流経路16となる。
さらに、第1絶縁層10及び第2絶縁層20に、互いに異なる元素を含む酸化物を用いた場合には、それらの酸化物に含まれる元素の酸化物の生成自由エネルギーが異なるため、第1絶縁層10と第2絶縁層20との間で酸素イオンの移動が生じ、境界部15に酸素欠損、または余剰酸素が形成される。このため、境界部15が電流経路16となる。
例えば、第1絶縁層10と第2絶縁層20とに、互いに異なる元素を含む酸化物が用いられ、さらに、第1絶縁層10及び第2絶縁層20の少なくともいずれかに遷移金属元素を含む酸化物を用いることによって、境界部15の電気抵抗が特に低下する。例えば、第1絶縁層10及び第2絶縁層20の少なくともいずれかが、Ti、V、Mn、Co、Ni、Zr、Hf及びPrから選択されたいずれかを含む酸化物を含むことによって、遷移金属イオンの価数によって電気抵抗が著しく変化し、境界部15の電気抵抗を特に低下させることができる。
すなわち、第1絶縁層10及び第2絶縁層20の少なくともいずれかに、Ti、V、Mn、Co、Ni、Zr、Hf、及びPrよりなる群(第1群)から選択されたいずれかを含む酸化物を用いることができる。
また、遷移金属の酸化物に限らず、第1絶縁層10及び第2絶縁層20に、互いに異なる元素を含む酸化物を用いた場合、境界部15に生成される酸素欠損によって、バンドギャップ中に欠陥準位が形成されると、境界部15の電気抵抗を、第1絶縁層10及び第2絶縁層20の他の部分よりも低減させることができる。このような例としては、例えば、SiO、SiON及びAl等が挙げられる。
このように、第1絶縁層10及び第2絶縁層20の少なくともいずれかに、Al及びSiよりなる群(第2群)から選択されたいずれかを含む酸化物を用いることができる。
すなわち、第1絶縁層10及び第2絶縁層20の少なくともいずれかに、Ti、V、Mn、Co、Ni、Zr、Hf、Pr、Al及びSiよりなる群から選択されたいずれかを含む酸化物を用いることができる。
また、酸素欠損の形成に限らず、第1絶縁層10及び第2絶縁層20に、互いに異なる元素を含む酸化物を用いた場合、異種元素の添加による不純物準位が境界部15のバンドギャップ中に形成されると、境界部15の電気抵抗を、第1絶縁層10及び第2絶縁層20の他の部分よりも低減させることができる。
また、第1絶縁層10と第2絶縁層20とが同じ元素を含み、その組成比が互いに異なる化合物を用いた場合で、第1絶縁層10及び第2絶縁層20が結晶である場合には、結晶不整合が生じ、境界部15が電流経路16となる。また、境界部15において、第1絶縁層10及び第2絶縁層20に含まれる元素の組成比が急激に変化する部分が生じ、これにより、境界部15が電流経路16となる。
また、第1絶縁層10及び第2絶縁層20に、互いに異なる相状態を有する材料を用いた場合にも、境界部15の電気抵抗は、第1絶縁層10及び第2絶縁層20の他の部分よりも低くなる。例えば、第1絶縁層10及び第2絶縁層20が同じ元素を含む化合物であった場合にも、一方に結晶を含む相の化合物を用い、他方に非晶質の相の化合物を用いた場合には、境界部15に相状態の不整合が生じ、この部分において、例えばダングリングボンドによる離散準位がバンドギャップ中に形成され、これにより、境界部15が電流経路16となる。また、例えば、第1絶縁層10及び第2絶縁層20が同じ元素を含む化合物であった場合であって、異なる結晶相(結晶相が異なる他、多結晶や微結晶などの相状態が異なる場合も含む)を用いる場合も、同様に、境界部15が電流経路16となる。
このように、互いに異なる組成及び相状態の少なくともいずれかを有する第1絶縁層10及び第2絶縁層20を隣接して設けた場合には、それらの間の境界部15の電気抵抗が第1絶縁層10及び第2絶縁層20の他の部分よりも低くなり、この境界部15が電流経路16となることができる。
さらに、境界部15に導電性を生じる基となる元素(以下では「導電元素M」と言う。)を偏在させることによって、境界部15は、さらに電流経路16になり易くなる。すなわち、境界部15は導電元素Mを含み、境界部15における導電元素Mの濃度は、第1絶縁層10及び第2絶縁層20の他の部分における導電元素Mの濃度よりも高い。
例えば、第1絶縁層10及び第2絶縁層20の少なくともいずれかとなる材料に、第1絶縁層10及び第2絶縁層20に対して反応し難く、化合物を生成し難い安定した導電元素Mを適切な量で添加して、第1絶縁層10及び第2絶縁層20を形成し、その後、必要に応じて熱処理を行うことによって、導電元素Mは、境界部15に偏析する。この偏在する導電元素Mによって境界部15の電気抵抗は、第1絶縁層10及び第2絶縁層20の他の部分よりも低くなり、境界部15が電流経路16となる。
このような導電元素Mとしては、Al、Si、Ti、Co、Ni、Cu、Sr、Y、Pd、Ag、Ta,Pt、Au、La、Sm、Er、Yb及びLuよりなる群(第3群)から選択された少なくともいずれかを用いることができる。
なお、第1絶縁層10及び第2絶縁層20が、組成及び相状態が互いに同じ場合には、第1絶縁層10及び第2絶縁層20に導電元素Mを添加しても、導電元素Mは、境界部15に偏在し難い。このため、第1絶縁層10及び第2絶縁層20に導電元素Mを添加してそれらの境界部15に導電元素Mを偏在させる場合にも、第1絶縁層10及び第2絶縁層20には、互いに組成及び相状態の少なくともいずれかが異なる材料が用いられることが望ましい。
さらに、上記の導電元素Mは、第1電極41及び第2電極42の少なくともいずれかから供給されても良い。例えば、第1電極41及び第2電極42の間に電圧を印加することによって、導電元素Mを第1電極41及び第2電極42のいずれかから、いずれか他方に向けて、境界部15(例えば界面)に沿って移動させることによって、境界部15の抵抗をさらに低下させ、境界部15がより電流経路16になり易くなる。
このように、導電元素Mを境界部15に沿ってイオン伝導させることもできる。この場合には、導電元素Mには、イオン伝導体として知られている例えばAg及びCuの少なくともいずれかを用いることができる。すなわち、第1電極41及び第2電極42として、例えばAg及びCuの少なくともいずれかを用いることで、境界部15に導電元素Mを侵入させ、電流経路16を形成できる。
以下、境界部15に形成される電流経路16が抵抗変化部80となる機構、すなわち、電流経路16の電気抵抗が変化する機構について説明する。
図5は、本発明の第1の実施形態に係る不揮発性記憶装置の構成及び動作を例示する模式的断面図である。
なお、これらの図は、図1(a)のA−A’線に相当する断面図である。
図5(a)に表したように、電流経路16の電気抵抗が変化する機構のうちの1つ目の機構(第1の機構)においては、第1絶縁層10及び第2絶縁層20の少なくともいずれかの界面に接する部分(境界部15の少なくとも一部)において、酸化反応及び還元反応の少なくともいずれかの反応が生じる反応部17が形成され、この反応部17の状態によって電流経路16となる境界部15の電気抵抗が変化する。
この場合には、第1絶縁層10及び第2絶縁層20の少なくともいずれかに、抵抗変化材料(印加電圧によって電気抵抗が変化する材料)を用いる。これにより、上記の反応部17が形成され、電流経路16となる境界部15の電気抵抗が変化する。印加電圧によって電気抵抗が変化する材料としては、遷移金属の酸化物が挙げられる。具体的には、TiO、NiO、ZrO、HfO、PrCaMnO、Al等が例示できる。ただし、これに限らず、例えば、上記の第1群及び第2群から選択されたいずれかを含む酸化物を用いることができる。
このような材料においては、印加電圧によって電気抵抗が変化するが、通常の場合、これらの材料に高い電圧を印加する工程(フォーミング工程)を実施することにより、これらの材料中に電流経路となるフィラメントを形成し、このフィラメントの電気抵抗が印加電圧によって変化するものとされている。すなわち、例えば、フィラメントに流れる電流によって、これらの材料において酸化・還元反応が生じ、その結果、フィラメントの電気抵抗が変化する。
しかしながら、本実施形態に係る不揮発性記憶装置110においては、フォーミング工程によってこれらの材料中にフィラメントを形成するのではなく、境界部15(界面に接している第1絶縁層10及び第2絶縁層20の少なくともいずれかの部分を含む)において、例えば酸化反応・還元反応を生じさせることで、境界部15の電気抵抗を低減させ、フィラメントを形成する。
すなわち、図5(a)に表したように、界面に接している第1絶縁層10及び第2絶縁層20の少なくともいずれかの部分に、酸化反応及び還元反応の少なくともいずれかの反応が起きる反応部17が形成される。この反応部17は、例えば、第1電極41及び第2電極42の少なくともいずれかの近傍に形成される。この反応部17によって、境界部15を含む電流経路16の電気抵抗が変化する。
このように、不揮発性記憶装置110の記憶部MSが、第1絶縁層10と、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層20と、を有し、第1絶縁層10及び第2絶縁層20の少なくともいずれかが、遷移金属の化合物を含む場合に、第1の機構が得られる。
図5(b)及び(c)に表したように、本実施形態に係る別の不揮発性記憶装置111及び112においては、境界部15に導電元素Mが偏在している。すなわち、境界部15は、導電元素Mの濃度が高い高濃度領域MAを含む。
すなわち、不揮発性記憶装置111においては、導電元素Mは、境界部15において、独立した領域である高濃度領域MAに偏在している。
一方、不揮発性記憶装置112においては、導電元素Mは、連続した領域である高濃度領域MAに偏在しており、この場合には、導電元素Mが偏在している高濃度領域MAは、第1電極41に繋がっている。
このような導電元素Mの偏在領域の状態が、第1電極41及び第2電極42との間に印加される電圧によって変化する。
すなわち、電流経路16の電気抵抗が変化する2つ目の機構(第2の機構)においては、境界部15に偏在した導電元素Mの偏在領域(高濃度領域MA)が、第1電極41及び第2電極42との間に印加された電圧によって変化し、これによって境界部15の電気抵抗が変化することを利用する。
例えば、導電元素Mが、印加電圧に基づいて、境界部15に沿って、第1電極41と第2電極42との間を移動することによって、電流経路16となる境界部15の電気抵抗が変化する。この現象は、イオン伝導の一種と見なすこともできる。
このような第2の機構を採用する場合には、第1絶縁層10及び第2絶縁層20は、抵抗変化特性を有する例えば上記のような遷移金属酸化物を含む必要は必ずしもないが、この場合においても、第1絶縁層10及び第2絶縁層20は抵抗変化特性を有する材料(例えば上記のような遷移金属酸化物)を含んでも良い。
このように、不揮発性記憶装置111及び112の記憶部MSが、第1絶縁層10と、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層20と、を有し、導電元素Mが第1絶縁層10と第2絶縁層20との間の境界部15に偏在し、導電元素Mの境界部15における分布が印加電圧によって変化することによって、第2の機構が得られる。
この導電元素Mの境界部15における濃度は、第1絶縁層10及び第2絶縁層20の他の部分における濃度よりも高い。そして、導電元素Mの高い濃度の部分は、第1絶縁層10及び第2絶縁層20からの導電元素Mの偏析、または、第1電極41及び第2電極42の少なくともいずれかからの導電元素Mの移動によって形成される。そして、例えば、導電元素Mの境界部15における濃度が、印加電圧によって変化する。導電元素Mは、Ag及びCuの少なくともいずれかを含む。
このような不揮発性記憶装置111及び112は、第1絶縁層10及び第2絶縁層20に用いる材料、並びに、第1電極41及び第2電極42に用いる材料、の少なくともいずれかを適切に選定することで、境界部15に導電元素Mを偏在させることで形成できる。
なお、この際、図3(a)及び(b)に関して説明した第1絶縁層10の形成後、及び、第2絶縁層20の形成後、の少なくともいずれかにおいて、熱処理を実施して、境界部15への導電元素Mの偏在を促進しても良い。
また、第1電極41及び第2電極42の少なくともいずれかから境界部15に導電元素Mを導入する場合には、図3(d)に関して説明した導電膜40fの形成後の熱処理によって、この導入を効率的に実施することができる。
以上説明した第1及び第2の機構により、電流経路16の電気抵抗が印加電圧によって変化する。そして、本実施形態においては、電流経路16が、第1絶縁層10と第2絶縁層20との間の境界部15であるため、電流経路16の位置及び形状は、精度良く制御される。
一方、例えば、一対の電極の間に遷移金属酸化物などの抵抗変化材料を設けた通常の抵抗変化素子である第1の比較例の場合には、電流経路となるフィラメントをフォーミングなどの手法によって形成する。このフィラメントは、電圧に対して最も弱い例えば各種の粒界等に形成されるため、フィラメントの形状は不定形であり、フィラメントの形成位置やその形状の制御は困難である。このため、フォーミング工程の電圧がばらつき、素子破壊が発生し易く、特性も不安定である。
また、抵抗変化部中に、組成及び相の少なくとも一方が互い異なる第1の領域と第2の領域とが混在している構成を設け、第1の領域と第2の領域との界面をフィラメントとする第2の比較例においても、界面は、ナノクリスタル技術によって形成されるため、界面は不定形であり、界面の位置や形状の制御は困難である。このため、電流パスは不均一であり、特性の安定化のためには不十分である。
また、特許文献1に記載された構造の第3の比較例では、第1の電極から第2の電極に向けて伸びる孔(線)に沿って、金属酸化物を含有する構造どうしが物理的に接する構造として、まず絶縁体に孔を形成し、この孔の内部にTi酸化物を成膜して埋め込み、その埋め込み成膜後に孔の中心に形成される芯の部分(シーム部分)を導電パスとして利用するが、この場合、この芯の部分は、同じ材料の異なる部分が接する部分である。このため、本実施形態のように、異なる材料の界面に形成される電流経路よりも、芯の部分の電気抵抗を十分に低減することができず、所望の特性を得るには不十分である。
また、同じ特許文献1に記載された別の構造の第4の比較例では、孔の内部にまず、最初のTi酸化物膜を円筒状に形成した後に、その内側に後のTi酸化物膜を埋め込んで、最初のTi酸化物膜と後のTi酸化物膜との界面を導電パスとして利用するが、この場合も、最初の膜と後の膜とで同じ酸化物が用いられているので、異なる材料の界面に形成される電流経路よりも、電流経路が界面に集中する程度が低く、特性の安定化は不十分である。さらに、この場合においては、界面は円筒状になるので、円筒の側面の任意の場所に導電パスは形成されることになる。すなわち、円筒の側面のうち、電気的に最も弱い場所に導電パスが形成されるが、この場所を制御することが困難なので、やはり電流経路の形成の位置と形状の制御は不十分であり、特性は安定し難い。
このように、比較例においては、電流パスは不均一であり、また、制御性が低く、特性は安定し難い。
これに対し、本実施形態に係る不揮発性記憶装置110、111及び112においては、電流経路16が境界部15に形成されるため、フォーミング工程を必要としない。そして、電流経路16は境界部15に形成されるので、電流経路16の位置及び形状は精度良く制御される。これにより、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置が提供できる。
さらに、既に説明したように、本具体例では、第1電極41及び第2電極42の断面を円形として電界集中部を作ることで、2次元的な界面に基づく境界部15のなかでも、この電界集中部に特に電流経路16を形成することがより容易になり、電流経路16の位置及び形状の制御の精度がより高まる。
また、上記の第1〜第4の比較例においては、一対の電極が対向する方向は、基板の主面に対して垂直である。すなわち、基板の主面の上に第1の電極が形成され、その上に抵抗変化部が形成され、その上に第2の電極が形成される。このため、電流パスの方向は、基板の主面に対して垂直方向となる。このような構成の抵抗変化素子は、電極の積層方向及び電流の方向が基板の主面に対して垂直に制限されているため、抵抗変化素子を応用した不揮発性記憶装置の構成に制限があり、応用分野が限られる。例えば、基板に設けられた平面型のFET(Field Effect Transistor:電界効果型トランジスタ)と、このような抵抗変化素子と、を組み合わせた不揮発性記憶装置の場合において、抵抗変化素子と、EFTのソース領域とドレイン領域とが並列に接続される場合があるが、上記のように、電極の積層方向及び電流の方向が基板の主面に対して垂直に制限されている比較例の抵抗変化素子は、このような構成へ適用することが非常に困難である。
これに対し、本実施形態に係る不揮発性記憶装置110、111及び112の記憶部MSは、基板5の上に第1絶縁層10と第2絶縁層20とが積層され、一対の電極が基板5の主面5aの異なる位置に設けられる新規な構造を有しており、境界部15の電流経路16は、基板5の主面5aに対して略平行である。このような構造は、平面型のFETと好適に組み合わせられ、不揮発性記憶装置への応用分野が拡大する。この構造の具体例については、後述する。
なお、電流経路が基板の主面に平行である構造として、以下のような第5の比較例も考えられる。このような構造は、例えば、基板の上に導電性薄膜を堆積し、所定形状にパターニングした後、その上に1層目の層間絶縁膜を堆積し、導電性薄膜の上面の一部が露出するように1層目の層間絶縁膜に開口部を形成し、開口部から露出した導電性薄膜を薄膜化処理した後、薄膜化された導電性薄膜を酸化処理することで、得られる。この場合、形成された酸化物薄膜自体が抵抗変化部として利用される。
すなわち、この構造の場合、基板の少なくとも酸化物薄膜が形成される表面は絶縁性であり、基板表面と酸化物薄膜との間には絶縁物どうしの界面がある。また、酸化物薄膜の上に2層目の層間絶縁膜が形成され、酸化物薄膜と2層目の層間絶縁膜との間にも絶縁物どうしの界面がある。しかし、第5の比較例においては、これらの界面の部分に電流を流し、界面の部分を抵抗変化部として利用するのではなく、酸化物薄膜自体を抵抗変化物として利用する構成である。このため、一定の厚みを有する酸化物薄膜のなかで最も電気的に弱い部分に導電パスが形成されるため、やはり導電パスの位置と形状の制御性は不十分である。
また、この第5の比較例の構造においては、酸化物薄膜は、導電性薄膜を酸化(変化)させることによって形成されるため、もし基板表面の材料と酸化物薄膜の材料が異なっていても、基板表面と酸化物薄膜との界面においては、材料の不連続性が急峻でない。このため、他の部分に比べてこれらの界面に電流が流れやすくなる程度は低く、この界面は電流パスとして利用し難い。
また、第5の比較例においては、基板上に最初に形成した導電性薄膜の一部が一対の電極となり、別の一部が薄膜化されて、抵抗変化部となる酸化物薄膜となるので、電極の材料と抵抗変化部の材料とに制限があり、高性能の素子を得難い。
さらに、第5の比較例の変形例として、一対の電極を形成した後に、電極とは異なる材料の導電性膜をそれらの上に形成した後、その導電性膜を所定形状に加工して、電極どうしの間にこの導電性膜を選択的に残して、その後、この導電性膜を酸化して酸化物膜を形成して抵抗変化部を形成する方法も考えられるが、導電性膜の加工の際に導電性膜の表面に汚染が生じ、やはり安定した特性が得られ難い。
これに対し、既に説明したように、不揮発性記憶装置110の構造及びその製造方法においては、電流経路16は主面5aに平行でありつつ、第1電極41及び第2電極42の形成の前に、第1絶縁層10及び第2絶縁層20が形成されて境界部15が形成されるため、境界部15の汚染もなく特性は安定であり、第1絶縁層10と第2絶縁層20との界面と、第1電極41及び第2電極42と、が電気的に接続される構成を、複雑な方法を必要とせず、容易に実現することができる。
なお、本実施形態において、例えば特性をより安定化させるために、フォーミング工程を実施しても良い。この場合においては、電流経路16が予め形成されているので、フォーミング工程において用いる電圧及びストレスが軽減された条件を用いることができるので、素子破壊などの発生は抑制される。
なお、本実施形態に係る不揮発性記憶装置110、111及び112において、第1電極41及び第2電極42には、任意の導電材料(各種金属、各種半導体、各種導電性化合物を含む)を用いることができる。例えば、Au、Pt、Al、Cu、Ag、多結晶シリコン、窒化チタン、窒化タンタル、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、プラチナシリサイド、パラジウムシリサイド、エルビウムシリサイド、イッテルビウムシリサイド、ルテチウムシリサイド、サマリウムシリサイド、ストロンチウムシリサイド、イットリウムシリサイド及びランタンシリサイドよりなる群(第4群)から選択されたいずれかからなる単層膜、または、いずれか複数からなる積層膜を含むことができる。
なお、上記の第4群は、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、プラチナシリサイド、パラジウムシリサイド、エルビウムシリサイド、イッテルビウムシリサイド、ルテチウムシリサイド、サマリウムシリサイド、ストロンチウムシリサイド、イットリウムシリサイド及びランタンシリサイドよりなる群(第5群)に含まれる複数の金属元素を含むシリサイドを組み合わせた3元系以上のシリサイドを含む。
また、上記の第1の機構及び第2の機構が適用される構成においては、抵抗変化特性は第1電極41及び第2電極42の材料と、第1絶縁層10及び第2絶縁層20の材料と、の組み合わせによっても変化する。特に、第1電極41及び第2電極42がPtを含んでいる場合に、安定した抵抗変化特性が得られるため、第1電極41及び第2電極42の少なくともいずれかは、Ptを含んでいることが好ましい。
また、既に説明したように、第1電極41及び第2電極42の少なくともいずれかに含まれる元素を導電元素Mとして境界部15に侵入させる場合には、第1電極41及び第2電極42として、導電元素MとなりやすいAg及びCuの少なくともいずれかを用いることが望ましい。
なお、第1電極41と第2電極42とで、異なる材料を用いても良く、また、異なる構成(単層膜や積層膜の構成)を適用しても良い。
なお、第1絶縁層10及び第2絶縁層20の厚さは、例えば1nm(ナノメートル)〜200nmとすることができる。1nmよりも薄い場合は、均一な膜の形成が困難になり易く、200nmよりも厚い場合は、成膜工程や電極の形成工程における生産性が低下する。さらに、成膜及び各種の加工の効率化のために、第1絶縁層10及び第2絶縁層20の厚さは、例えば、1〜10nmとすることがより好ましい。
また、第1電極41及び第2電極42が第2絶縁層20を貫通し、境界部15に到達する構成の場合には、第2絶縁層20の厚さを比較的薄くしておくと製造が容易になる。この場合には、第2絶縁層20の厚さは、例えば1〜5nmとされる。さらに、この場合において、第2絶縁層20を、第1絶縁層10よりも加工性が高い材料とすることで、製造が容易になる。
ただし、後述するように、第1電極41及び第2電極42は、第1絶縁層10及び第2絶縁層20の側面に設けられ、第2絶縁層20を貫通しない構成とすることもでき、この場合には、第2絶縁層20に関する厚さや加工性に関する上記の好ましい条件は、必ずしも満たされなくても良い。
また、第1電極41と第2電極42との間の間隔は、例えば10〜100nmとされる。10nmよりも短い場合は、加工が困難であり、100nmよりも長い場合は、不揮発性記憶装置の記憶密度が低下する。また、この間隔が短いほど、不揮発性記憶装置の動作電圧の低減が可能であり、消費電力を下げることができる。例えば、第1電極41と第2電極42との間の間隔は、最小加工寸法幅とされる。
図6は、本発明の第1の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図6に表したように、本実施形態に係る別の不揮発性記憶装置113においては、第1絶縁層10と第2絶縁層20との間に、極薄い(例えば1nm以下)の界面層18が形成されている。この界面層18は、例えば、第1絶縁層10の形成の後に第2絶縁層20を形成する際、または第2絶縁層20を形成後に、熱処理を行うことによって、第1絶縁層10と第2絶縁層20とが境界部15において反応して、形成されるものである。この界面層18が、第1絶縁層10及び第2絶縁層20と比較的区別し易い場合には、この界面層18と第1絶縁層10との間にサブ界面14aが形成され、界面層18と第2絶縁層20との間にサブ界面14bが形成される。このとき、界面層18は非常に薄いので、サブ界面14aとサブ界面14bとは非常に近接し、例えば、その一部は接触している場合もある。このように、薄い界面層18が形成される場合において、サブ界面14a、サブ界面14b及び界面層18は、境界部15に含まれるものとする。
なお、この界面層18が、第1絶縁層10または第2絶縁層20と区別し難い場合は、界面層18は、第1絶縁層10または第2絶縁層20の一部と見なされる。この場合も、境界部15は、第1絶縁層10及び第2絶縁層20との間の界面と、界面層18と、を含む。
図7は、本発明の第1の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図7に表したように、変形例の不揮発性記憶装置114の記憶部MSは、不揮発性記憶装置110の記憶部MSにおいて、第2絶縁層20の上に設けられ、第2絶縁層20とは組成及び相状態の少なくともいずれかが異なる第3絶縁層30をさらに有する。そして、第2絶縁層20と第3絶縁層30との境界部15aがさらに形成される。
なお、第3絶縁層30は、第1絶縁層10と、組成及び相状態の少なくともいずれか同じであっても良い。
不揮発性記憶装置114は、図3(a)及び(b)に関して説明した第1絶縁層10及び第2絶縁層20の形成の後に、第2絶縁層20の上に、第3絶縁層30をさらに形成し、この後、図3(c)〜(e)に関して説明した処理を実施することで形成できる。
不揮発性記憶装置114においては、境界部15及び境界部15aが電流経路16となる。このように、積層された境界部15及び境界部15aの電流経路16においては、既に説明したのと同様の機構に基づく動作が行われ、同様の効果が得られる。
なお、本具体例では、絶縁層が3層である場合であるが、本発明はこれに限らず、絶縁層の積層数は4層以上でも良く、絶縁層の積層数は任意であり、互いに隣接する絶縁層どうしが、互いに組成及び相状態の少なくともいずれかが異なっていれば良く、それぞれの間の境界部に一対の電極が電気的に接続され、境界部に電流が通電可能であり、境界部の電流経路の電気抵抗が印加電圧によって可変であれば良い。
図8は、本発明の第1の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図8(a)に表したように、変形例の不揮発性記憶装置110aにおいては、第1電極41及び第2電極42は、第2絶縁層20から突出している。
また、図8(b)に表したように、別の変形例の不揮発性記憶装置110bにおいては、第1電極41及び第2電極42が、第2絶縁層20の上面から後退している。
なお、第1電極41と第2電極42とで、上端の高さ(例えば主面5aからの距離)が異なっていても良い。
図9は、本発明の第1の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。
すなわち、これらの図は、基板5の主面5aに対して垂直な方向からみた時の平面図である。
図9(a)に表したように、変形例の不揮発性記憶装置110cにおいては、第1電極41及び第2電極42の断面形状(主面5aに平行な平面で切断したときの断面の形状)は、扁平円である。そして扁平円の長軸の方向は、第1電極41の中心と、第2電極42の中心と、を結ぶ方向(本具体例ではX軸方向)に対して平行である。第1電極41及び第2電極42においては、第1電極41と第2電極42とが互いに対向する部分が円弧状に突出しており、この部分が、それぞれ第1突出部41p及び第2突出部42pとなる。なお、本実施形態において、扁平円の短軸の方向が、第1電極41と第2電極42とを結ぶ方向に平行であっても良い。
また、図9(b)に表したように、別の変形例の不揮発性記憶装置110dにおいては、第1電極41及び第2電極42の断面形状が略四角形であり、四角形の対向する頂点を結ぶ方向が、X軸方向に対して平行または直交している。この場合、第1電極41及び第2電極42の互いに対向する頂点が、第1突出部41p及び第2突出部42pとなる。
また、図9(c)に表したように、別の変形例の不揮発性記憶装置110eにおいては、第1電極41及び第2電極42の断面形状が略三角形であり、第1電極41の三角形の1つの頂点と、第2電極42の三角形の1つの頂点と、が最も近接するように配置されている。これらの頂点が、第1突出部41p及び第2突出部42pとなる。
以上の不揮発性記憶装置110c〜110eのように、第1電極41及び第2電極42が、それぞれ第1突出部41p及び第2突出部42pを有することで、電界集中部が効果的に形成でき、この電界集中部に電流経路16が形成されるため、電流経路16の制御性がさらに向上する。
なお、本発明はこれに限らず、第1電極41及び第2電極42の断面形状は任意である。
例えば、図9(d)に例示したように、別の変形例の不揮発性記憶装置110fにおいては、第1電極41及び第2電極42の断面形状が略長方形であり、第1電極41の長方形の第2電極42の側の辺、及び、第2電極42の長方形の第1電極41の側の辺、が、X軸方向に対して垂直である。この場合、不揮発性記憶装置110c〜110eよりも電界の集中の程度は低くものの、第1電極41と第2電極42とが互いに対向する部分の中央部分で電界が最も高くなるので、この部分に電流経路16が形成される。
このように、本実施形態において、一対の電極の形状は任意である。ただし、既に説明したように、一対の電極の少なくとも一方が、一対の電極の他方の側に突出している突出部(第1突出部41p及び第2突出部42pの少なくともいずれか)を有することで、電界集中部をより効果的に形成できるので、より望ましい。
図10は、本発明の第1の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。
図10に表したように、別の変形例の不揮発性記憶装置110gの記憶部MSにおいては、不揮発性記憶装置110の記憶部MSに対して、さらに、第3電極43及び第4電極44が設けられている。このように、連続した第1絶縁層10及び第2絶縁層20において、電極は3つ以上設けることもできる。
例えば4つの電極がマトリクス状に互いに等間隔で設けられている場合には、最も近接した電極どうしにおいて形成される電流経路16を記憶動作に利用することもできる。すなわち、第1電極41と第2電極42との間、第3電極43と第4電極44との間、第1電極41と第3電極43との間、及び、第2電極42と第4電極44との間、において電流経路16が形成され、記憶動作に利用できる。さらに、例えば、対角線上にある第1電極41と第4電極44との間、及び、第2電極42と第3電極43との間、に形成される電流経路を利用しても良い。
また、4つの電極どうしの間隔を適宜変えても良い。例えば、第1電極41と第2電極42との間隔、及び、第3電極43と第4電極44との間隔、を、第1電極41と第3電極43との間隔、及び、第2電極42と第4電極44との間隔よりも大きくすることで、第1電極41と第2電極42との間、及び、第3電極43と第4電極44との間に、集中して電流を通電し、これらの間の電流経路16を記憶動作に効率的に利用することができる。
図11は、本発明の第1の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。
図11(a)〜(c)に表したように、別の変形例の不揮発性記憶装置110h〜110jにおいては、第1絶縁層10及び第2絶縁層20の端部に、第1電極41及び第2電極42が設けられている。このような端部は、例えば、図3(b)に例示した工程の後、または、例えば、図3(e)に例示した工程の後に、第2絶縁層20及び第1絶縁層10を所定形状に加工することで形成できる。
不揮発性記憶装置110hにおいては、第1電極41が、第1絶縁層10及び第2絶縁層20の1つの端部に設けられ、第2電極42が、第1絶縁層10及び第2絶縁層20の別の端部に設けられている。本具体例では、これらの端部が互いに対向する辺の端部であるが、互いに隣接する辺の端部であっても良い。
不揮発性記憶装置110iにおいては、第1電極41及び第2電極42が、第1絶縁層10及び第2絶縁層20の同じ端部に、互いに離間して設けられている。
不揮発性記憶装置110jにおいては、さらに、第3電極43及び第4電極44が、第1絶縁層10及び第2絶縁層20の端部に設けられている。この場合も、不揮発性記憶装置110gに関して説明したのと同様の動作を行うことができる。
図12は、本発明の第1の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。
図12(a)〜(d)に表したように、別の変形例の不揮発性記憶装置110k〜110nにおいては、第1絶縁層10及び第2絶縁層20の側面に、第1電極41及び第2電極42が設けられている。すなわち、第1電極41及び第2電極42は、第1絶縁層10及び第2絶縁層20の側面において、境界部15と接している。
不揮発性記憶装置110kにおいては、第1電極41が、第1絶縁層10及び第2絶縁層20の1つの側面に設けられ、第2電極42が、第1絶縁層10及び第2絶縁層20の別の側面に設けられている。本具体例では、これらの側面が互いに対向する辺の側面であるが、互いに隣接する辺の側面であっても良い。
不揮発性記憶装置110lにおいては、第1絶縁層10及び第2絶縁層20の側面が内側に凹状の曲面とされ、その一方の側面に第1電極41が設けられ、他方の側面に第2電極が設けられている。このように、第1絶縁層10及び第2絶縁層20の側面を内側に凹状の曲面とすることで、第1電極41と第2電極42とは、互いに対向する突出部(第1突出部41p及び第2突出部42p)を有しており、この突出部に電界集中部が形成され、電流経路16の制御がさらに効率的に行われる。
不揮発性記憶装置110mにおいては、第1電極41及び第2電極42が、第1絶縁層10及び第2絶縁層20の同じ側面に、互いに離間して設けられている。
不揮発性記憶装置110nにおいては、さらに、第3電極43及び第4電極44が、第1絶縁層10及び第2絶縁層20の側面に設けられている。そして、本具体例では、第1絶縁層10及び第2絶縁層20の側面が内側に凹状の曲面とされ、第1〜第4電極41〜44は、突出部(第1〜第4突出部41p〜44p)を有している。
このように、境界部15に沿って電流を通電する電極の構成は各種の変形が可能である。
なお、不揮発性記憶装置110a〜110nに関して説明した電極の構成は、不揮発性記憶装置111〜114に対しても適用可能である。
(第2の実施の形態)
図13は、本発明の第2の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図13に表したように、第2の実施形態に係る不揮発性記憶装置120においては、第1電極41と境界部15との間、及び、第2電極42と境界部15との間、に、第1中間層51と第2中間層52(中間層50)とがさらに設けられている。これ以外の構成(第1絶縁層10、第2絶縁層20、第1電極41、第2電極42及び基板5)は、不揮発性記憶装置110に関して説明した材料及び構成が適用可能なので説明を省略する。
なお、この中間層50は、第1電極41及び第2電極42の少なくともいずれかと、境界部15と、の間に設けられれば良い。すなわち、第1中間層51及び第2中間層52のいずれか一方だけが設けられても良い。すなわち、不揮発性記憶装置120の記憶部MSは、不揮発性記憶装置110の記憶部MSにおいて、一対の電極の少なくともいずれかと、境界部15と、の間に設けられた中間層50(第1中間層51及び第2中間層52の少なくともいずれか)をさらに有する。
また、本具体例では、第1中間層51は、第1電極41の第1絶縁層10及び第2絶縁層20に対向する面に沿って設けられており、第2中間層52は、第2電極42の第1絶縁層10及び第2絶縁層20に対向する面に沿って設けられている。ただし、本発明は、これに限らず、第1中間層51及び第2中間層52は、それぞれ、第1電極41と第2電極42とが互いに対向する部分の第1電極41と第2電極42と、境界部15と、の間に少なくとも設けられれば良い。
この中間層50には、電圧を印加することによって電気抵抗が変化する材料が用いられる。具体的には、TiO、NiO、ZrO、HfO、PrCaMnO、Al等が例示できる。ただし、これに限らず、中間層50には、例えば、既に説明した第1群及び第2群から選択されたいずれかを含む酸化物を用いることができる。
なお、この中間層50の電気抵抗は、第1絶縁層10及び第2絶縁層20よりも低く、第1電極41及び第2電極42との間を流れる電流は、境界部15及び中間層50を流れる。すなわち、電流経路16は、境界部15と、中間層50において電流が通電される部分と、を含む。中間層50において電流が通電される部分は、第1電極41と境界部15との間に挟まれた第1中間層51の部分、及び、第2電極42と境界部15との間に挟まれた第2中間層52の部分、の少なくともいずれかである。
このような構成を有する不揮発性記憶装置120においては、電流経路16の電気抵抗が変化する機構のうちの3つ目の機構(第3の機構)が利用される。
すなわち、境界部15及び中間層50を流れる電流によって、中間層50の少なくとも一部が、酸化反応及び還元反応の少なくともいずれかの反応が起きる反応部17aとなる。第1電極41及び第2電極42との間に印加された電圧により、この反応部17aにおける反応が生じることに基づいて、電流経路16の電気抵抗が変化する。
なお、不揮発性記憶装置120においては、抵抗変化部80が中間層50に形成されるので、境界部15において抵抗が変化することは必ずしも必要とされない。このため、境界部15には電流経路16が形成されるだけで良い。このため、例えば、第1絶縁層10及び第2絶縁層20に抵抗変化特性を示す遷移金属の酸化物などを必ずしも用いる必要はなく、例えば、第1絶縁層10及び第2絶縁層20は、組成及び相状態の少なくともいずれかが互いに異なっていれば良い。
なお、第1の実施形態と第2の実施形態とを組み合わせて実施することもでき、例えば、第1〜第3の機構のうちの2つまたは3つを組み合わせて利用しても良い。
例えば、第1絶縁層10と、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層20と、を有し、第1絶縁層及び第2絶縁層の少なくともいずれかが、遷移金属の化合物を含むことで反応部17を境界部15に形成する第1の機構を利用しつつ、境界部15に偏在させた導電元素M(例えば電極に含まれる元素)の高濃度領域MAが印加電圧によって変化する第2の機構を利用し、これと同時に、中間層50をさらに設け、反応部17aを中間層50に設けて第3の機構を利用しても良い。
記憶層MSが中間層50をさらに有し、第3の機構を利用する不揮発性記憶装置120においても、第1電極41及び第2電極42の構成は各種の変形が可能であり、不揮発性記憶装置110a〜110nに関して説明した電極に関する各種の構成を、不揮発性記憶装置120にも適用できる。
以下、不揮発性記憶装置120の製造方法の例について説明する。
図14は、本発明の第2の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。
まず、図3(a)〜(c)に関して説明したのと同様にして、基板5の主面5aの上に、第1絶縁層10を形成し、その上に第2絶縁層20を形成し、第2絶縁層20を貫通し、第1絶縁層10に到達するコンタクトホール41h及び42hを形成する。
次に、図14に表したように、第2絶縁層20の上、並びに、コンタクトホール41h及び42hの内部に、まず、中間層50となる中間層膜50fを形成し、その上に、第1電極41及び第2電極42となる導電膜40fを形成する。
なお、中間層膜50fには、例えば第1群及び第2群から選択されたいずれかからなる単層膜、または、いずれか複数からなる積層膜を用いる。また、導電膜40fには、既に説明した第4群から選択されたいずれかからなる単層膜、または、いずれか複数からなる積層膜を用いる。
その後、例えば、図3(e)に関して説明したのと同様にして、平坦化して第2絶縁層20を露出させ、中間層膜50f及び導電膜40fを分離して、第1中間層51及び第2中間層52、並びに、第1電極41及び第2電極42が形成される。
これにより、図13に例示した不揮発性記憶装置120が形成できる。
なお、第1中間層51及び第2中間層52、並びに、第1電極41及び第2電極42を形成する工程は、任意である。
また、この場合も、境界部15に導電元素Mを偏在させても良い。
また、各種の熱処理を行っても良く、これにより、境界部15及び中間層50と、第1電極41及び第2電極42の少なくともいずれかと、の間の領域の状態を所望の状態とすることができる。また、境界部15に導電元素Mを偏在させることができる。また、第1電極41及び第2電極42から中間層50を介して導電元素Mを境界部15に導入することができる。
なお、所望の状態とは、例えば、フォーミング工程の条件(例えばフォーミングに必要な電圧値を含み、フォーミング工程が不要な場合も含む)、高抵抗状態における電気抵抗(オフ抵抗)、低抵抗状態における電気抵抗(オン抵抗)、オフ抵抗とオン抵抗との差(または比)、高抵抗状態と低抵抗状態との間を遷移する電圧である第1遷移電圧V1(リセット電圧)及び第2遷移電圧V2(セット電圧)、第1遷移電圧V1と第2遷移電圧V2との差(電圧マージン)、長期動作における安定性である保持特性及び書き換え耐性、並びに、複数の素子におけるこれらの特性の均一性などを含む特性に関する望ましい状態である。
図15は、本発明の第2の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図15に表したように、変形例の不揮発性記憶装置124の記憶部MSは、不揮発性記憶装置120の記憶部MSにおいて、第2絶縁層20の上に設けられ、第2絶縁層20とは組成及び相状態の少なくともいずれかが異なる第3絶縁層30をさらに有する。そして、第2絶縁層20と第3絶縁層30との境界部15aがさらに形成される。
なお、この場合も、第3絶縁層30は、第1絶縁層10と、組成及び相状態の少なくともいずれかと同じであっても良い。
不揮発性記憶装置124は、例えば、図3(a)及び(b)に関して説明した第1絶縁層10及び第2絶縁層20の形成の後に、第2絶縁層20の上に、第3絶縁層30をさらに形成し、この後、図3(c)、図14及び図3(e)に関して説明した処理を実施することで形成できる。
不揮発性記憶装置124においては、境界部15及び境界部15aと、第1電極41と、の間に第1中間層51(中間層50)が設けられる。同様に、境界部15及び境界部15aと、第2電極42と、の間に第2中間層52(中間層50)が設けられる。
不揮発性記憶装置124においては、境界部15及び境界部15aと、第1中間層51及び第2中間層52と、が電流経路16となる。
そして、積層された境界部15及び境界部15a、並びに、第1中間層51及び第2中間層52、の電流経路16においては、既に説明したのと同様の動作が行われる。
なお、本具体例では、絶縁層が3層である場合であるが、本発明はこれに限らず、絶縁層の積層数は4層以上でも良く、絶縁層の積層数は任意であり、互いに隣接する絶縁層どうしが、互いに組成及び相状態の少なくともいずれかが異なっていれば良い。そして、それぞれの間の境界部と一対の電極都の間に中間層が設けられ、一対の電極によって、中間層を介して境界部に電流が通電可能であり、境界部及び中間層を含む電流経路の電気抵抗が印加電圧によって可変であれば良い。
(第3の実施の形態)
本発明の第3の実施形態に係る不揮発性記憶装置は、本発明の実施形態に係る抵抗変化部80と、FETと、を組み合わせた不揮発性記憶装置である。
図16は、本発明の第3の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図17は、本発明の第3の実施形態に係る不揮発性記憶装置の構成を例示する回路図である。
図16に表したように、本実施形態に係る不揮発性記憶装置131においては、基板5は、FET70を有する。
FET70は、半導体層71とゲート絶縁膜72とゲート電極73とを有する。
半導体層71は、チャネル領域71cと、チャネル領域71cの両側に設けられたソース領域71s及びドレイン領域71dと、を有する。ゲート絶縁膜72は、チャネル領域71cの上に設けられる。ゲート電極73は、ゲート絶縁膜72の上に設けられる。
そして、一対の電極(第1電極41及び第2電極42)はそれぞれ、ソース領域71sとドレイン領域71dとに電気的に接続されている。
なお、本具体例では、半導体層71、ゲート絶縁膜72及びゲート電極73を覆うように、第1層間絶縁膜75a、第2層間絶縁膜75b及び第3層間絶縁膜75cが設けられている。第1層間絶縁膜75aのゲート電極73の上の部分には開口部が設けられ、その部分においてゲート配線74とゲート電極73とが電気的に接続されている。なお、第1層間絶縁膜75a、第2層間絶縁膜75b、第3層間絶縁膜75c及びゲート配線74も基板5に含まれる。なお、基板5は、これ以外に任意の配線や素子等を含んでも良い。
このような構造を有する基板5の主面5aの上に、第1絶縁層10が形成され、その上に第2絶縁層20が形成される。そして、第1絶縁層10及び第2絶縁層20を貫通し、ソース領域71sとドレイン領域71dとにそれぞれ到達するように、第1電極41及び第2電極42が設けられている。これにより、境界部15は、ソース領域71sとドレイン領域71dとに電気的に接続される。
なお、半導体層71には、例えばシリコンウェーハや各種のウエルやSOI(Silicon On Insulator)などを用いることができ、ゲート絶縁膜72には、例えば酸化シリコンを用いることができ、ゲート電極73には、例えばポリシリコンを用いることができる。ただし、上記の材料は例であり、任意の材料を用いることができる。
図17に表したように、このような構成を有する不揮発性記憶装置131の記憶部MSは、FET70と抵抗変化部80とが並列に接続された構成を有する。
不揮発性記憶装置131においては、第1電極41及び第2電極42の間に、所定の電圧を印加して抵抗変化部80(電流経路16)の電気抵抗を変化させて、情報の書き込み及び消去を行う。また、読み出し時には、第1電極41及び第2電極42の間に、書き込み時及び消去時の印加電圧よりも絶対値の小さい読み出し電圧を印加して、書き込まれた情報を読み出す。
また、不揮発性記憶装置131においては、FET70と抵抗変化部80とが並列に接続された構成を有するので、抵抗変化部80の電気抵抗によって、ソース領域71s、ドレイン領域71d及びゲート電極73に接続された第1、第2、及び第3端子71st、71dt及び73tにおける電気特性を変えることができ、不揮発性記憶装置131の構成は、再構築可能な論理回路として利用することもできる。
図18は、本発明の第3の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図19は、図18に続く工程順模式的断面図である。
まず、図18(a)に表したように、半導体層71となるシリコンウェーハの上に、例えば、熱酸化によってゲート絶縁膜72となるシリコン酸化膜を形成し、その上にゲート電極73となるポリシリコン膜を形成し、リソグラフィとエッチングによりゲート絶縁膜72とゲート電極73を形成する。そして、ゲート絶縁膜72及びゲート電極73から露出したシリコンウェーハにイオン注入を行い、活性化熱処理工程を経て、不純物ドーピング層(ソース領域71s及びドレイン領域71d)を形成する。なお、シリコンウェーハのソース領域71s及びドレイン領域71dとの間の部分がチャネル領域71cとなる。これにより、FET70が形成される。そして、これらの構造の上に、例えばCVD法などによって、シリコン酸化膜からなる第1層間絶縁膜75aを形成する。そして、第1層間絶縁膜75aのゲート電極73の上に開口部を形成し、開口部を埋め込むように、ゲート配線74を形成する。
次に、図18(b)に表したように、シリコン窒化膜からなる第2層間絶縁膜75b、及び、シリコン酸化膜からなる第3層間絶縁膜75cを順次形成し、例えばCMP法によって平坦化する。このとき、第2層間絶縁膜75bと第3層間絶縁膜75cとに上記の組み合わせの材料を用いることで、CMPの工程中において第2層間絶縁膜75bがエッチングストッパの機能を果たし、これにより、ゲート配線74の露出を防止することができる。
次に、図19に表したように、第2層間絶縁膜75b及び第3層間絶縁膜75cの上に、図3(a)〜(c)に関して説明したのと同様の方法によって、第1絶縁層10及び第2絶縁層20を形成し、コンタクトホール41h及び42hを形成する。コンタクトホール41h及び42hは、第1絶縁層10及び第2絶縁層20を貫通し、それぞれソース領域71s及びドレイン領域71dに到達している。
この後、図3(d)及び(e)に関して説明したのと同様の方法によって、コンタクトホール41h及び42hの中に導電材料を埋め込んで、第1電極41及び第2電極42を形成して、図16に例示した不揮発性記憶装置131が形成できる。
不揮発性記憶装置131においては、抵抗変化部80として、既に説明した境界部15に形成される電流経路16を用いるので、電流経路16の位置及び形状が精度良く制御され、特性の安定性が高い。
図20は、本発明の第3の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図20に表したように、本実施形態に係る別の不揮発性記憶装置132においては、基板5に形成された第1絶縁層10及び第2絶縁層20の上に、FET70が形成される。
すなわち、不揮発性記憶装置132の記憶部MSは、不揮発性記憶装置110の記憶部MSに加えて、第2絶縁層20の上に設けられたFET70をさらに有する。
この場合も、FET70は、半導体層71とゲート絶縁膜72とゲート電極73とを有する。半導体層71は、チャネル領域71cと、チャネル領域71cの両側に設けられたソース領域71s及びドレイン領域71dと、を有する。ゲート絶縁膜72は、チャネル領域71cの上に設けられる。ゲート電極73は、ゲート絶縁膜72の上に設けられる。なお、本具体例でも、第1層間絶縁膜75a、第2層間絶縁膜75b、第3層間絶縁膜75c及びゲート配線74が設けられている。
そして、この場合も、一対の電極(第1電極41及び第2電極42)はそれぞれ、ソース領域71sとドレイン領域71dとに電気的に接続されている。すなわち、第1電極41と第2電極42とが、それぞれソース領域71sとドレイン領域71dとを貫通し、さらに、第2絶縁層20を貫通し、第1絶縁層10に到達している。これにより、境界部15は、ソース領域71sとドレイン領域71dとに電気的に接続される。
このような不揮発性記憶装置132の記憶部MSも、FET70と抵抗変化部80とが並列に接続された構成を有する。
なお、本具体例では、第2絶縁層20と半導体層71との間に、半導体層71と第2絶縁層20との間の元素の拡散を抑制する拡散防止層70rが設けられている。ただし、この拡散防止層70rは、必要に応じて設けられれば良く、省略しても良い。
図21は、本発明の第3の実施形態に係る別の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
まず、図3(a)及び(b)に関して説明したのと同様の手法によって、第1絶縁層10及び第2絶縁層20を形成し、その上に必要に応じて拡散防止層70rを形成する。
そして、その上に例えばCVD法によって半導体層71となるシリコン層を形成する。その上に、例えば、ゲート絶縁膜72となるシリコン酸化膜をALD法によって形成し、その上にゲート電極73となる例えばポリシリコン膜を形成し、リソグラフィとエッチングによりゲート絶縁膜72とゲート電極73を形成する。そして、ゲート絶縁膜72及びゲート電極73から露出したシリコンウェーハにイオン注入を行い、活性化熱処理工程を経て、不純物ドーピング層(ソース領域71s及びドレイン領域71d)を形成する。なお、半導体層71のソース領域71s及びドレイン領域71dとの間の部分がチャネル領域71cとなる。この後、図18(a)に関して説明したのと同様の方法によって、第1層間絶縁膜75aとゲート配線74を形成する。
次に、図21(b)に表したように、シリコン窒化膜からなる第2層間絶縁膜75b、及び、シリコン酸化膜からなる第3層間絶縁膜75cを順次形成し、例えばCMP法によって平坦化する。
その後、第3層間絶縁膜75c、第2層間絶縁膜75b及び第1層間絶縁膜75aを貫通し、さらに、ソース領域71sまたはドレイン領域を貫通し、さらに、第2絶縁層20を貫通して、第1絶縁層10に到達するコンタクトホール41h及び42hを形成する。なお、拡散防止層70rが形成される場合には、コンタクトホール41h及び42hは、拡散防止層70rも貫通する。
この後、図3(d)及び(e)に関して説明したのと同様の方法によって、コンタクトホール41h及び42hの中に導電材料を埋め込んで、第1電極41及び第2電極42を形成して、図20に例示した不揮発性記憶装置132が形成できる。
不揮発性記憶装置132においても、抵抗変化部80として、既に説明した境界部15に形成される電流経路16を用いるので、電流経路16の位置及び形状が精度良く制御され、特性の安定性が高い。
不揮発性記憶装置131及び132においては、上記の構造を採用することで、FET70と抵抗変化部80との並列構造を有する記憶部MSを容易に形成することができる。
また、このような記憶部MSを基板上に複数設けた構造の場合には、複数のFET70と、複数の抵抗変化部80(第1絶縁層10及び第2絶縁層20とその間の電流経路16)と、が設けられるが、互いに最も近接する一対の電極間が電流経路16として機能するので、第1絶縁層10及び第2絶縁層20は異なる記憶部MSにまたがって延在していても良いため、第1絶縁層10及び第2絶縁層20のパターニング加工の必要がなく、生産性が高い利点もある。
なお、上記の不揮発性記憶装置131及び132において、既に説明した中間層50をさらに設けても良く、第1〜第3の機構のいずれか、またはいずれか複数を組み合わせて動作させることができる。また、既に説明した第3絶縁層30を含め、複数の絶縁層の積層構造を適用しても良く、また、既に説明した各種の電極の構成も適用できる。
(第4の実施の形態)
図22は、本発明の第4の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。
図22に表したように、本実施形態に係る不揮発性記憶装置140は、本発明の実施形態に係る不揮発性記憶装置の複数の記憶部MSと、主面5aに平行な第1方向に延在する複数のワード線WL(第1配線)と、主面5aに平行で前記第1方向に対して非平行な第2方向に延在する複数のビット線BL(第2配線)と、をさらに備える。そして、上記の記憶部MSは、複数のワード線WLと複数のビット線BLとが交差する部分にそれぞれ対応して設けられている。
すなわち、ワード線WLは、第1〜第nワード線WL1〜WLnを含み、ビット線BLは、第1〜第mビット線BL1からBLmを含む。ここで、添え字n及びmは2以上の整数である。そして、第1〜第nワード線WL1〜WLnのそれぞれと、第1〜第mビット線BL1からBLmのそれぞれと、の各交点に記憶部MSijが設けられる。ここで、iは1〜nであり、jは1〜mである。
記憶部MS(記憶部MSij)は、既に説明した本発明の実施形態に係る記憶部MSであり、抵抗変化部80とFET70とが並列接続された構造を有する。
ここでは、例えば、図16及び図20に例示したゲート電極73に接続されたゲート配線74がワード線WLとされ、ソース領域71s及びドレイン領域71dに接続された配線をビット線BLとする。この時、ビット線BLの延在方向に隣接する記憶部MSどうしの間で、ソース領域71sとドレイン領域71dとは互いに共有される。さらに、ビット線BLの延在方向に隣接する記憶部MSどうしの間で、第1電極41と第2電極42とが互いに共有される。これにより、素子の占有面積を低減し、高集積化が可能となる。
このような構成を有する不揮発性記憶装置140においては、複数の記憶部MSがNAND型で配列されており、各ワード線WL及び各ビット線BLに所定の電圧を印加することで、それぞれの記憶部MSに対して、情報の書き込み、読み出し、消去が可能となる。
図23は、本発明の第4の実施形態に係る不揮発性記憶装置の動作を例示する模式的回路図である。
図23に表したように、選択された記憶部MSaの抵抗変化部80aの電気抵抗を変化させて情報を書き込む場合には、記憶部MSaに接続されたワード線WL(この場合は第2ワード線WL2)の電圧をオフ電圧VOFFとして、記憶部MSaのFET70aを非導通状態とする。そして、選択されたワード線WL(第2ワード線WL2)以外のワード線WLにはオン電圧VONを印加して、非選択の記憶部MSのFET70を導通状態にする。さらに、記憶部MSaに接続されたビット線BL(この場合は第2ビット線BL2)の一方に書き込み電圧Vを印加し、他方に基準電圧Vを印加する。
このような電圧を用いることで、選択された記憶部MSaに、書き込み電圧Vと基準電圧Vとの差の電圧が印加される。この書き込み電圧Vを適切に制御することで、記憶部MSaの抵抗変化部80aの電気抵抗が変化され、情報を書き込むことができる。
なお、選択された記憶部MSaの抵抗変化部80aへの印加電圧及び流れる電流を、選択された記憶部MSaが接続されたビット線BLに対応する各記憶部MSのFET70に印加されるゲート電圧によって制御することができる。
また、読み出し動作及び消去動作は、ビット線BLの電圧を適切な値とすることで、実施される。この時、読み出し動作時においては、選択された記憶部MSaに印加される電圧の絶対値は、書き込み動作時及び消去動作時の印加電圧よりも小さい。
(第5の実施の形態)
図24は、本発明の第5の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図(a)は模式的斜視図であり、同図(b)は同図(a)のA−A’線断面図である。
図24に表したように、本実施形態に係る不揮発性記憶装置150は、記憶部MSを備える。記憶部MSは、第1絶縁層10と、第2絶縁層20と、一対の電極(第1電極41及び第2電極42)と、を有する。
本具体例では、第1絶縁層10及び第2絶縁層20は、基板5の主面5aの上の、実質的に同じ平面内に設けられている。
そして、第1絶縁層10と第2絶縁層20との界面は、主面5aに対して非平行である。本具体例では、第1絶縁層10と第2絶縁層20との界面は、主面5aに対して垂直であり、第1絶縁層10と第2絶縁層20との境界部15は、主面5aに対して垂直である。ただし、第1絶縁層10と第2絶縁層20との界面(境界部15)は、主面5aに対して非平行であればよく、界面は、主面5aに対して斜めであっても良く、また、界面の少なくとも一部が曲面であっても良く、凹凸面であっても良い。
第2絶縁層20は、第1絶縁層10が形成された後に第1絶縁層10に接して形成される。これにより、第1絶縁層10と第2絶縁層20との間の境界部15は、所定の形状に制御されて形成される。
第2絶縁層20は、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる。
一対の電極(第1電極41及び第2電極42)は、第1絶縁層10と第2絶縁層20との境界部15に沿って電流を通電可能とする。そして、この場合も、境界部15に電流経路16が形成される。
第1絶縁層10、第2絶縁層20、第1電極41及び第2電極42には、第1の実施形態で説明した材料と構成を適用することができる。
不揮発性記憶装置150においては、電流経路16が第1絶縁層10及び第2絶縁層20の厚み方向に沿って形成されるので、第1絶縁層10及び第2絶縁層20の厚さは、一定の範囲に設定されることが望ましい。例えば、第1絶縁層10及び第2絶縁層20の厚さは、例えば5nm〜50nmとすることが望ましい。第1絶縁層10及び第2絶縁層20の厚さが薄すぎると、高抵抗状態の抵抗値が減少し、高抵抗状態と低抵抗状態の間で、十分なしきい値マージンがとれない場合があるため、第1絶縁層10及び第2絶縁層20の厚さは、5nm以上が望ましい。また、第1絶縁層10及び第2絶縁層20の厚さが厚すぎると動作電圧が増大するため、第1絶縁層10及び第2絶縁層20の厚さは、50nm以下が望ましい。
また、第1電極41及び第2電極42の厚さは、例えば5nm〜50nmとすることができる。5nmよりも薄いと、均一な膜厚が得られにくく、特性が不安定になる場合がある。また、50nmよりも厚いと、加工性が低下する場合がある。なお、第1電極41と第2電極42とには、同じ材料を用いることが望ましい。
このような構成を有する不揮発性記憶装置150は、クロスポイント型の不揮発性記憶装置に好適に応用できる。
以下、不揮発性記憶装置150の製造方法の例について説明する。
図25は、本発明の第5の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図25(a)に表したように、例えば、半導体を含む基板5の主面5aの上に、第1電極41を形成する。その後、その上に、第1絶縁層10となる第1絶縁層膜10fを形成した後、フォトリソグラフィとエッチングにより、第1絶縁層膜10fを所定形状で加工して、第1絶縁層10を形成する。これと同時に、第1電極41の一部が露出される。なお、第1絶縁層10の形状は任意であり、断面形状は円形でも良く、四角形でも良く、また帯状でも良い。また、第1絶縁層10の側面は、平面でも良く、曲面でも良く、また、側面は基板5の主面5aに対して非平行であれば良い。
次に、図25(b)に表したように、第1絶縁層10の上、及び、露出された第1電極41の上、に、第2絶縁層20となる第2絶縁層膜20fを形成する。
そして、図25(c)に表したように、第2絶縁層膜20fの上面を例えばCMP等により削り、厚さを減少させ、第1絶縁層10の表面を露出させる。これにより、第2絶縁層20が形成される。
この後、第1絶縁層10及び第2絶縁層20の上に、第2電極42を形成して、図24に例示した不揮発性記憶装置150が形成できる。
不揮発性記憶装置150においては、互いに異なる組成及び相状態を有する第1絶縁層10と第2絶縁層20との境界部15に、第1及び第2の機構の少なくともいずれかを発揮できる電流経路16が形成されるため、フォーミング工程を必要としない。そして、電流経路16は境界部15に形成されるので、電流経路16の位置及び形状は精度良く制御される。これにより、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置が提供できる。
なお、この場合もフォーミング工程を実施しても良い。この場合には、フォーミング工程で用いる印加電圧及びストレスが軽減された条件を用いることができ、素子破壊などの発生は抑制される。
(第6の実施の形態)
図26は、本発明の第6の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図(a)は模式的斜視図である。同図(b)は、同図(a)のA−A’線断面図であり、記憶部MSをX−Z平面で切断した断面図である。また、同図(c)は、同図(a)のB−B’線断面図であり、記憶部MSをY−Z平面で切断した断面図である。
図26に表したように、本実施形態に係る不揮発性記憶装置160の記憶部MSにおいては、不揮発性記憶装置150の記憶部MSにおいて、第1電極41及び第2電極42が、それぞれ第1突出部41p及び第2突出部42pを有している。第1突出部41p及び第2突出部42pは互いに対向する方向に突出している。この場合は、第1突出部41p及び第2突出部42pの突出する方向はZ軸方向に沿っており、その方向が逆向きである。
また、本具体例では、第1絶縁層10と第2絶縁層20との境界部15(界面)は、Y−Z平面内において、Y軸方向に延在しており、一方、第1突出部41p及び第2突出部42pは、供にX軸方向に延在している。
すなわち、第1突出部41p及び第2突出部42pが互いに対向する部分において、第1電極41と第2電極42との距離が最も短くなり、この部分が電界集中部となる。すなわち、電界集中部はX軸方向に延在する。そして、境界部15が含まれるY−Z平面と、この電界集中部と、が交差する部分に、電流経路16が形成される。このように、境界部15と電界集中部との両者によって電流経路16の位置と形状を、より高い精度で制御することができる。
なお、上記の第1突出部41p及び第2突出部42pのうち、いずれか一方を設けても良い。
また、第1突出部41p及び第2突出部42pの形状は任意であり、帯状でなくても良い。なお、帯状である場合には、その延在方向の少なくとも一部が、境界部15と交差していれば良い。第1突出部41p及び第2突出部42pは、円柱状、円錐状、多角柱状、多角錘状など任意の形状が適用できる。
以下、不揮発性記憶装置160の製造方法の例について説明する。
図27は、本発明の第6の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
すなわち、同図(a)及び(b)は、異なる製造方法を例示している。
本実施形態に係る不揮発性記憶装置の製造方法は、第1絶縁層10と、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層20と、第1絶縁層10と第2絶縁層20との境界部15に、境界部15に沿って電流を通電可能とする一対の電極(第1電極41及び第2電極42)と、を有する記憶部MSを有し、電流が通電される電流経路の電気抵抗は、前記一対の電極の間に印加される電圧によって変化する不揮発性記憶装置の製造方法であって、以下を実施する。
まず、上記の第1突出部41pが設けられる場合には、例えば以下を行う。
図27(a)に表したように、まず、基板5の主面5aの上に、第1電極41となる第1導電膜を形成し、第1導電膜の上面に、リソグラフィとエッチングなどの手法を用いて第1突出部41pを形成し、突出部を有する第1電極41を形成する(ステップS140a)。
そして、第1電極41の上に、第1絶縁層10を形成する(ステップS110)。そして、第1絶縁層10の上に、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層膜を、第2絶縁層膜の表面から第1絶縁層20が露出するように形成して、第2絶縁層20を形成する(ステップS120)。
そして、第1絶縁層10及び第2絶縁層20の上に、第2導電膜を形成して、第2電極42を形成する(ステップS150)。
また、上記の第2突出部42pが設けられる場合には、例えば以下を行う。
図27(b)に表したように、まず、基板5の主面5aの上に、第1電極41となる第1導電膜を形成する(ステップS140)。
そして、第1電極41の上に、第1絶縁層10を形成する(ステップS110)。そして、第1絶縁層10の上に、第1絶縁層10とは組成及び相状態の少なくともいずれかが異なる第2絶縁層膜を、第2絶縁層膜の表面から第1絶縁層20が露出するように形成して、第2絶縁層20を形成する(ステップS120)。
そして、第1絶縁層10及び第2絶縁層20の少なくともいずれかの上面に、リソグラフィとエッチングなどの手法を用いて、溝を形成する(ステップS160)。
そして、第1絶縁層10及び第2絶縁層20の上に、第2導電膜を形成して、第2電極42を形成する(ステップS150)。これにより、第1絶縁層10及び第2絶縁層20の少なくともいずれかに形成された上記の溝に第2導電膜が埋め込まれて、第2突出部42pが形成される。
なお、第1突出部41p及び第2突出部42pの両方を形成する場合には、上記の工程を組み合わせて実施する。
以下、具体例について説明する。
図28は、本発明の第6の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
すなわち、同図(a)及び同図(c)は、互いに異なる工程を例示する模式的斜視図であり、同図(b)及び同図(d)は、それぞれ、同図(a)及び同図(c)のB−B’線断面図である。
図28(a)及び(b)に表したように、例えば、半導体を含む基板5の主面5aの上に、第1電極41となる第1導電膜を形成し、その後、例えば所定のレジストを用いたエッチングにより、第1導電膜の上面に、X軸方向に延在する第1突出部41pを形成する。これにより、第1電極41が形成される(ステップS140a)。
この後、図25(a)〜(c)に関して説明したのと同様の方法により、第1電極41の上に、第1絶縁層10及び第2絶縁層20を形成する(ステップS110及びステップS120)。なお、第1絶縁層10と第2絶縁層20との境界部15は、Y軸方向に延在している。
この後、図28(c)及び(d)に表したように、例えば所定のレジストを用いたエッチングにより、第1絶縁層10及び第2絶縁層20の上面に、X軸方向に延在する溝部42pt(溝)を形成する(ステップS160)。
この後、第1絶縁層10及び第2絶縁層20の上に、第2導電膜を形成して、第2電極42を形成する(ステップS150)。これにより、溝部42ptに、この第2導電膜が埋め込まれ、この部分が第2突出部42pとなり、第2突出部42pを有する第2電極42が形成される。
図29は、本発明の第6の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図(a)及び(b)は、図26(a)のA−A’線断面、及び、B−B’線断面に相当する断面図である。
図29に表したように、本実施形態に係る別の不揮発性記憶装置161の記憶部MSにおいては、第1電極41と第2電極42との間に、複数の境界部15が設けられている。すなわち、複数の第1絶縁層10と、複数の第2絶縁層20と、が、第1絶縁層10と第2絶縁層20とが接するように、交互に設けられている。この構造は、図25に関して説明した工程において、第1絶縁層10のパターン形状を変えることで形成できる。
このように、1つの第1電極41及び第2電極42の組み合わせにおいて、任意の数と任意の形状の境界部15を設けることができる。
(第7の実施の形態)
図30は、本発明の第7の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図(a)及び(b)は、図26(a)のA−A’線断面、及び、B−B’線断面に相当する断面図である。
図30に表したように、本実施形態に係る不揮発性記憶装置171の記憶部MSにおいては、不揮発性記憶装置160の記憶部MSにおいて、第1中間層51(中間層50)が設けられている。これ以外は、不揮発性記憶装置160と同様とすることができるので説明を省略する。
第1中間層51は、第1電極41の上に設けられ、第1中間層51の上に第1絶縁層10及び第2絶縁層20が設けられている。
図31は、本発明の第7の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図(a)及び(b)は、図26(a)のA−A’線断面、及び、B−B’線断面に相当する断面図である。
図31に表したように、本実施形態に係る別の不揮発性記憶装置172の記憶部MSにおいては、不揮発性記憶装置160の記憶部MSにおいて、第2中間層52(中間層50)が設けられている。これ以外は、不揮発性記憶装置160の記憶部MSと同様とすることができるので説明を省略する。
第2中間層52は、第1絶縁層10及び第2絶縁層20の上に設けられ、中間層52の上に第2電極42が設けられている。
不揮発性記憶装置171及び172によれば、既に説明した第3の機構を利用することができる。
なお、上記の第1中間層51と第2中間層52との両方を設けても良い。
また、本実施形態で得られる第3の機構と、第1及び第2の機構の少なくともいずれかと、を組み合わせて利用する構成も適用できる。
また、不揮発記憶装置150においても、第1中間層51及び第2中間層52のいずれか、または、それらの両方を設けることもできる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置を構成する第1絶縁層、第2絶縁層、第1電極、第2電極、境界部、反応層、基板、FET、ワード線、ビット線等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明によれば、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置が提供される。
5…基板、
5a…主面、
10…第1絶縁層、
10f…第1絶縁層膜、
14a…第1サブ界面、
14b…第2サブ界面、
15、15a…境界部、
16…電流経路、
17、17a 反応部、
18…界面層、
20…第2絶縁層、
20f…第2絶縁層膜、
30…第3絶縁層、
40f…導電膜、
41 第1電極、
41h…コンタクトホール、
41p…第1突出部、
42…第2電極、
42h…コンタクトホール、
42p…第2突出部、
42pt…溝部、
43…第3電極、
44…第4電極、
50…中間層、
51…第1中間層、
52…第2中間層、
70…FET、
71…半導体層、
71c…チャネル領域、
71d…ドレイン領域、
71dt…第2端子、
71s…ソース領域、
71st…第1端子、
72…ゲート絶縁膜、
73…ゲート電極、
73t…第3端子、
74…ゲート配線、
75a、75b、75c…第1、第2、第3層間絶縁膜、
80、80a…抵抗変化部、
110、110a〜110n、111、112、113、114、120、124、131、132、140、150、160、161、162、171、172…不揮発性記憶装置、
BL、BL1、BL2…ビット線、
HRS…高抵抗状態、
LRS…低抵抗状態、
MA…高濃度領域、
MS、MSa、MSij、MSnm…記憶部、
…基準電圧、
V1、V2…第1、第2遷移電圧、
OFF…オフ電圧、
ON…オン電圧、
…書き込み電圧、
Vap…印加電圧、
WL、WL1、WL2、WLn…ワード線

Claims (7)

  1. 基板と、
    前記基板の主面の上に設けられた第1絶縁層と、
    前記第1絶縁層の上に設けられ、前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、
    前記主面に対して垂直な第1方向に延在し、前記第1絶縁層と前記第2絶縁層との境界部を貫通し、前記境界部に当該境界部に沿って電流を通電可能とする一対の電極と、
    を有する記憶部を備え、
    前記第1絶縁層と前記第2絶縁層との界面は、前記主面に対して平行であり、
    前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
  2. 前記一対の電極の少なくとも一方は、前記一対の電極の他方の側に向けて前記主面に対して平行に突出している突出部を有していることを特徴とする請求項記載の不揮発性記憶装置。
  3. 前記第1絶縁層及び前記第2絶縁層の少なくともいずれかは、Ti、V、Mn、Co、Ni、Zr、Hf、Pr、Al及びSiよりなる群から選択されたいずれかを含む酸化物を含むことを特徴とする請求項記載の不揮発性記憶装置。
  4. 基板と、
    前記基板の主面の上に設けられた第1絶縁層と、
    前記第1絶縁層の上に設けられ、前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、
    前記第1絶縁層と前記第2絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
    を有する記憶部を備え、
    前記境界部は、導電元素を含み、前記境界部における前記導電元素の濃度は、前記第1絶縁層及び前記第2絶縁層の他の部分における前記導電元素の濃度よりも高く、
    前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
  5. 前記導電元素は、前記一対の電極の少なくともいずれかから前記境界部に侵入していることを特徴とする請求項記載の不揮発性記憶装置。
  6. 基板と、
    前記基板の主面の上に設けられた第1絶縁層と、
    前記第1絶縁層の上に設けられ、前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、
    前記第1絶縁層と前記第2絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
    前記一対の電極の少なくともいずれかと前記境界部との間に設けられ、前記電流に基づいて酸化及び還元の少なくともいずれかの反応が可能な中間層と、
    を有する記憶部を備え、
    前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
  7. 第1絶縁層と、
    前記第1絶縁層が形成された後に前記第1絶縁層に接して形成され、前記第1絶縁層とは組成及び相状態の少なくともいずれかが異なる第2絶縁層と、
    前記第1絶縁層と前記第2絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
    を有する記憶部を備え、
    前記一対の電極の一方は、前記一対の電極の他方の側に向けて前記主面に対して平行に突出する突出部を有し
    前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
JP2011524607A 2009-07-31 2009-07-31 不揮発性記憶装置 Expired - Fee Related JP5419983B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/063702 WO2011013255A1 (ja) 2009-07-31 2009-07-31 不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JPWO2011013255A1 JPWO2011013255A1 (ja) 2013-01-07
JP5419983B2 true JP5419983B2 (ja) 2014-02-19

Family

ID=43528930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011524607A Expired - Fee Related JP5419983B2 (ja) 2009-07-31 2009-07-31 不揮発性記憶装置

Country Status (3)

Country Link
US (1) US9379320B2 (ja)
JP (1) JP5419983B2 (ja)
WO (1) WO2011013255A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659480B2 (ja) * 2009-10-26 2015-01-28 ソニー株式会社 記憶装置の製造方法
JP5386528B2 (ja) * 2011-02-21 2014-01-15 株式会社日立製作所 半導体記憶装置およびその製造方法
US9548115B2 (en) 2012-03-16 2017-01-17 Nec Corporation Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element
US10727073B2 (en) * 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
EP3776636A4 (en) 2018-03-30 2021-12-22 Lam Research Corporation ATOMIC LAYER ENGRAVING AND SMOOTHING OF REFRACTORY METALS AND OTHER HIGH SURFACE BOND ENERGY MATERIALS
WO2020159214A1 (ko) * 2019-01-29 2020-08-06 한양대학교 산학협력단 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
FR3113783B1 (fr) * 2020-09-02 2022-08-12 Commissariat Energie Atomique Memoire resistive a zone de commutation entre deux regions dielectriques de dopages et/ou constantes dielectriques different(e)s

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266167A (ja) * 2003-03-03 2004-09-24 Sharp Corp 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置
JP2007110068A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2009500867A (ja) * 2005-07-11 2009-01-08 サンディスク スリーディー,エルエルシー 切り換え可能な抵抗器とトランジスタとを備えた不揮発性メモリセル
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
JP2009124175A (ja) * 2003-08-27 2009-06-04 Nec Corp 半導体装置
JP2009146943A (ja) * 2007-12-11 2009-07-02 Fujitsu Ltd 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424427B2 (ja) * 1995-07-27 2003-07-07 ソニー株式会社 不揮発性半導体メモリ装置
US6600185B1 (en) * 1999-03-10 2003-07-29 Oki Electric Industry Co., Ltd. Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof
KR100391404B1 (ko) * 1999-07-13 2003-07-12 가부시끼가이샤 도시바 반도체 메모리
WO2004114428A2 (en) * 2003-06-25 2004-12-29 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect element and manufacturing method therof
US20080173975A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation Programmable resistor, switch or vertical memory cell
JP5064094B2 (ja) * 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
JP5217259B2 (ja) 2007-06-07 2013-06-19 富士通株式会社 半導体装置及びその製造方法
JP2008306004A (ja) 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266167A (ja) * 2003-03-03 2004-09-24 Sharp Corp 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置
JP2009124175A (ja) * 2003-08-27 2009-06-04 Nec Corp 半導体装置
JP2009500867A (ja) * 2005-07-11 2009-01-08 サンディスク スリーディー,エルエルシー 切り換え可能な抵抗器とトランジスタとを備えた不揮発性メモリセル
JP2007110068A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
JP2009146943A (ja) * 2007-12-11 2009-07-02 Fujitsu Ltd 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法

Also Published As

Publication number Publication date
US9379320B2 (en) 2016-06-28
WO2011013255A1 (ja) 2011-02-03
JPWO2011013255A1 (ja) 2013-01-07
US20120193597A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
JP5419983B2 (ja) 不揮発性記憶装置
US8941088B2 (en) Nonvolatile memory with resistance change layer
US8115586B2 (en) Variable resistance element, and its manufacturing method
EP3178113B1 (en) Fully isolated selector for memory device
TWI595484B (zh) 非揮發性記憶體裝置
US8497492B2 (en) Variable resistive element, and its manufacturing method
US9252358B2 (en) Semiconductor memory device and method of manufacturing the same
JP5491941B2 (ja) 不揮発性記憶装置
US10446749B1 (en) Memory device
TWI543337B (zh) 電阻式隨機存取記憶裝置
JP5645837B2 (ja) 電気的に作動するデバイス及びそのデバイスにおけるドーパントの形成を制御する方法
KR20190005665A (ko) 저항 변화 메모리 소자
JP2012064738A (ja) 不揮発性記憶装置
TW201448303A (zh) 非揮發性阻值變化元件
JP2007294998A (ja) 可変抵抗素子及びその製造方法
US9735201B2 (en) Memory device
US9779808B2 (en) Resistance random access memory device and method for operating same
US10381407B2 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
US11171156B2 (en) Ferroelectric memory device
US20170372958A1 (en) Film-edge top electrode
US9018083B2 (en) Electrically actuated device and method of controlling the formation of dopants therein
KR20080104958A (ko) 불휘발성 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131119

LAPS Cancellation because of no payment of annual fees