JP5217259B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5217259B2 JP5217259B2 JP2007152127A JP2007152127A JP5217259B2 JP 5217259 B2 JP5217259 B2 JP 5217259B2 JP 2007152127 A JP2007152127 A JP 2007152127A JP 2007152127 A JP2007152127 A JP 2007152127A JP 5217259 B2 JP5217259 B2 JP 5217259B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistance change
- film
- electrode
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
先ず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係る半導体装置(抵抗変化メモリ)の構造を示す断面図である。また、図2は、第1の実施形態に係る半導体装置(抵抗変化メモリ)の構造を示すレイアウト図である。
次に、本発明の第2の実施形態について説明する。第2の実施形態では、抵抗変化部18の構成が第1の実施形態と相違している。図6は、第2の実施形態における抵抗変化部18の詳細を示す断面図である。
18a:孔跡
28a、28b:Ti酸化物膜
28c:SOG膜
Claims (6)
- 第1及び第2の電極と、
金属酸化物を含有し、その抵抗が前記第1及び第2の電極の間に印加された電圧に伴って変化する抵抗変化部と、
を有し、
前記抵抗変化部中に、前記第1の電極から前記第2の電極に向けて延びる線に沿って、前記金属酸化物を含有する構造同士が物理的に接する部分が存在し、
前記線に沿って物理的に接する部分は、前記第1及び第2の電極の少なくとも一方に接していることを特徴とする半導体装置。 - 前記線に沿って物理的に接する部分は、金属酸化物膜中の互いに異なる部分同士であることを特徴とする請求項1に記載の半導体装置。
- 前記線に沿って物理的に接する部分は、互いに異なる金属酸化物膜中の部分同士であることを特徴とする請求項1に記載の半導体装置。
- 第1の電極を形成する工程と、
前記第1の電極上に、金属酸化物を含有する抵抗変化部を形成する工程と、
前記抵抗変化部上に、第2の電極を形成する工程と、
を有し、
前記抵抗変化部として、
その中に、前記第1の電極から前記第2の電極に向けて延びる線に沿って、前記金属酸化物を含有する構造同士が物理的に接する部分が存在し、
前記線に沿って物理的に接する部分は、前記第1及び第2の電極の少なくとも一方に接し、
その抵抗が前記第1及び第2の電極の間に印加された電圧に伴って変化するものを形成することを特徴とする半導体装置の製造方法。 - 前記抵抗変化部を形成する工程は、底部から前記第1の電極が露出している孔内に金属酸化物膜を堆積することにより、前記金属酸化物膜中の互いに異なる部分同士を前記線に沿って物理的に接触させる工程を有することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記抵抗変化部を形成する工程は、
底部から前記第1の電極が露出している孔の側面に沿って第1の金属酸化物膜を形成する工程と、
前記第1の金属酸化物膜の内側面に接する部分を有する第2の金属酸化物膜を形成する工程と、
を有することを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007152127A JP5217259B2 (ja) | 2007-06-07 | 2007-06-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007152127A JP5217259B2 (ja) | 2007-06-07 | 2007-06-07 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008306005A JP2008306005A (ja) | 2008-12-18 |
JP5217259B2 true JP5217259B2 (ja) | 2013-06-19 |
Family
ID=40234443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007152127A Expired - Fee Related JP5217259B2 (ja) | 2007-06-07 | 2007-06-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5217259B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062265A (ja) * | 2008-09-02 | 2010-03-18 | Sharp Corp | 可変抵抗素子及びその製造方法、並びにその駆動方法 |
JP5487625B2 (ja) * | 2009-01-22 | 2014-05-07 | ソニー株式会社 | 半導体装置 |
JP5419983B2 (ja) | 2009-07-31 | 2014-02-19 | 株式会社東芝 | 不揮発性記憶装置 |
JP2011155159A (ja) * | 2010-01-28 | 2011-08-11 | Semiconductor Technology Academic Research Center | 抵抗変化型メモリとその制御方法及び製造方法 |
US8048755B2 (en) * | 2010-02-08 | 2011-11-01 | Micron Technology, Inc. | Resistive memory and methods of processing resistive memory |
JP6704790B2 (ja) * | 2016-05-24 | 2020-06-03 | ローム株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5104763B2 (ja) * | 2006-11-22 | 2012-12-19 | 日本電気株式会社 | 不揮発性記憶装置 |
WO2008102718A1 (ja) * | 2007-02-19 | 2008-08-28 | Nec Corporation | 半導体記憶装置 |
-
2007
- 2007-06-07 JP JP2007152127A patent/JP5217259B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008306005A (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5488458B2 (ja) | 抵抗変化素子及びその製造方法 | |
TWI387103B (zh) | 具有二極體存取裝置之完全自我對準微孔型記憶胞 | |
US8168538B2 (en) | Buried silicide structure and method for making | |
US8089137B2 (en) | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method | |
US8415651B2 (en) | Phase change memory cell having top and bottom sidewall contacts | |
US11335788B2 (en) | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices | |
US20060108667A1 (en) | Method for manufacturing a small pin on integrated circuits or other devices | |
US9985203B2 (en) | Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making | |
JP5309615B2 (ja) | 抵抗変化型メモリおよびその作製方法 | |
US20140166961A1 (en) | Resistive random access memory (rram) and method of making | |
CN104659050A (zh) | Rram器件的顶电极阻挡层 | |
KR100842903B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
JP5217259B2 (ja) | 半導体装置及びその製造方法 | |
CN104037187A (zh) | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 | |
JP2005175461A (ja) | 非対称面積メモリセル | |
KR20060128378A (ko) | 상변환 기억 소자의 제조방법 | |
JP2010067942A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2011129705A (ja) | 半導体記憶装置 | |
TW201810749A (zh) | 半導體元件及其製作方法 | |
JP2006120707A (ja) | 可変抵抗素子および半導体装置 | |
US8450772B2 (en) | Phase change RAM device and method for manufacturing the same | |
JP2008306004A (ja) | 半導体装置及びその製造方法 | |
TWI550621B (zh) | 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法 | |
CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
US20170179382A1 (en) | Low leakage resistive random access memory cells and processes for fabricating same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |