CN102800806A - 一种双极性多级平面阻变存储器及其导电衬底与制备方法 - Google Patents

一种双极性多级平面阻变存储器及其导电衬底与制备方法 Download PDF

Info

Publication number
CN102800806A
CN102800806A CN2012102613608A CN201210261360A CN102800806A CN 102800806 A CN102800806 A CN 102800806A CN 2012102613608 A CN2012102613608 A CN 2012102613608A CN 201210261360 A CN201210261360 A CN 201210261360A CN 102800806 A CN102800806 A CN 102800806A
Authority
CN
China
Prior art keywords
preparation
conductive substrates
electrode
ohmic electrode
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102613608A
Other languages
English (en)
Other versions
CN102800806B (zh
Inventor
孙健
张伟风
贾彩虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University
Original Assignee
Henan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University filed Critical Henan University
Priority to CN201210261360.8A priority Critical patent/CN102800806B/zh
Publication of CN102800806A publication Critical patent/CN102800806A/zh
Application granted granted Critical
Publication of CN102800806B publication Critical patent/CN102800806B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种双极性多级平面阻变存储器及其导电衬底与制备方法,包括掺杂Nb的SrTiO3单晶导电衬底,在导电衬底的一侧表面上制备有用于与导电衬底的接触界面形成阻变层的肖特基电极,该侧表面上还制备有与所述肖特基电极分离设置的欧姆电极;所述肖特基电极由大功函数的金属或金属氧化物构成,所述欧姆电极由小功函数的金属构成;所述导电衬底掺杂Nb含量为0.05~1%。本发明所述的双极性多级阻变存储器为水平方向的平面结构,所有电极都在同一水平面上,这样的结构有利于存储器实现大规模高密度的集成。电极的制备过程与阻变层的形成过程有机的结合在一起,简化了器件的制备流程,使阻变层的性质更加稳定。

Description

一种双极性多级平面阻变存储器及其导电衬底与制备方法
技术领域
本发明属于信息存储技术领域,涉及一种非易失性阻变存储器,特别是一种双极性平面多级存储器及其制备方法。
背景技术
阻变存储器是一种新型的非易失性存储器,以其自身强大的优点而被誉为下一代非易失性存储器最有力的竞争者。目前常见的阻变存储器为MIM三维结构。其电极的制备过程和阻变材料的形成过程相脱离,不但增加了器件制备的工艺难度同时也制约了器件高密度的集成。
另外,目前出现的阻变存储器大多基于非晶和多晶薄膜材料。由于非晶和多晶薄膜材料的天然缺陷造成器件的阻变性能极不稳定,在很大程度上制约了阻变存储器的应用。而且,目前大部分的阻变存储器都是基于双级存储,有限的存储密度降低了存储器的存储能力。
双极性阻变存储器与单极性电阻存储器相比,避免了擦写电信号的高离散性、操作复杂、保持性差等问题,更有希望得到最终的应用。但是其较低的高低阻态比增加了阻变存储器取读数据的误码率。因此若能克服此瓶颈,将极大的增加双极性阻变存储器的实用可能。
申请号为201110119078的中国专利文件《一种基于氧化锌的极性可控阻变存储器及其制备方法》就采用了氧化锌薄膜作为阻变材料,结构为传统的三明治结构。
发明内容
本发明的目的是提供一种平面二维结构的阻变存储器,用于解决现有“三明治”型立体结构难以向大规模高密度集成方向发展的问题。另外,本发明还提供了上述存储器的导电衬底与制备方法。
为实现上述目的,本发明的存储器方案是:一种双极性多级平面阻变存储器,包括掺杂Nb的SrTiO3单晶导电衬底,在导电衬底的一侧表面上制备有用于与导电衬底的接触界面形成阻变层的肖特基电极,该侧表面上还制备有与所述肖特基电极分离设置的欧姆电极;所述导电衬底掺杂Nb含量为0.05~1%。
所述肖特基电极由至少两行、每行直线排列的肖特基电极单元构成;所述欧姆电极由至少两行、每行直线排列的欧姆电极单元构成;肖特基电极单元行与欧姆电极单元行平行、交替分布。
所述肖特基电极单元与欧姆电极单元的厚度为10~400nm,面积为10-4~10mm2
导电衬底方案是:一种导电衬底,所述导电衬底为掺杂Nb含量0.05~1%的SrTiO3单晶导电衬底。
制备方法方案是:一种阻变存储器的制备方法,步骤如下:
步骤一:选取掺杂Nb含量0.05~1%的SrTiO3单晶导电衬底,进行清洗、烘干;
步骤二:在导电衬底的表面生长一层金属或金属化合物作为肖特基电极,肖特基电极与导电衬底的接触界面形成阻变层;
步骤三:在导电衬底的表面制备欧姆电极。
步骤二中,在真空条件下制备肖特基电极的电极薄膜,制备温度选择在400℃以下。
步骤三中,制备欧姆电极的方式为:把金属合金直接低温点焊到导电衬底表面,把金属合金作为欧姆电极。
步骤三中,制备欧姆电极的方式为:首先打磨抛光的导电衬底面,使之粗糙;然后在粗糙的表面上压制金属铟,把金属铟作为欧姆电极。
步骤三中,制备欧姆电极的方式为:把导电银漆或者银胶涂在导电衬底表面作为欧姆电极。
步骤三中,欧姆电极为真空熔融的高纯金属铟。
与现有技术相比,本发明的有益效果是:
1)本发明所述的双极性多级阻变存储器为水平方向的平面结构,所有电极都在同一水平面上,这样的结构有利于存储器实现大规模高密度的集成。
2)本发明所述的双极性多级阻变存储器的制备方法可以将电极的制备过程与阻变层的形成过程有机的结合在一起,简化了器件的制备流程,使阻变层的性质更加稳定。克服了现有阻变层材料阻变参数随机性大的问题,提高了阻变行为的稳定性。
3)本发明所述的双极性多级阻变存储器采用Nb掺杂的SrTiO3单晶导电衬底与薄膜电极的组合,在界面形成的肖特基势垒层作为阻变层,从而使得本发明所述的存储器具有稳定的可利用中间阻态,实现了多级存储,提高了阻变存储器的存储能力。
4)通过选择合适掺杂比的Nb掺杂的SrTiO3单晶得到理想的开关比,而且能够实现多级存储功能。
附图说明
图1是本发明的存储器结构示意图;
图2为本发明实施例1,以金属铟为肖特基和欧姆电极的阻变存储器在不同正向扫描电压作用下的电流—电压曲线。
图3为本发明实施例1,以金属铟为肖特基和欧姆电极的阻变存储器在不同写入电压作用下的不同电阻态。
具体实施方式
下面结合附图对本发明的原理和特征进行描述,所述实例只用于解释该发明,并非用于限定本发明的范围。
一种阻变存储器,包括掺杂Nb的SrTiO3单晶导电衬底1,在导电衬底1的一侧表面上制备有用于与导电衬底的接触界面形成阻变层的肖特基电极2,该侧表面上还制备有与肖特基电极分离设置的欧姆电极3;肖特基电极由大功函数的金属或金属氧化物构成,如Pt、Au、Ag、In、Cu、Al、Fe或者金属化合物TiN、ITO等,有利于在界面处形成引起阻变效应的肖特基势垒。欧姆电极由小功函数的金属构成,选择功函数较小的金属如Ti、K、Li、Mg。关于肖特基电极与欧姆电极材料的选择,与现有技术中所选用的材料相同,所谓功函数的判断标准也相同,由于是现有技术,关于功函数等概念,在此不再赘述。
导电衬底1为0.05~1%Nb掺杂的SrTiO3单晶。采用该导电衬底是因为Nb掺杂的SrTiO3为n型半导体,具有较好的导电性,且电阻率随着掺杂浓度的增加而增加。同时Nb掺杂的SrTiO3作为简并半导体,载流子的浓度可以用有效的掺杂浓度表示,势垒高度和内建电势随掺杂比的增加而减小。此外与非晶、多晶相比,单晶材料避免了高缺陷密度和晶粒的边界效应引起的复杂现象,提高了阻变器件的稳定性。
如图1,肖特基电极由至少两行、每行直线排列的肖特基电极单元构成;欧姆电极由至少两行、每行直线排列的欧姆电极单元构成;肖特基电极单元行与欧姆电极单元行平行、交替分布。肖特基电极单元与欧姆电极单元的厚度约为10~400nm,面积为10-4~10mm2
欧姆接触的形成还受半导体表面状态的影响,并且作为欧姆电极的材料还要具有导电性能好,易于焊接,同半导体有良好的粘附作用,性能稳定不易被氧化等特点。显然依靠选择材料来实现欧姆接触,有一定的局限性。因此欧姆电极须在经一定技术手段处理的半导体表面上制备。本发明提供了四种方式。方式1:把金属合金直接低温点焊到导电衬底表面,以金属合金作为欧姆电极。方式2:首先用砂纸打磨抛光的导电衬底面,使之变的粗糙;然后在粗糙的表面上压制金属铟,以金属铟作为欧姆电极。方式3:把导电银漆或者银胶涂在导电衬底表面作为欧姆电极。方式4:利用真空熔融高纯金属铟作为欧姆电极。
实施例1
导电衬底1为单面抛光的0.7%Nb掺杂SrTiO3单晶,肖特基电极2为通过磁控溅射技术制备的金属铟,所述欧姆电极3为低温点焊的铟合金。所述电极单元为直径0.1mm,厚度为150nm的圆形电极。
制备方法实施例1
阻变存储器实施例1的具体制备步骤为:
步骤一:将单面抛光的0.7%Nb掺杂SrTiO3单晶导电衬底1利用丙酮、酒精和去离子水超声清洗,然后烘干;
步骤二:利用设计好的带有一系列高密度圆形小孔的掩模板覆盖在抛光的导电衬底1表面上,采用直流磁控溅射技术制备肖特基接触的铟金属薄膜电极。制备条件为真空度>2×10-4Pa,溅射功率30W,Ar气压强2Pa,在室温下溅射10min;
步骤三:移动掩模板的位置,保证掩模板能把步骤二制备的肖特基电极完全覆盖后,低温点焊铟合金制备欧姆接触的铟合金电极3。
该实例所述的双极性多级平面阻变存储在不同的扫描区域下的电流-电压曲线如图2所示,,扫描方向为0→+Vmax→0→-1.8V→0,如图2箭头所示,其中+Vmax为最大正向扫描电压。
由图2可知,器件在外加偏压的作用下,其电流-电压曲线出现明显的滞回窗口,证明了阻变现象的存储。当扫描电压经过-1.8V时,器件返回初始的低阻态,且在-1.8V→+Vmax的扫描过程中,器件的低阻态基本重合。当扫描电压经过+Vmax时,器件返回高阻态,但是不同的+Vmax使器件返回不同的高阻态即器件高阻态不重合,不同的+Vmax对应着不同的高阻态。
本发明实例制备的阻变存储器在不同写入电压作用下的不同阻态如图3所示,测试方法为写入-读取-擦除-读取,循环100次。其中读取电压为0.6V,擦除电压为-1.8V,写入电压分别为5V,3.5V,3V,2V,脉冲宽度为1ms。
由图3可知,同样的擦除电压,带来基本一致的低阻态,不同的写入电压带来不同的高阻态,即在最高和最低的阻态之间存在着一系列的中间阻态。在循环测试中发现不同阻态间可以切换,并且阻态具有极好的保持特性和循环特性。此外不同阻态间的阻值差别大于一个数量级,提高了阻变存储器的阻变性能。
存储器实施例2
与存储器实施例1的区别在于,导电衬底1为0.05%Nb掺杂的SrTiO3单晶,所述肖特基电极2为通过离子溅射制备的金属铂,肖特基电极2是直径约0.3mm,厚度约200nm的圆形电极;所述欧姆电极3通过真空熔融铟金属法制备得到,欧姆电极3的直径为0.5mm,厚度为300nm;电极的制备顺序是先制备欧姆电极3,后制备肖特基电极2。
制备方法实施例2
本实施方式阻变存储器的具体制备步骤为:
步骤一:将单面抛光的0.05%Nb掺杂SrTiO3单晶导电衬底1利用丙酮、酒精和去离子水超声清洗,然后烘干;
步骤二:利用设计好的带有一系列高密度圆形小孔的掩模板覆盖在抛光的导电衬底1表面上,把高纯的金属铟粒均匀的放在掩模板上。然后把他们一起放入真空炉中加热到160℃,保证铟粒熔化后,在真空炉中自然降温到40℃左右,移除掩模板得到铟金属薄膜欧姆电极3;
步骤三:重新放置掩模板并固定其位置,保证把步骤二制备的欧姆电极完全覆盖之后利用离子溅射仪溅射金属铂,制备铂肖特基电极2。制备条件为真空度为4Pa,溅射电流8mA,110s/次,在室温下溅射20次。
存储器实施例3
与存储器实施例1的区别在于,导电衬底1为1%Nb掺杂的SrTiO3单晶,所述肖特基电极2为通过离子溅射制备的金电极,肖特基电极2是直径约0.3mm,厚度约200nm的圆形电极;所述欧姆电极3通过打磨后直接压铟金属得到,电极的制备顺序是先制备肖特基电极2,后制备欧姆电极3。
制备方法实施例3
本实施方式阻变存储器的具体制备步骤为:
步骤一:利用设计好的带有一系列高密度平行横条的掩模板覆盖在抛光的1%Nb掺杂SrTiO3单晶表面上并固定,然后利用砂纸打磨导电衬底1表面,得到光滑与粗糙相间隔的平行条纹。
步骤二:取下平行横条的掩模板,利用丙酮、酒精和去离子水超声清洗导电衬底1,然后烘干;
步骤三:重新放置带有一系列高密度圆形小孔的掩模板并固定其位置,保证把圆形小孔位于光滑的导电衬底1表面条纹上,制备的欧姆电极完全覆盖之后利用离子溅射仪溅射金属铂,制备金肖特基电极2。制备条件为真空度为5Pa,溅射电流10mA,100s/次,在室温下溅射15次。
步骤四:把微小的高纯金属铟粒均匀的放在粗糙的导电衬底1表面条纹上。然后施加一定的压力压铟粒,保证铟粒与电衬底1表面的紧密接触,得到铟金属欧姆电极3;
存储器实施例4
与存储器实施例1的区别在于,导电衬底1为0.1%Nb掺杂的SrTiO3单晶,所述肖特基电极2为通过直流磁控溅射技术制备肖特基接触的SrRuO3薄膜电极,肖特基电极2是直径约0.3mm,厚度约150nm的圆形电极;所述欧姆电极3通过圆形掩膜板涂抹导电银漆得到的,电极的制备顺序是先制备肖特基电极2,后制备欧姆电极3。
制备方法实施例4
本实施方式阻变存储器的具体制备步骤为:
步骤一:将单面抛光的0.1%Nb掺杂SrTiO3单晶导电衬底1利用丙酮、酒精和去离子水超声清洗,然后烘干;
步骤二:利用设计好的带有一系列高密度圆形小孔的掩模板覆盖在抛光的导电衬底1表面上,采用直流磁控溅射技术制备肖特基接触的SrRuO3薄膜电极。制备条件为真空度>2×10-4Pa,溅射功率40W,Ar气压强4Pa,在室温下溅射12min;
步骤三:移动掩模板的位置,保证掩模板能把步骤二制备的肖特基电极完全覆盖后,涂抹导电银漆制备欧姆接触的银电极3。
以上所述为较佳实施例,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种双极性多级平面阻变存储器,其特征在于,包括掺杂Nb的SrTiO3单晶导电衬底,在导电衬底的一侧表面上制备有用于与导电衬底的接触界面形成阻变层的肖特基电极,该侧表面上还制备有与所述肖特基电极分离设置的欧姆电极;所述导电衬底掺杂Nb含量为0.05~1%。
2.根据权利要求1所述的一种双极性多级平面阻变存储器,其特征在于,所述肖特基电极由至少两行、每行直线排列的肖特基电极单元构成;所述欧姆电极由至少两行、每行直线排列的欧姆电极单元构成;肖特基电极单元行与欧姆电极单元行平行、交替分布。
3.根据权利要求2所述的一种双极性多级平面阻变存储器,其特征在于,所述肖特基电极单元与欧姆电极单元的厚度为10~400nm,面积为10-4~10mm2
4.一种导电衬底,其特征在于,所述导电衬底为掺杂Nb含量0.05~1%的SrTiO3单晶导电衬底。
5.一种阻变存储器的制备方法,其特征在于,步骤如下:
步骤一:选取掺杂Nb含量0.05~1%的SrTiO3单晶导电衬底,进行清洗、烘干;
步骤二:在导电衬底的表面生长一层金属或金属化合物作为肖特基电极,肖特基电极与导电衬底的接触界面形成阻变层;
步骤三:在导电衬底的表面制备欧姆电极。
6.根据权利要求5所述的制备方法,其特征在于,步骤二中,在真空条件下制备肖特基电极的电极薄膜,制备温度选择在400℃以下。
7.根据权利要求5所述的制备方法,其特征在于,步骤三中,制备欧姆电极的方式为:金属合金直接低温点焊到导电衬底表面,以金属合金为欧姆电极。
8.根据权利要求5所述的制备方法,其特征在于,步骤三中,制备欧姆电极的方式为:首先打磨抛光的导电衬底面,使之粗糙;然后在粗糙的表面上压制金属铟,把金属铟作为欧姆电极。
9.根据权利要求5所述的制备方法,其特征在于,步骤三中,制备欧姆电极的方式为:把导电银漆或者银胶涂在导电衬底表面作为欧姆电极。
10.根据权利要求5所述的制备方法,其特征在于,步骤三中,所述欧姆电极为真空熔融的高纯金属铟。
CN201210261360.8A 2012-07-26 2012-07-26 一种双极性多级平面阻变存储器及其导电衬底与制备方法 Expired - Fee Related CN102800806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210261360.8A CN102800806B (zh) 2012-07-26 2012-07-26 一种双极性多级平面阻变存储器及其导电衬底与制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210261360.8A CN102800806B (zh) 2012-07-26 2012-07-26 一种双极性多级平面阻变存储器及其导电衬底与制备方法

Publications (2)

Publication Number Publication Date
CN102800806A true CN102800806A (zh) 2012-11-28
CN102800806B CN102800806B (zh) 2016-01-20

Family

ID=47199846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210261360.8A Expired - Fee Related CN102800806B (zh) 2012-07-26 2012-07-26 一种双极性多级平面阻变存储器及其导电衬底与制备方法

Country Status (1)

Country Link
CN (1) CN102800806B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103682096A (zh) * 2013-12-31 2014-03-26 上海集成电路研发中心有限公司 一种可实现多值存储的阻变存储器
CN104393172A (zh) * 2014-11-27 2015-03-04 浙江理工大学 一种基于界面氧空位实现稳定存储的阻变存储器件方法
CN108933194A (zh) * 2017-05-24 2018-12-04 中国科学院物理研究所 一种基于肖特基结调制的忆阻器及其制备方法
CN114361336A (zh) * 2021-12-29 2022-04-15 华中科技大学 具有多值特性的SrFeOx阻变存储器、其制备和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278990A1 (en) * 2007-05-09 2008-11-13 Pragati Kumar Resistive-switching nonvolatile memory elements
US20100157710A1 (en) * 2008-12-19 2010-06-24 Unity Semiconductor Corporation Array Operation Using A Schottky Diode As a Non-Ohmic Isolation Device
CN102593354A (zh) * 2012-03-13 2012-07-18 浙江理工大学 一种多值存储的阻变存储器件的制备方法
CN102723435A (zh) * 2012-06-13 2012-10-10 浙江理工大学 一种基于界面氧空位实现多值存储的阻变存储器件方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278990A1 (en) * 2007-05-09 2008-11-13 Pragati Kumar Resistive-switching nonvolatile memory elements
US20100157710A1 (en) * 2008-12-19 2010-06-24 Unity Semiconductor Corporation Array Operation Using A Schottky Diode As a Non-Ohmic Isolation Device
CN102593354A (zh) * 2012-03-13 2012-07-18 浙江理工大学 一种多值存储的阻变存储器件的制备方法
CN102723435A (zh) * 2012-06-13 2012-10-10 浙江理工大学 一种基于界面氧空位实现多值存储的阻变存储器件方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YIMIN CUI,ET AL.: "Investigation of metal contacts to Nb-1.0wt.%-doped SrTiO3", 《MATERIALS SCIENCE AND ENGINEERING B》, vol. 138, 31 December 2007 (2007-12-31), pages 214 - 218, XP022001793, DOI: doi:10.1016/j.mseb.2007.01.011 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103682096A (zh) * 2013-12-31 2014-03-26 上海集成电路研发中心有限公司 一种可实现多值存储的阻变存储器
CN103682096B (zh) * 2013-12-31 2018-11-09 上海集成电路研发中心有限公司 一种可实现多值存储的阻变存储器
CN104393172A (zh) * 2014-11-27 2015-03-04 浙江理工大学 一种基于界面氧空位实现稳定存储的阻变存储器件方法
CN108933194A (zh) * 2017-05-24 2018-12-04 中国科学院物理研究所 一种基于肖特基结调制的忆阻器及其制备方法
CN114361336A (zh) * 2021-12-29 2022-04-15 华中科技大学 具有多值特性的SrFeOx阻变存储器、其制备和应用
CN114361336B (zh) * 2021-12-29 2023-02-14 华中科技大学 具有多值特性的SrFeOx阻变存储器、其制备和应用

Also Published As

Publication number Publication date
CN102800806B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
Simanjuntak et al. Status and prospects of ZnO-based resistive switching memory devices
Gao et al. Forming-free and self-rectifying resistive switching of the simple Pt/TaO x/n-Si structure for access device-free high-density memory application
CN101192647B (zh) 包括无定形合金金属氧化物层的非易失性存储装置
Wang et al. Multilevel resistive switching in Ti/CuxO/Pt memory devices
US7498600B2 (en) Variable resistance random access memory device and a method of fabricating the same
CN102986048B (zh) 具有电阻开关层以及侧向布置的存储单元
CN102903845B (zh) 一种阻变存储器及其制备方法
US20110084248A1 (en) Cross point memory array devices
Liu et al. Bipolar resistive switching effect in Gd2O3 films for transparent memory application
CN104409630A (zh) 一种基于氧化镓薄膜的单极型阻变存储器及其制备方法
CN102800806A (zh) 一种双极性多级平面阻变存储器及其导电衬底与制备方法
CN102915762A (zh) 阻变存储单元的编程方法
CN101894908A (zh) 一种阻变存储器及其制备方法
CN105185904B (zh) 一种多阻态双层薄膜结构阻变储存器及其制备方法
CN101857206A (zh) 一种具有阻变性质的金属氮化物及其应用
US8531861B2 (en) One time programming memory and method of storage and manufacture of the same
CN102142516A (zh) 具有自选择抗串扰功能的阻变存储器及交叉阵列存储电路
CN103400936B (zh) 一种n型半导体有机薄膜及肖特基特性自整流阻变存储器
CN102723435B (zh) 一种基于界面氧空位实现多值存储的阻变存储器件方法
CN101882628B (zh) 一种用于交叉阵列结构存储器的整流器件
Marinella et al. Resistive switching in aluminum nitride
CN102820428A (zh) 一种改进的氧化物薄膜阻变存储器及其改进方法
CN102646790B (zh) 非挥发性存储器
CN101800282B (zh) 一种钛锡酸锶薄膜的用途
CN106299111B (zh) 一种免电激活互补阻变存储器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Zhang Weifeng

Inventor after: Jia Caihong

Inventor after: Sun Jian

Inventor before: Sun Jian

Inventor before: Zhang Weifeng

Inventor before: Jia Caihong

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20160726

CF01 Termination of patent right due to non-payment of annual fee