CN102306655A - 一种三维存储器阵列结构及其制造方法 - Google Patents
一种三维存储器阵列结构及其制造方法 Download PDFInfo
- Publication number
- CN102306655A CN102306655A CN201110298260A CN201110298260A CN102306655A CN 102306655 A CN102306655 A CN 102306655A CN 201110298260 A CN201110298260 A CN 201110298260A CN 201110298260 A CN201110298260 A CN 201110298260A CN 102306655 A CN102306655 A CN 102306655A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- electrode
- memory cell
- array structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 title abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 147
- 239000000463 material Substances 0.000 claims description 41
- 230000008859 change Effects 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000012782 phase change material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000013459 approach Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 238000003491 array Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 230000008520 organization Effects 0.000 claims description 3
- 230000009466 transformation Effects 0.000 abstract description 3
- 210000000352 storage cell Anatomy 0.000 abstract 3
- 210000004027 cell Anatomy 0.000 abstract 1
- 238000009795 derivation Methods 0.000 abstract 1
- 230000005611 electricity Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910018110 Se—Te Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种三维存储器阵列结构及其制造方法，该三维存储器阵列由基于相互串联的栅控PNPN垂直选择管和阻变或相变单元的存储单元在三维空间衍生形成。通过具有高开关电流比的存储单元，有效改善存储阵列操作时的相邻单元之间的串扰和漏电问题，并且简化存储单元结构，实现多层堆叠，提高存储密度。
Description
技术领域
本发明涉及半导体设计及制造方法领域，特别涉及一种基于栅控PNPN垂直选择管的三维存储器阵列结构及其制造方法。
背景技术
阻变存储器(RRAM)和相变存储器(PCM)作为一种新型的不挥发存储技术，由于其存储密度高、功耗低、读写速度快、数据保持时间长、多值实现、单元面积、与CMOS工艺兼容等优越性能而备受关注。其中，可实现三维集成的阻变存储器和相变存储器成为高密度存储器的研究焦点。目前最受关注的结构是多层堆叠的交叉点阵(crossbar)结构，但三维存储器的多层堆叠结构，导致同层存储单元之间、层与层之间出现串扰、泄漏电流以及工艺制造困难等问题。
1T1R(One Transistor One Resistor)结构和1D1R(One Diode One Resistor)结构是目前三维阻变/相变存储器的主流单元结构。1T1R结构即一个MOS晶体管与一个可变电阻串联，晶体管起选择和隔离的作用。但是晶体管属于有源器件，需在前端工艺完成，且最小单元面积受晶体管制约，不利于存储器的高密度三维堆叠。1D1R结构即一个二极管与一个可变电阻串联，由二极管的整流特性实现对电阻的选择。二极管的高正向电流密度、高开关电流比和工艺兼容性是重要的选择标准。基于单晶Si材料的二极管电流密度和整流比较高，但工艺温度较高，且不易在金属电极上制造；基于氧化物的二极管虽工艺兼容性好，但正向电流密度并不理想。
因此，需要基于新型的选择管器件的阻变/相变存储器，从而实现简化存储单元结构，并摆脱其对硅衬底的依赖，实现多层堆叠，达到三维高密度存储等目的。
发明内容
本发明的目的旨在至少解决上述技术问题之一，提供一种基于栅控PNPN垂直选择管的三维存储器阵列结构及其制造方法，在保证存储器电学性能的条件下，简化存储单元结构，提高存储密度。
为达到上述目的，本发明一方面提供一种三维存储器阵列结构，包括：叠置形成的多个阵列层，每个所述阵列层包括多列存储单元。其中，所述存储单元包括相互串联的垂直选择管和相变单元或阻变单元，其中，所述垂直选择管包括：上电极；下电极；以及形成在所述上电极和下电极之间的半导体体区，其中，所述半导体体区包括依次垂直堆叠的第一半导体层、第二半导体层、第三半导体层和第四半导体层，其中，所述第一半导体层和所述第三半导体层为第一类型掺杂，所述第二半导体层和所述第四半导体层为第二类型掺杂，在所述第三半导体层的一个侧面形成有栅堆叠，且所述第三半导体层的掺杂浓度低于所述第二半导体层和第四半导体层的掺杂浓度，以使所述第二半导体层、第三半导体层、第四半导体层和所述栅堆叠形成垂直的MOS晶体管，所述第一半导体层和第二半导体层形成垂直的二极管。且，同一所述阵列层上的两列相邻所述存储单元之间共用一个栅堆叠，提高空间利用率。
优选地，所述垂直选择管和相变单元或阻变单元之间通过垂直选择管的所述上电极连接。
优选地，每个奇数阵列层的存储单元的底面和顶面分别通过沿第一方向和第二方向的多根公用电极连接，每个偶数阵列层的存储单元的底面和顶面分别通过沿第二方向和第一方向的多根公用电极连接，且所述每根所述公用电极为相邻的两个所述阵列层共用，即所述奇数阵列层的存储单元正置，所述偶数阵列层的存储单元倒置，也即每个存储单元与其纵向相邻的存储单元“头对头”连接到同一根所述沿第二方向的公用电极上，并且，所述垂直选择管的下电极即为所述沿第二方向的公用电极。上述的优选电极结构有利于提高空间利用率，简化制造工艺。
其中，所述第一类型掺杂为P型或N型掺杂，第二类型掺杂为与所述第一类型掺杂相反的N型或P型掺杂。
其中，所述半导体体区的材料为不同掺杂浓度的多晶半导体材料，例如掺杂的多晶硅或掺杂的多晶锗。相对于需要高温工艺制备的单晶材料，多晶材料可以通过外延等方法在较低温度下制备，故采用多晶材料制备的选择管不会影响其电阻元件或其他器件的性能。
其中，相邻的所述存储单元之间、相邻的所述公用电极之间填充有隔离介质。
其中，所述上电极、下电极和公用电极的材料包括重掺杂的多晶硅。
其中，所述三维存储器阵列结构形成在具有绝缘表面的衬底上。
本发明另一方面提供一种三维存储器阵列结构的制造方法，包括以下步骤：A.提供具有绝缘层表面的衬底；B.在所述绝缘层上形成第一介质层，并在所述第一介质层中形成沿第一方向的多根公用电极；C.在所述第一介质层上依次形成第一半导体层、第二半导体层、第三半导体层、第四半导体层、电极层和阻变材料或相变材料层，其中，所述第一半导体层和第三半导体层为第一类型掺杂，所述第二半导体层和第四半导体层为第二类型掺杂，然后刻蚀所述阻变材料或相变材料层、电极层、第四半导体层、第三半导体层、第二半导体层和第一半导体层，并形成第二介质层，以形成位于所述沿第一方向的多根公用电极上的多列相互隔离的存储单元；D.在所述第二介质层中、两列相邻存储器单元之间，沿第二方向形成栅堆叠；E.在所述第二介质层上形成第三介质层，并在所述第三介质层中形成沿第二方向的多根公用电极，所述沿第二方向的多根公用电极连接各个所述存储器单元的顶面；F.在所述第三介质层上依次形成阻变材料或相变材料层、电极层、第四半导体层、第三半导体层、第二半导体层、第一半导体层，然后刻蚀所述第一半导体层、第二半导体层、第三半导体层、第四半导体层、电极层和阻变材料或相变材料层，并形成第四介质层，以形成位于所述沿第二方向的多根公用电极上的多列相互隔离的存储单元。
可选地，在已形成的存储器阵列结构上重复步骤B-F，形成多层叠置的阵列层。
其中，所述第一类型掺杂为P型或N型掺杂，第二类型掺杂为与所述第一类型掺杂相反的N型或P型掺杂。
其中，所述四个半导体层的材料为不同掺杂浓度的多晶半导体材料，如掺杂的多晶硅或掺杂的多晶锗。
其中，所述公用电极和电极的材料包括重掺杂的多晶硅。
本发明提供一种基于栅控PNPN垂直选择管的三维存储器阵列结构及其制造方法，通过具有高开关电流比的存储单元选择管，有效改善存储阵列操作时的相邻单元之间的串扰和漏电问题，并且简化存储单元结构，摆脱其对硅衬底的依赖，实现多层堆叠，提高存储密度。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明实施例的垂直选择管的结构示意图；
图2是本发明实施例的存储单元的结构示意图；
图3是本发明的垂直选择管开启时的原理示意图、能带示意图和等效电路图；
图4是本发明的垂直选择管关断时的原理示意图、能带示意图和等效电路图；
图5是本发明实施例的三维存储器阵列结构的立体示意图；
图6是图5所示的三维存储器阵列结构的立体示意图中沿A-A’方向的截面图；
图7是本发明实施例的三维存储器阵列的等效电路图；
图8-14是本发明实施例的三维存储器阵列结构的制造方法的各步骤的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
图1是本发明实施例的垂直选择管的结构示意图。如图1所示，垂直选择管包括上电极1；下电极2；以及形成在上电极1和下电极2之间的半导体体区3。其中，半导体体区3包括自下而上依次垂直堆叠的第一半导体层、第二半导体层、第三半导体层、第四半导体层，四个半导体层构成垂直选择管的体区。其中，第一半导体层和第三半导体层为N型掺杂，第二半导体层和第四半导体层为P型掺杂，第二层P型半导体的侧面形成有栅堆叠，所述栅堆叠包括栅氧化物4和栅极5，第二层P型半导体层的掺杂浓度低于第一和第三层N型半导体层，相当于在第二层和第四层N型半导体层之间形成沟道，从而使第一半导体层、第二半导体层、第三半导体层N-P-N和所述栅堆叠形成类似垂直的MOS晶体管的结构，第一层P型半导体层和第二层N型半导体层形成类似垂直的二极管的结构，整个垂直选择管相当于形成在上、下电极之间的相互串联的一个二极管和一个MOS晶体管。其中，四个半导体层的材料为掺杂的多晶半导体材料，例如掺杂多晶硅或多晶锗。相对于需要高温工艺制备的单晶材料，多晶材料可以通过外延等方法在较低温度下制备，故采用多晶材料制备的选择管不会影响其电阻元件或其他器件的性能。各层的厚度范围为10-200nm。优选的，中间两层半导体区的厚度需大于最上层和最下层的半导体。这种栅控的PNPN选择管可近似为两个寄生双极性晶体管相互作用而导致工作时形成闩锁效应，因此增加中间两层的厚度，相当于增加两个双极管的基区厚度，从而减小双极管的放大倍数，抑制闩锁效应。
需指出的是，本发明实施例以第一层和第三层半导体为N型掺杂、第二和第四层半导体为P型掺杂为例进行描述，在实际运用中，以第一层和第三层半导体为P型掺杂、第二和第四层半导体为N型掺杂同样可以实现本发明，在此不再赘述。
图2是本发明实施例的存储单元的结构示意图，如图2所示，该存储单元包括相互串联的垂直选择管6和阻变单元或相变单元7。在本实施例中，垂直选择管6和相变单元或阻变单元7之间通过垂直选择管6的上电极1连接，下电极2作为公用电极。优选地，相变单元或阻变单元为形成在上电极1表面的薄膜存储介质。其中，阻变单元的材料包括NixOy、NbxOy、TixOy、HfxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、AlxOy、ZrxOy、AlxNy(x、y的范围在0-1之间)等化合物材料或其他聚合物材料；相变单元的材料包括Ge-Se-Te的硫系化合物等。如图中虚线圈所示的部分即为一个存储单元8。在该存储单元的上下端分别连接有公用电极9，其中垂直选择管6的下电极2可作为其中的下公用电极。电极的材料可以为掺杂的多晶硅或其他金属电极材料。上下两个公用电极互相垂直，为多个存储单元共用，形成交叉点阵的存储阵列。
图3是本发明的垂直选择管开启时的原理示意图、能带示意图和等效电路图。当栅极施加合适的正电压+VG时，第二层P型半导体层的栅极界面处附近的电子以及第三层和第一层N型半导体层的部分电子会由于栅压吸引向栅极界面移动，逐渐形成反型的电子沟道10，即N-区域，如图中虚线所示，则位于下部的MOS管开启。此时在选择管的上下电极分别施加合适的正偏电压，例如上电极施加+V1电压，下电极施加接地电压或者-V2电压，上部的PN二极管正向导通，则在选择管的体区形成自上而下的电场，体区的电子会在该电场的作用下，由下向上定向的流动，即形成从上向下流动的选通开启电流Jon。沿A-A’方向的能带图中也反映出该开启的原理：当施加正栅压后，第二层P型半导体层的栅极界面附近反型成为N-区，导带底Ec和价带顶Ev都向下；上下电极施加电压形成的V1+V2的电压和，使得上层P型和N型体区的能带都出现不同程度向下的弯曲，此时，电子需要越过的势垒降低，形成从底层N区向顶层P区的电子流动。开启时的选择管可以等效为一个正向导通的二极管串联一个开启的MOS管，如等效电路图所示。开启后选择管的电阻很小，所以对上下电极所加电压的分压也仅是极小一部分，绝大部分的电压将落在阻变单元或相变单元上，从而实现该选择管所在的存储单元的选通。
图4是选择管关断时的原理示意图、能带示意图和等效电路图。当栅极施加接地电压或者浮空时，第二层P型半导体层中栅极界面不形成反型的电子沟道，则位于下部的MOS管不开启。此时在选择管的上下电极分别施加合适的反偏电压，例如上电极施加-V3电压，下电极施加接地电压或者+V4电压，上部两层P-N半导体层形成的PN二极管和下部两层P-N半导体层形成的PN二极管都反偏，形成反偏耗尽区11，仅有极小的反偏电流Joff流过。此时，虽然中间两层N-P半导体层形成的二极管此时是正偏的，但由于上下各串联一个反偏的二极管，整个选择管依然关断。此时流过选择管的是反向的漏电流Joff，相比于一般反偏二极管更小。在沿B-B’方向的能带图中亦可看出，栅极不加电压，上下电极施加电压形成的V3+V4的电压和，使得下层N型半导体层的能带向下弯曲，顶层N型半导体层的能带略向上弯曲，此时，电子、空穴需要越过的势垒增高，很难自上向下流动，如能带图中虚线方向所示。关断时的选择管可以等效为三个“头尾”相串联的二极管，如等效电路图所示。关断后选择管的电阻很大，漏电流很小，对上下电极所加电压的分压很大，从而实现该选择管所在的存储单元的关断，即该选择管所在的存储单元不选中。
将图2所示的具有公用电极的存储器单元在三维空间衍生，即可得到基于栅控PNPN垂直选择管的三维存储器阵列，其立体结构图如图5所示，图6为沿图5中的线AA’的截面图。为简明起见，图6的截面示意图中仅示出了8个存储单元，每一个存储单元8的截面图如图中椭圆虚线框所示。为清楚起见，图5省略了部分存储单元。
参照图5和图6，该三维存储器阵列结构包括：叠置形成的多个阵列层，每个阵列层包括多列存储单元8。同一阵列层上的两列相邻存储单元8之间共用一个栅堆叠5，以提高空间利用率。每个奇数阵列层的存储单元的底面和顶面分别通过沿第一方向和第二方向的多根公用电极连接，每个偶数阵列层的存储单元的底面和顶面分别通过沿第二方向和第一方向的多根公用电极连接，且所述每根所述公用电极为相邻的两个所述阵列层共用。在本发明实施例中，下层(第一层)阵列层的存储单元的底面通过沿第一方向的公用电极BL1连接，顶面通过沿第二方向的公用电极BL2连接；上层(第二层)阵列层的存储单元的底面通过沿第二方向的公用电极BL2连接，顶面通过第一方向的公用电极BL1连接(图5中未完全示出)。其中，第一方向和第二方向相互垂直，并且，下层阵列层的顶面和上层阵列层的底面共用公用电极BL2，以提高空间利用率，简化工艺，降低成本。基于上述结构设计，每个存储单元8与其纵向相邻的存储单元“头对头”连接到同一根沿第二方向的公用电极BL2上。相邻的公用电极BL之间、相邻的存储单元8之间填充有隔离介质，如SiO2或Si3N4等介质材料。本实施例的各电极(包括垂直选择管的上下电极和公用电极)的材料为重掺杂的多晶硅。
图7是本发明实施例的三维存储器阵列的等效电路图。每个存储器单元相当于由一个相变单元或阻变单元111、一个二极管113和一个MOS晶体管115串联形成。由于该等效电路图描述的是三维的存储阵列结构，故设立如图所示的xyz正交直角坐标系以便描述。选择管的栅极连线为字线WL，沿y方向走线；存储单元上下电极为位线BL，沿x、y方向分别走线。命名规则如图所示：沿y方向走线的WLxz，下标x表明该字线位于x方向上的位置，下标z表明该字线位于z方向上的位置，即位于自衬底向上第几层阵列；沿y方向走线的BLsxz，下标s表示该位线与选择管(selection)相连，下标x表明该字线位于x方向上的位置，下标z表明该字线位于z方向上的位置，即位于自衬底向上第几层阵列；沿x方向走线的BLryz，下标r表示该位线与电阻变换元件(resistor)相连，下标y表明该字线位于y方向上的位置，下标z表明该字线位于z方向上的位置。
下面结合附图8-14具体描述制造本发明实施例的三维存储器阵列的方法，该方法包括以下步骤：
步骤A：提供具有绝缘表面的衬底。在本实施例中，通过在半导体衬底上形成绝缘层制得具有所述衬底。如图8所示，在Si衬底100上生长绝缘层102，绝缘层102可以是任何介质材料，如SiO2，绝缘层102可以由热氧化或化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)及/或其他合适的工艺等方法形成。需指出的是，本发明实施例中的各绝缘层、介质层均可采用上述列举的或者本领域公知的介质沉积方法形成，以下不再赘述。
步骤B：在绝缘层102上形成第一介质层104，并在第一介质层104中形成沿第一方向的多根公用电极BL1。具体地，在绝缘层102上形成第一介质层104，如Si3N4，以其下层的SiO2作刻蚀终止层，刻蚀以在公用电极BL1的预设位置形成沟槽106，如图9所示。然后淀积电极材料，如N型重掺杂的多晶硅材料，再进行CMP(化学机械抛光)平坦化，形成沿第一方向的多根公用电极BL1，如图10所示。
步骤C.在第一介质层104上依次形成第一半导体层106、第二半导体层108、第三半导体层110、第四半导体层112、电极层114和阻变材料或相变材料层116，其中，所述第一半导体层106和第三半导体层110为第一类型掺杂，所述第二半导体层108和第四半导体层112为第二类型掺杂，然后刻蚀所述阻变材料或相变材料层116、电极层114、第四半导体层112、第三半导体层110第二半导体层108和第一半导体层106，并形成第二介质层118，以形成位于所述沿第一方向的多根公用电极BL1上的多列相互隔离的存储单元8。其中，四个半导体层的材料为不同掺杂浓度的多晶硅或多晶锗，电极层114的材料为重掺杂的多晶硅或者金属。具体地，在Si3N4层上依次淀积不同掺杂浓度的N、P、N、P型多晶硅层、N型重掺杂的多晶硅层、阻变(或相变)材料层。并对准底层公用电极BL1，以略大于或等于BL1宽度的线宽和合适的单位长度，刻蚀形成互不相连接的存储单元。其中掺杂的多晶硅层可用外延或者化学气相沉积(CVD)或者物理气相沉积(PVD)技术生长，阻变材料可通过ALD或者PVD或者溅射方法形成。然后在存储单元之间通过填充介质材料，如SiO2，并进行CMP平坦化，以形成第二介质层118，如图11所示。
步骤D：在第二介质层118中、两列相邻存储器单元之间，沿第二方向形成栅堆叠。栅堆叠包括栅氧化物120和栅极122。具体地，如图12所示，在共用栅堆叠的存储单元之间，刻蚀SiO2，形成沟槽，宽度略小于存储单元列间距，并在该沟槽中淀积一层氧化物如SiO2，沉积在沟槽侧壁的氧化物即为栅氧化物124，再沉积N型重掺杂的多晶硅，以形成多晶硅栅，作为垂直选择管的共用栅极。沿图中所示A-A’方向的截面图参见图13。
步骤E：在第二介质层118上形成第三介质层124，并在第三介质层124中形成沿第二方向的多根公用电极BL2，沿第二方向的多根公用电极BL2连接各个存储器单元8的顶面。具体地，如图14所示，在第二介质层118上淀积介质材料如Si3N4，然后进行CMP平坦化，再构图对准每列存储单元，刻蚀出宽度小于存储单元长度的第二方向的多条沟槽，并沉积N型重掺杂的多晶硅，CMP形成沿第二方向的多根公用电极BL2。至此完成了自衬底第一层阵列层的制造。
步骤F：在第三介质层上依次形成阻变材料或相变材料层、电极层、第四半导体层、第三半导体层、第二半导体层、第一半导体层，然后刻蚀所述第一半导体层、第二半导体层、第三半导体层、第四半导体层、电极层和阻变材料或相变材料层，并形成第四介质层，以形成位于所述沿第二方向的多根公用电极上的多列相互隔离的存储单元。第二层阵列层的制造工艺与第一层相同，在此不再具体举例赘述。在已形成的存储器阵列结构上重复步骤B-F，即可形成多层叠置的三维阵列层。需指出的是，由于纵向相邻的存储单元为“头对头”结构，故在在制造奇数层和偶数层存储器时，需要将各层淀积顺序反向。制造完成的三维阻变存储器阵列结构图和截面图如图5和图6所示，为清晰起见，仅显示了部分阵列，同时略去隔离介质。
本发明提供一种基于栅控PNPN垂直选择管的三维存储器阵列结构及其制造方法，通过具有高开关电流比的存储单元，有效改善存储阵列操作时的相邻单元之间的串扰和漏电问题，并且简化存储单元结构，摆脱其对硅衬底的依赖，实现多层堆叠，提高存储密度。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (15)
1.一种三维存储器阵列结构，其特征在于，包括：
叠置形成的多个阵列层，每个所述阵列层包括多列存储单元，
其中，所述存储单元包括相互串联的垂直选择管和相变单元或阻变单元，其中，所述垂直选择管包括：上电极；下电极；以及形成在所述上电极和下电极之间的半导体体区，其中，所述半导体体区包括依次垂直堆叠的第一半导体层、第二半导体层、第三半导体层和第四半导体层，其中，所述第一半导体层和所述第三半导体层为第一类型掺杂，所述第二半导体层和所述第四半导体层为第二类型掺杂，在所述第三半导体层的一个侧面形成有栅堆叠，且所述第三半导体层的掺杂浓度低于所述第二半导体层和第四半导体层的掺杂浓度，以使所述第二半导体层、第三半导体层、第四半导体层和所述栅堆叠形成垂直的MOS晶体管，所述第一半导体层和第二半导体层形成垂直的二极管，
且，同一所述阵列层上的两列相邻所述存储单元之间共用一个栅堆叠。
2.如权利要求1所述的三维存储器阵列结构，其特征在于，所述垂直选择管和相变单元或阻变单元之间通过垂直选择管的所述上电极连接。
3.如权利要求1所述的三维存储器阵列结构，其特征在于，每个奇数阵列层的存储单元的底面和顶面分别通过沿第一方向和第二方向的多根公用电极连接，每个偶数阵列层的存储单元的底面和顶面分别通过沿第二方向和第一方向的多根公用电极连接，且所述每根所述公用电极为相邻的两个所述阵列层共用。
4.如权利要求3所述的三维存储器阵列结构，其特征在于，所述奇数阵列层的存储单元正置，所述偶数阵列层的存储单元倒置。
5.如权利要求4所述的三维存储器阵列结构，其特征在于，所述垂直选择管的下电极为所述沿第二方向的公用电极。
6.如权利要求1所述的三维存储器阵列结构，其特征在于，所述第一类型掺杂为P型或N型掺杂，第二类型掺杂为与所述第一类型掺杂相反的N型或P型掺杂。
7.如权利要求1所述的三维存储器阵列结构，其特征在于，所述半导体体区的材料为掺杂的多晶硅或多晶锗。
8.如权利要求1所述的三维存储器阵列结构，其特征在于，相邻的所述存储单元之间、相邻的所述公用电极之间填充有隔离介质。
9.如权利要求1-3所述的三维存储器阵列结构，其特征在于，所述上电极、下电极和公用电极的材料包括重掺杂的多晶硅。
10.如权利要求1所述的三维存储器阵列结构，其特征在于，所述三维存储器阵列结构形成在具有绝缘表面的衬底上。
11.一种三维存储器阵列结构的制造方法，包括以下步骤：
A.提供具有绝缘层表面的衬底；
B.在所述绝缘层上形成第一介质层，并在所述第一介质层中形成沿第一方向的多根公用电极；
C.在所述第一介质层上依次形成第一半导体层、第二半导体层、第三半导体层、第四半导体层、电极层和阻变材料或相变材料层，其中，所述第一半导体层和第三半导体层为第一类型掺杂，所述第二半导体层和第四半导体层为第二类型掺杂，然后刻蚀所述阻变材料或相变材料层、电极层、第四半导体层、第三半导体层、第二半导体层和第一半导体层，并形成第二介质层，以形成位于所述沿第一方向的多根公用电极上的多列相互隔离的存储单元；
D.在所述第二介质层中、两列相邻存储器单元之间，沿第二方向形成栅堆叠；
E.在所述第二介质层上形成第三介质层，并在所述第三介质层中形成沿第二方向的多根公用电极，所述沿第二方向的多根公用电极连接各个所述存储器单元的顶面；
F.在所述第三介质层上依次形成阻变材料或相变材料层、电极层、第四半导体层、第三半导体层、第二半导体层、第一半导体层，然后刻蚀所述第一半导体层、第二半导体层、第三半导体层、第四半导体层、电极层和阻变材料或相变材料层，并形成第四介质层，以形成位于所述沿第二方向的多根公用电极上的多列相互隔离的存储单元。
12.如权利要求11所述的三维存储器阵列结构的制造方法，其特征在于，在已形成的存储器阵列结构上重复步骤B-F，形成多层叠置的阵列层。
13.如权利要求11所述的三维存储器阵列结构的制作方法，其特征在于，所述第一类型掺杂为P型或N型掺杂，第二类型掺杂为与所述第一类型掺杂相反的N型或P型掺杂。
14.如权利要求11所述的三维存储器阵列结构的制作方法，其特征在于，所述四个半导体层的材料为掺杂的多晶硅或多晶锗。
15.如权利要求11所述的三维存储器阵列结构的制作方法，其特征在于，所述公用电极和电极的材料包括重掺杂的多晶硅或者金属。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110298260 CN102306655B (zh) | 2011-09-29 | 2011-09-29 | 一种三维存储器阵列结构及其制造方法 |
| US13/520,166 US8748934B2 (en) | 2011-09-29 | 2012-03-12 | Vertical selection transistor, memory cell, and three-dimensional memory array structure and method for fabricating the same |
| PCT/CN2012/072213 WO2013044612A1 (en) | 2011-09-29 | 2012-03-12 | Vertical selection transistor, memory cell, and three-dimensional memory array structure and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110298260 CN102306655B (zh) | 2011-09-29 | 2011-09-29 | 一种三维存储器阵列结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102306655A true CN102306655A (zh) | 2012-01-04 |
| CN102306655B CN102306655B (zh) | 2013-03-06 |
Family
ID=45380489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110298260 Active CN102306655B (zh) | 2011-09-29 | 2011-09-29 | 一种三维存储器阵列结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102306655B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593142A (zh) * | 2012-03-15 | 2012-07-18 | 北京大学 | 一种防串扰的柔性透明存储阵列及其制备方法 |
| CN102751436A (zh) * | 2012-06-12 | 2012-10-24 | 清华大学 | 垂直选择管、存储单元、三维存储器阵列及其操作方法 |
| WO2013044612A1 (en) * | 2011-09-29 | 2013-04-04 | Tsinghua University | Vertical selection transistor, memory cell, and three-dimensional memory array structure and method for fabricating the same |
| CN103247653A (zh) * | 2012-02-01 | 2013-08-14 | 旺宏电子股份有限公司 | 邻接沟道侧壁的三维存储阵列及其制造方法 |
| CN107017264A (zh) * | 2016-01-18 | 2017-08-04 | 三星电子株式会社 | 存储器件 |
| CN110036479A (zh) * | 2016-12-27 | 2019-07-19 | 英特尔公司 | 存储单元的选择器和储存材料的掺杂 |
| CN110391332A (zh) * | 2018-04-23 | 2019-10-29 | 三星电子株式会社 | 半导体器件及形成半导体器件的方法 |
| CN110858538A (zh) * | 2018-08-24 | 2020-03-03 | 美光科技公司 | 形成结晶半导体材料的方法及形成晶体管的方法 |
| CN112513810A (zh) * | 2018-08-22 | 2021-03-16 | 深圳市欢太科技有限公司 | 一种速记方法、终端及计算机存储介质 |
| CN112585759A (zh) * | 2020-11-24 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 一种用于3d交叉点存储器的具有减少的编程电流和热串扰的新型超晶格单元结构和制造方法 |
| CN113555318A (zh) * | 2021-09-22 | 2021-10-26 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| WO2023272537A1 (zh) * | 2021-06-29 | 2023-01-05 | 华为技术有限公司 | 存储器及其形成方法、电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525004A (ja) * | 2003-06-24 | 2007-08-30 | リー，サン−ユン | 三次元集積回路構造及びこれを作る方法 |
| US20100117049A1 (en) * | 2008-11-07 | 2010-05-13 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
| CN101777571A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种相变存储器的阵列结构及其制备方法 |
-
2011
- 2011-09-29 CN CN 201110298260 patent/CN102306655B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525004A (ja) * | 2003-06-24 | 2007-08-30 | リー，サン−ユン | 三次元集積回路構造及びこれを作る方法 |
| US20100117049A1 (en) * | 2008-11-07 | 2010-05-13 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
| CN101777571A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种相变存储器的阵列结构及其制备方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013044612A1 (en) * | 2011-09-29 | 2013-04-04 | Tsinghua University | Vertical selection transistor, memory cell, and three-dimensional memory array structure and method for fabricating the same |
| CN103247653A (zh) * | 2012-02-01 | 2013-08-14 | 旺宏电子股份有限公司 | 邻接沟道侧壁的三维存储阵列及其制造方法 |
| CN103247653B (zh) * | 2012-02-01 | 2016-03-02 | 旺宏电子股份有限公司 | 邻接沟道侧壁的三维存储阵列及其制造方法 |
| CN102593142B (zh) * | 2012-03-15 | 2014-08-13 | 北京大学 | 一种防串扰的柔性透明存储阵列及其制备方法 |
| CN102593142A (zh) * | 2012-03-15 | 2012-07-18 | 北京大学 | 一种防串扰的柔性透明存储阵列及其制备方法 |
| CN102751436A (zh) * | 2012-06-12 | 2012-10-24 | 清华大学 | 垂直选择管、存储单元、三维存储器阵列及其操作方法 |
| CN107017264B (zh) * | 2016-01-18 | 2021-04-23 | 三星电子株式会社 | 存储器件 |
| CN107017264A (zh) * | 2016-01-18 | 2017-08-04 | 三星电子株式会社 | 存储器件 |
| US10854623B2 (en) | 2016-01-18 | 2020-12-01 | Samsung Electronics Co., Ltd. | Memory device |
| CN110036479A (zh) * | 2016-12-27 | 2019-07-19 | 英特尔公司 | 存储单元的选择器和储存材料的掺杂 |
| CN110036479B (zh) * | 2016-12-27 | 2024-01-02 | 英特尔公司 | 存储单元的选择器和储存材料的掺杂 |
| CN110391332A (zh) * | 2018-04-23 | 2019-10-29 | 三星电子株式会社 | 半导体器件及形成半导体器件的方法 |
| CN112513810A (zh) * | 2018-08-22 | 2021-03-16 | 深圳市欢太科技有限公司 | 一种速记方法、终端及计算机存储介质 |
| CN110858538A (zh) * | 2018-08-24 | 2020-03-03 | 美光科技公司 | 形成结晶半导体材料的方法及形成晶体管的方法 |
| CN112585759A (zh) * | 2020-11-24 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 一种用于3d交叉点存储器的具有减少的编程电流和热串扰的新型超晶格单元结构和制造方法 |
| WO2022109773A1 (en) * | 2020-11-24 | 2022-06-02 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | New super-lattice cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory |
| WO2023272537A1 (zh) * | 2021-06-29 | 2023-01-05 | 华为技术有限公司 | 存储器及其形成方法、电子设备 |
| CN113555318A (zh) * | 2021-09-22 | 2021-10-26 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN113555318B (zh) * | 2021-09-22 | 2021-12-14 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102306655B (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102306655B (zh) | 一种三维存储器阵列结构及其制造方法 | |
| CN102544049B (zh) | 三维半导体存储器件及其制备方法 | |
| US9412941B2 (en) | Phase change memory cell with self-aligned vertical heater and low resistivity interface | |
| US20130203227A1 (en) | Method for manufacturing three-dimensional semiconductor memory device | |
| US8748934B2 (en) | Vertical selection transistor, memory cell, and three-dimensional memory array structure and method for fabricating the same | |
| US9972386B2 (en) | Stacked RRAM array with integrated transistor selector | |
| CN100550409C (zh) | 基于二极管单元选通的相变存储器及其制造方法 | |
| US9871078B2 (en) | Memory arrays and methods of forming memory arrays | |
| CN107195656A (zh) | 半导体存储器件及其制造方法 | |
| KR20170108599A (ko) | 반도체 소자 및 이의 제조방법 | |
| CN101894771B (zh) | 多层堆叠电阻转换存储器的制造方法 | |
| US10026780B2 (en) | Superlattice memory and crosspoint memory device | |
| US10971548B2 (en) | Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same | |
| CN103137646A (zh) | 用于双极型阻变存储器交叉阵列集成方式的选通器件单元 | |
| US8652897B2 (en) | Semiconductor memory devices and methods of fabricating the same | |
| US10700069B2 (en) | Multi-layer thyristor random access memory with silicon-germanium bases | |
| CN102810632A (zh) | 一种并联电阻型存储器及其制备方法 | |
| CN101673755B (zh) | 使用复合结构二极管的相变存储器单元及制备方法 | |
| CN102361034B (zh) | 一种垂直选择管以及由其形成的存储单元 | |
| CN102751436A (zh) | 垂直选择管、存储单元、三维存储器阵列及其操作方法 | |
| US8254166B2 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
| CN102024839B (zh) | 相变存储器、存储器单元的隔离结构以及制造方法 | |
| CN101958336A (zh) | 相变存储器及其制造方法 | |
| US20230269952A1 (en) | Semiconductor device and method for manufacturing same | |
| KR20240074407A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190704 Address after: 361022 Unit 0206, Unit 109, 62 Chengyi North Street, Xiamen Software Park Phase III, Fujian Province Patentee after: Xiamen Semiconductor Industry Technology Research and Development Co., Ltd. Address before: 100084 Haidian District 100084-82 mailbox in Beijing Patentee before: Tsinghua University |
|
| TR01 | Transfer of patent right |