CN114678047A - 一种存储计算阵列以及一种数据读写计算方法 - Google Patents
一种存储计算阵列以及一种数据读写计算方法 Download PDFInfo
- Publication number
- CN114678047A CN114678047A CN202011552408.1A CN202011552408A CN114678047A CN 114678047 A CN114678047 A CN 114678047A CN 202011552408 A CN202011552408 A CN 202011552408A CN 114678047 A CN114678047 A CN 114678047A
- Authority
- CN
- China
- Prior art keywords
- target
- storage
- array
- voltage
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种存储计算阵列,包括:以阵列结构相互连接的多个存储计算单元,各存储计算单元包括一个选通开关,以及与选通开关串联或并联的N个相互串联的阻式存储器;其中,一个或多个阻式存储器各自与一个双向选择器连接。可见,在该存储计算阵列中,因为是在存储计算单元内的一个选通开关上连接N个相互串联的阻式存储器,所以,就可以在相同的面积开销下设置数量更多的存储计算单元。并且,由于在该存储计算阵列中,是在各存储计算单元中设置了N个相互串联的阻式存储器,所以,通过此种设置方式就可以显著提高每一个存储计算单元的数据存储量,并由此提高存储计算阵列的存储效率。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种存储计算阵列以及一种数据读写计算方法。
背景技术
在现有技术中,存储计算阵列一般是由存储计算单元所组成,其中,存储计算单元通常是由1T1R存储结构和逻辑计算模块构成,在1T1R存储结构中是设置有一个选通开关和一个与之串联的阻式存储器。由于存储计算阵列的数据存储量是由存储计算阵列中阻式存储器的数量所决定,所以,此种设置架构下的存储计算阵列就会存在存储效率低的技术缺陷。目前,针对上述问题,还没有较为有效的解决办法。
由此可见,如何提高存储计算阵列的存储效率,是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此,本发明的目的在于提供一种存储计算阵列以及一种数据读写计算方法,以提高存储计算阵列的存储效率。其具体方案如下:
一种存储计算阵列,包括:
以阵列结构相互连接的多个存储计算单元,各所述存储计算单元包括一个选通开关,以及与所述选通开关串联或并联的N个相互串联的阻式存储器;其中,一个或多个阻式存储器各自与一个双向选择器连接,N≥1。
优选的,N个相互串联的阻式存储器具有相同的结构,但具有不同的物理尺寸。
优选的,还包括:
与所述阻式存储器并联的金属薄膜双向选择器或二极管;其中,所述金属薄膜双向选择器的导通电压大于或等于与所述金属薄膜双向选择器并联阻式存储器的写电压,且小于所述阻式存储器的击穿电压;或所述二极管的导通电压大于或等于与所述二极管并联阻式存储器的写电压,且小于所述阻式存储器的击穿电压。
优选的,所述选通开关具体为NMOS管或PMOS管或传输门。
优选的,所述阻式存储器具体为磁阻存储器或铁电存储器或相变存储器或阻变存储器。
优选的,还包括:
用于对所述阵列结构中以行或列连接的存储计算单元进行共同控制的使能开关。
相应的,本发明还公开了一种数据读写计算方法,应用于如前述所公开的存储计算阵列,包括:
当要读取所述存储计算阵列所存储的第一数据时,则将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在所述目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将所述目标电压与所述目标预设电压进行比较,得到目标比较结果,以通过所述目标比较结果读取所述第一数据;
当要向所述存储计算阵列写入第二数据时,则根据所述第二数据确定在所述目标存储计算单元待要写入的目标数据,并根据所述目标存储计算单元的阻值确定在所述目标存储计算单元上施加不同电流的顺序,得到目标电流序列,以通过所述目标电流序列在所述目标存储计算单元中写入所述目标数据;
当要对所述存储计算阵列进行计算时,则确定与所述目标存储计算单元相对应的目标电信号和目标存储数据,并将所述目标电信号和所述目标存储数据相乘,得到所述目标存储计算单元的计算值,将所述存储计算阵列中所有存储计算单元的计算值相加,得到所述存储计算阵列的计算值。
优选的,所述将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在所述目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将所述目标电压与所述目标预设电压进行比较,得到目标比较结果,以通过所述目标比较结果读取所述第一数据的过程,包括:
获取所述存储计算阵列内目标存储计算单元中N个相互串联阻式存储器的总电阻;
根据所述总电阻将N个相互串联的阻式存储器划分为2N个电阻区间,并为每一个电阻区间设置相应的预设电压,得到第一预设电压序列;
在所述目标存储计算单元上加载所述第一电流,并分别读取2N个电阻区间相对应的电压,得到第一电压序列;
按照与2N个电阻区间相对应的顺序依次将所述第一预设电压序列和所述第一电压序列进行比较,得到第一比较序列;
根据所述第一比较序列读取所述目标存储计算单元中所存储的第一目标子数据,并根据所述第一目标子数据读取所述存储计算阵列所存储的所述第一数据。
优选的,所述将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在所述目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将所述目标电压与所述目标预设电压进行比较,得到目标比较结果,以通过所述目标比较结果读取所述第一数据的过程,包括:
获取所述存储计算阵列内目标存储计算单元中N个相互串联阻式存储器的总电阻;
根据所述总电阻将N个相互串联的阻式存储器划分为2N-1个电阻区间,并为每一个电阻区间设置相应的预设电压,得到第二预设电压序列;
在所述目标存储计算单元上加载所述第一电流,并分别读取2N-1个电阻区间相对应的电压,得到第二电压序列;
按照与2N-1个电阻区间相对应的顺序依次将所述第二预设电压序列和所述第二电压序列进行比较,得到第二比较序列;
根据所述第二比较序列读取所述目标存储计算单元中所存储的第二目标子数据,并根据所述第二目标子数据读取所述存储计算阵列所存储的所述第一数据。
可见,在本发明所提供的存储计算阵列中,因为是在存储计算单元内的一个选通开关上连接N个相互串联的阻式存储器,所以,相较于现有技术而言,通过此种设置方式就可以在相同的面积开销下设置数量更多的存储计算单元。并且,由于在该存储计算阵列中,是在各存储计算单元中设置了N个相互串联的阻式存储器,所以,通过此种设置方式就可以显著提高每一个存储计算单元的数据存储量,并由此提高存储计算阵列的存储效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的存储计算单元中选通开关与N个相互串联阻式存储器进行串联的结构示意图;
图2为本发明实施例所提供的存储计算单元中选通开关与N个相互串联阻式存储器进行并联的结构示意图;
图3为本发明实施例所提供的在图1所示存储计算阵列内的每一个阻式存储器上并联二极管的结构示意图;
图4为本发明实施例所提供的在图2所示存储计算阵列内的每一个阻式存储器上并联二极管的结构示意图;
图5为当目标存储计算单元中的选通开关和N个串联阻式存储器相串联时,使能开关对存储计算阵列中以列连接的存储计算单元进行控制时的结构示意图;
图6为当目标存储计算单元中的选通开关和N个串联阻式存储器相并联时,使能开关对存储计算阵列中以列连接的存储计算单元进行控制时的结构示意图;
图7为本发明实施例所提供的一种数据读写计算方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例公开了一种存储计算阵列,该存储计算阵列包括:以阵列结构相互连接的多个存储计算单元,各存储计算单元包括一个选通开关,以及与选通开关串联或并联的N个相互串联的阻式存储器;其中,一个或多个阻式存储器各自与一个双向选择器连接,N≥1。
在本实施例中,是提供了一种新型的存储计算阵列,通过该存储计算阵列可以显著提高存储计算阵列的存储效率。具体的,在该存储计算阵列中,主要是对存储计算阵列中的存储计算单元进行了改进。在该存储计算阵列的存储计算单元中是设置有一个选通开关和N个阻式存储器,其中,N个阻式存储器相互串联在一起,并且,N个阻式存储器相互串联之后,会与选通开关串联或并联。
请参见图1和图2,图1为本发明实施例所提供的存储计算单元中选通开关与N个相互串联阻式存储器进行串联的结构示意图,图2为本发明实施例所提供的存储计算单元中选通开关与N个相互串联阻式存储器进行并联的结构示意图。在图1和图2中,Ra<b>表示阻式存储器,0≤a≤N,0≤b≤i,WL<c>表示选通开关管,1≤c≤N,a、b、c、i均为整数;BL和SL代表存储计算单元的两个信号输入端。
需要说明的是,在利用存储计算单元搭建存储计算阵列的过程中,既可以是整齐对位的行列排布来搭建存储计算阵列,也可以是以错位的行列排布来搭建存储计算阵列,也即,后一行的存储计算单元设置于前一行两个存储计算单元之间。假设存储计算阵列的规模为M×K,也即,存储计算阵列中有M行存储计算单元,有K列存储计算单元。那么,在实际搭建过程中,就可以先按照行方向依次将各个存储计算单元的SL端连接,并按照列方向依次将各个存储计算单元的BL端连接,然后,按照行方向依次将各个存储计算单元中的选通开关连接至同一行控制线上,并在列方向上将连接同一阻式存储器的行控制线连接至同一列控制线上。
可以理解的是,当在存储计算单元中设置了N个阻式存储器时,就可以利用存储计算单元存储更多的数据,相较于现有技术而言,通过本实施例所提供的技术方案因为可以在每一个存储计算单元中设置数量更多的阻式存储器,所以,通过该存储计算阵列就可以显著提高存储计算阵列的存储效率。并且,通过本申请所提供的存储计算阵列,不仅可以使得存储计算阵列具有更高的集成度,而且,也可以提高存储计算阵列的数据处理速度。
此外,作为一种优选的实施方式,N个相互串联的阻式存储器具有相同的结构,但具有不同的物理尺寸。也即,通过这样的设置方式,就可以使得存储计算阵列拥有不同的写电流。
可见,在本实施例所提供的存储计算阵列中,因为是在存储计算单元内的一个选通开关上连接N个相互串联的阻式存储器,所以,相较于现有技术而言,通过此种设置方式就可以在相同的面积开销下设置数量更多的存储计算单元。并且,由于在该存储计算阵列中,是在各存储计算单元中设置了N个相互串联的阻式存储器,所以,通过此种设置方式就可以显著提高每一个存储计算单元的数据存储量,并由此提高存储计算阵列的存储效率。
基于上述实施例,本实施例对技术方案作进一步的说明与优化,作为一种优选的实施方式,该存储计算阵列还包括:
与阻式存储器并联的金属薄膜双向选择器或二极管;
其中,金属薄膜双向选择器的导通电压大于或等于与金属薄膜双向选择器并联阻式存储器的写电压,且小于阻式存储器的击穿电压;或二极管的导通电压大于或等于与二极管并联阻式存储器的写电压,且小于阻式存储器的击穿电压。
可以理解的是,在实际应用中,由于存储计算阵列中各个阻式存储器上所加载的电流相差较大,在此情况下,就有可能会出现阻式存储器被加载电流所击穿的现象,因此,在本实施例中,为了避免上述情况的出现,还在每一个阻式存储器上并联了金属薄膜双向选择器或二极管。
需要说明的是,金属薄膜双向选择器或二极管的材料均相同,但各个金属薄膜双向选择器或二极管的厚度不同,因为与金属薄膜双向选择器或二极管并联的阻式存储器具有不同的写电流。
请参见图3和图4,图3为本发明实施例所提供的在图1所示存储计算阵列内的每一个阻式存储器上并联二极管的结构示意图。图4为本发明实施例所提供的在图2所示存储计算阵列内的每一个阻式存储器上并联二极管的结构示意图。
显然,通过本实施例所提供的技术方案,可以进一步保证该存储计算阵列在使用过程中的可靠性。
基于上述实施例,本实施例对技术方案作进一步的说明与优化,作为一种优选的实施方式,选通开关具体为NMOS管或PMOS管或传输门。
因为NMOS管或PMOS管或传输门均可以控制存储计算单元的导通或关断,并能够达到存储计算阵列的实际应用需求,所以,在本实施例中,是将选通开关设置为NMOS管或PMOS管或传输门,由此就可以使得选通开关的设置方式更加灵活与多样。
基于上述实施例,本实施例对技术方案作进一步的说明与优化,作为一种优选的实施方式,阻式存储器具体为磁阻存储器或铁电存储器或相变存储器或阻变存储器。
可以理解的是,因为磁阻存储器或铁电存储器或相变存储器或阻变存储器均是实践操作过程中较为常见的存储器,所以,当将阻式存储器设置为磁阻存储器或铁电存储器或相变存储器或阻变存储器时,就可以相对降低本申请所提供存储计算阵列在实际构建过程中的搭建难度。
基于上述实施例,本实施例对技术方案作进一步的说明与优化,作为一种优选的实施方式,该存储计算阵列还包括:
用于对阵列结构中以行或列连接的存储计算单元进行共同控制的使能开关。
在本实施例中,还在存储计算阵列中设置了用于对阵列结构中以行连接或以列连接的存储计算单元进行共同控制的使能开关。能够想到的是,当在存储计算阵列中设置了使能开关之后,就可以利用使能开关来对存储计算阵列中以行连接的存储计算单元或者是以列连接的存储计算单元共同进行控制,由此就可以进一步提高人们在使用该存储计算阵列时的便捷度。
请参见图5和图6,图5为当目标存储计算单元中的选通开关和N个串联阻式存储器相串联时,使能开关对存储计算阵列中以列连接的存储计算单元进行控制时的结构示意图;图6为当目标存储计算单元中的选通开关和N个串联阻式存储器相并联时,使能开关对存储计算阵列中以列连接的存储计算单元进行控制时的结构示意图。需要说明的是,在图5和图6中,Ten0和TenM为使能开关。并且,在本实施例中,目标存储计算单元是指存储计算阵列中的任意一个存储计算单元。
与上述实施例所公开的存储计算阵列相对应,本发明实施例还提供了一种与上述存储计算阵列相对应的数据读写计算方法,请参见图7,图7为本发明实施例所提供的一种数据读写计算方法的流程图,其中,该数据读写计算方法包括:
步骤S11:当要读取存储计算阵列所存储的第一数据时,则将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将目标电压与目标预设电压进行比较,得到目标比较结果,以通过目标比较结果读取第一数据;
可以理解的是,当需要读取存储计算阵列所存储的数据时,实际上是读取存储计算阵列中每一个存储计算单元内所存储的数据,此处以读取存储计算阵列中的目标存储计算单元为例进行具体说明。在读取目标存储计算单元内所存储的数据时,首先是将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压;然后,在目标存储计算单元上加载第一电流,并分别读取每一个电阻区间所对应的目标电压,之后,再按照电阻区间的顺序依次将读取到的目标电压与目标预设电压进行比较,得到目标比较结果,并通过目标比较结果来读取存储计算阵列所存储的第一数据。
能够想到的是,当获取得到目标比较结果时,也就相当于是获取得到了目标存储计算单元内所存储的数据,此时,再将每一个存储计算单元所存储的数据进行汇总,就可以读取得到存储计算阵列所存储的第一数据。
具体的,在图1所示的存储计算阵列中,当需要读取存储计算阵列所存储的第一数据时,首先是从存储计算阵列中选出想要读取数据的目标存储计算单元,然后,将目标存储计算单元中的选通开关和所有阻式存储器均导通,此时就可以通过目标存储计算单元的信号输入端在目标存储计算单元上加载第一电流。而在图2所示的存储计算阵列中,当需要读取存储计算阵列所存储的第一数据时,首先从存储计算阵列中选出想要读取数据的目标存储计算阵列,然后,将目标存储计算单元中的选通开关关断,此时就可以通过目标存储计算单元的信号输入端在目标存储计算单元上加载第一电流。
步骤S12:当要向存储计算阵列写入第二数据时,则根据第二数据确定在目标存储计算单元待要写入的目标数据,并根据目标存储计算单元的阻值确定在目标存储计算单元上施加不同电流的顺序,得到目标电流序列,以通过目标电流序列在目标存储计算单元中写入目标数据;
可以理解的是,当要向存储计算阵列中写入第二数据时,就相当于是需要在存储计算阵列中的每一个存储计算单元中写入与第二数据相对应的数据。此处,还是以向目标存储计算单元中写入数据为例进行具体说明。
首先是根据第二数据确定要在目标存储计算单元中待要写入的目标数据,然后,根据目标存储计算单元的阻值确定在目标存储计算单元上加载不同电流的顺序,因为每一层阻式存储器的写电流Ii都不相同,所以,在某一写电流Iwrite下,只有Ii<Iwrite的阻式存储器才能被写入。在原理机制下,就可以通过电流控制来得到不同阻式存储器组合存储的状态。
也即,首先是依据需要写入态对应的各阻式存储器的状态建立写电流的施加顺序,得到目标电流序列,然后,在目标存储计算单元上通过一次或多次施加大小或方向不同的写电流来改变阻式存储器的阻态,最后,再将多个阻式存储器的状态改变为写入态对应的状态。显然,通过此种设置方式就可以在目标存储计算单元中写入目标数据。
具体的,在图1所示的存储计算阵列中,当需要在存储计算阵列中写入第二数据时,首先从存储计算阵列中选出一个待写入数据的目标存储计算单元,然后,控制目标存储计算单元处于导通状态,而与其相邻存储计算单元中的选通开关管处于断开状态,并依据目标存储计算单元中阻式存储器的阻值在目标存储计算单元的信号两端加载目标电流序列,以通过目标电流序列来在目标存储计算单元中写入目标数据。在图2所示的存储计算阵列中,当需要在存储计算阵列中写入第二数据时,首先是从存储计算阵列中选出一个待写入数据的目标存储计算单元,然后,控制存储计算阵列中除去目标存储计算单元之外的所有存储计算单元处于导通状态,并控制目标存储计算单元中的选通开关处于关断状态,之后,再在目标存储计算单元上加载目标电流序列,以通过电流通过阻式存储器的状态来改变阻式存储器的阻态,并由此达到对目标存储计算单元写入数据的目的。
另外,在实际应用中,如果目标存储计算单元中的选通开关与其内N个相互串联的阻式存储器为串联结构时,则可以通过奇偶交错的方式来完成对存储计算阵列中所有存储计算单元的数据读取与写入。具体的,在实际操作过程中,可以依次先对存储计算阵列中的存储计算单元设置相应的数字标号,然后,将存储计算阵列中数字标号为奇数的存储计算单元划分为第一阵列,并将存储计算阵列中数字标号为偶数的存储计算单元划分为第二阵列;之后,再对第一阵列中的数据进行读取或写入,当对第一阵列中的数据读取或写入完毕时,则对第二阵列中的数据进行读取或写入,当第二阵列中的数据读取或写入完毕时,就完成了对整个存储计算阵列的数据读取或写入。显然,通过该种数据读写方法,就能够在2N个时钟周期内完成对存储计算阵列中所有存储计算单元的数据读取或写入,由此就可以取得更快的数据读写效果。
步骤S13:当要对存储计算阵列进行计算时,则确定与目标存储计算单元相对应的目标电信号和目标存储数据,并将目标电信号和目标存储数据相乘,得到目标存储计算单元的计算值,将存储计算阵列中所有存储计算单元的计算值相加,得到存储计算阵列的计算值。
在实际应用中,如果想要对存储计算阵列进行计算时,则需要对存储计算阵列中的每一个存储计算单元进行计算,此处,还是以目标存储计算单元为例进行具体说明。在对目标存储计算单元进行计算时,首先是获取与目标存储计算单元上加载的目标电信号,以及目标存储计算单元中所存储的目标存储数据;然后,再将目标电信号和目标存储数据相乘,就得到目标存储计算单元的计算值;最后,通过同样的方法对存储计算阵列中除去目标存储计算单元的其它存储计算单元进行计算,并将存储计算阵列中所有存储计算单元的计算值相加,就会得到存储计算阵列的计算值。
显然,通过本实施例所提供的技术方案,就实现了存储计算阵列的数据读取、数据写入和数据计算,并且,通过本实施例所提供的存储计算阵列无需在存储计算阵列中额外设置逻辑计算模块就可以对存储计算阵列进行计算,由此就可以相对降低存储计算阵列所需要的设计成本。
基于上述实施例,本实施例对技术方案作进一步的说明与优化,作为一种优选的实施方式,上述步骤S11:将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将目标电压与目标预设电压进行比较,得到目标比较结果,以通过目标比较结果读取第一数据的过程,包括:
获取存储计算阵列内目标存储计算单元中N个相互串联阻式存储器的总电阻;
根据总电阻将N个相互串联的阻式存储器划分为2N个电阻区间,并为每一个电阻区间设置相应的预设电压,得到第一预设电压序列;
在目标存储计算单元上加载第一电流,并分别读取2N个电阻区间相对应的电压,得到第一电压序列;
按照与2N个电阻区间相对应的顺序依次将第一预设电压序列和第一电压序列进行比较,得到第一比较序列;
根据第一比较序列读取目标存储计算单元中所存储的第一目标子数据,并根据第一目标子数据读取存储计算阵列所存储的第一数据。
可以理解的是,因为存储计算单元中设置有数量众多的阻式存储器,所以,通过对阻式存储器以不同方式进行组合就会读取得到存储计算单元中不同的存储数据。
其中,为了读取得到目标存储计算单元中所存储的数据,可以先获取目标存储计算单元中N个相互串联阻式存储器的总电阻,并根据总电阻将N个相互串联的阻式存储器划分为2N个电阻区间,那么,每一个电阻区间就会对应一个数据状态,而此时目标存储计算单元就会对应N个bit的数据。
然后,为每一个电阻区间设置相应的预设电压,也即,将第一个电阻区间所对应的预设电压设置为第一参考电压,将第二个电阻区间所对应的预设电压设置为第二参考电压……将第2N个电阻区间所对应的预设电压设置为第2N参考电压,那么,第一预设电压序列即为第一参考电压、第二参考电压……第2N参考电压的集合。
在目标存储计算单元上加载第一电流,并分别读取2N个电阻区间相对应的电压,其中,第一个电阻区间所对应的电压读数为第一读电压、第二个电阻区间所对应的电压读数为第二读电压……第2N个电阻区间所对应的电压读数为第2N读电压,那么,第一电压序列即为第一读电压、第二读电压……第2N读电压的集合。
之后,再按照与2N个电阻区间相对应的顺序依次将第一预设电压序列和第一电压序列进行比较,也即,将第一读电压与第一参考电压进行比较、将第二读电压与第二参考电压进行比较……将第2N读电压与第2N参考电压进行比较,分别得到第一比较结果、第二比较结果……第2N比较结果,那么,第一比较序列即为第一比较结果、第二比较结果……第2N比较结果的集合。需要说明的是,如果第i参考电压大于第i读电压,则第i比较结果为1,如果第i参考电压小于第i读电压,则第i比较结果为0,其中,1≤i≤2N。
能够想到的是,当获取得到第一比较序列时,就相当于是获取得到目标存储计算单元中所存储的第一目标子数据,最后,再通过同样的方法读取存储计算阵列中除去目标存储计算单元之外其它存储计算单元所存储的数据。显然,当获取得到存储计算阵列中所有存储计算单元中所存储的数据时,就会读取得到存储计算阵列所存储的第一数据。
基于上述实施例,本实施例对技术方案作进一步的说明与优化,作为一种优选的实施方式,上述步骤S11:将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将目标电压与目标预设电压进行比较,得到目标比较结果,以通过目标比较结果读取第一数据的过程,包括:
获取存储计算阵列内目标存储计算单元中N个相互串联阻式存储器的总电阻;
根据总电阻将N个相互串联的阻式存储器划分为2N-1个电阻区间,并为每一个电阻区间设置相应的预设电压,得到第二预设电压序列;
在目标存储计算单元上加载第一电流,并分别读取2N-1个电阻区间相对应的电压,得到第二电压序列;
按照与2N-1个电阻区间相对应的顺序依次将第二预设电压序列和第二电压序列进行比较,得到第二比较序列;
根据第二比较序列读取目标存储计算单元中所存储的第二目标子数据,并根据第二目标子数据读取存储计算阵列所存储的第一数据。
或者,在实际应用中,为了读取得到目标存储计算单元中所存储的数据,还可以先获取目标存储计算单元中N个相互串联阻式存储器的总电阻,并根据总电阻将N个相互串联的阻式存储器划分为2N-1个电阻区间,那么,每一个电阻区间就会对应一个数据状态,而此时目标存储计算单元就会对应N-1个bit的数据。
然后,为每一个电阻区间设置相应的预设电压,也即,将第一个电阻区间所对应的预设电压设置为第一预设电压,将第二个电阻区间所对应的预设电压设置为第二预设电压……将第2N-1个电阻区间所对应的预设电压设置为第2N-1预设电压,那么,第二预设电压序列即为第一预设电压、第二预设电压……第2N-1预设电压的集合。
在目标存储计算单元上加载第一电流,并分别读取2N-1个电阻区间相对应的电压,其中,第一个电阻区间所对应的电压读数为第一电压、第二个电阻区间所对应的电压读数为第二电压……第2N-1个电阻区间所对应的电压读数为第2N-1电压,那么,第二电压序列即为第一电压、第二电压……第2N-1电压的集合。
之后,再按照与2N-1个电阻区间相对应的顺序依次将第二预设电压序列和第二电压序列进行比较,也即,将第一电压与第一预设电压进行比较、将第二电压与第二预设电压进行比较……、将第2N-1电压与第2N-1预设电压进行比较,分别得到第一比较值、第二比较值……第2N-1比较值,那么,第二比较序列即为第一比较值、第二比较值……第2N-1比较值的集合。需要说明的是,如果第j预设电压大于第j电压,则第j比较值为1,如果第j预设电压小于第j电压,则第j比较值为0,其中,1≤j≤2N-1。
能够想到的是,当获取得到第二比较序列时,就相当于是获取得到目标存储计算单元中所存储的第二目标子数据,最后,再通过同样的方法读取存储计算阵列中除去目标存储计算单元之外其它存储计算单元所存储的数据。显然,当获取得到存储计算阵列中所有存储计算单元中所存储的数据时,就会读取得到存储计算阵列所存储的第一数据。
显然,通过本实施例所提供的技术方案,可以使得存储计算阵列的数据读取方法更加灵活与多样。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种存储计算阵列以及一种数据读写计算方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种存储计算阵列,其特征在于,包括:
以阵列结构相互连接的多个存储计算单元,各所述存储计算单元包括一个选通开关,以及与所述选通开关串联或并联的N个相互串联的阻式存储器;其中,一个或多个阻式存储器各自与一个双向选择器连接,N≥1。
2.根据权利要求1所述的存储计算阵列,其特征在于,N个相互串联的阻式存储器具有相同的结构,但具有不同的物理尺寸。
3.根据权利要求1所述的存储计算阵列,其特征在于,还包括:
与所述阻式存储器并联的金属薄膜双向选择器或二极管;其中,所述金属薄膜双向选择器的导通电压大于或等于与所述金属薄膜双向选择器并联阻式存储器的写电压,且小于所述阻式存储器的击穿电压;或所述二极管的导通电压大于或等于与所述二极管并联阻式存储器的写电压,且小于所述阻式存储器的击穿电压。
4.根据权利要求1所述的存储计算阵列,其特征在于,所述选通开关具体为NMOS管或PMOS管或传输门。
5.根据权利要求1所述的存储计算阵列,其特征在于,所述阻式存储器具体为磁阻存储器或铁电存储器或相变存储器或阻变存储器。
6.根据权利要求1所述的存储计算阵列,其特征在于,还包括:
用于对所述阵列结构中以行或列连接的存储计算单元进行共同控制的使能开关。
7.一种数据读写计算方法,其特征在于,应用于如权利要求1至6任一项所述的存储计算阵列,包括:
当要读取所述存储计算阵列所存储的第一数据时,则将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在所述目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将所述目标电压与所述目标预设电压进行比较,得到目标比较结果,以通过所述目标比较结果读取所述第一数据;
当要向所述存储计算阵列写入第二数据时,则根据所述第二数据确定在所述目标存储计算单元待要写入的目标数据,并根据所述目标存储计算单元的阻值确定在所述目标存储计算单元上施加不同电流的顺序,得到目标电流序列,以通过所述目标电流序列在所述目标存储计算单元中写入所述目标数据;
当要对所述存储计算阵列进行计算时,则确定与所述目标存储计算单元相对应的目标电信号和目标存储数据,并将所述目标电信号和所述目标存储数据相乘,得到所述目标存储计算单元的计算值,将所述存储计算阵列中所有存储计算单元的计算值相加,得到所述存储计算阵列的计算值。
8.根据权利要求7所述的一种数据读写计算方法,其特征在于,所述将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在所述目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将所述目标电压与所述目标预设电压进行比较,得到目标比较结果,以通过所述目标比较结果读取所述第一数据的过程,包括:
获取所述存储计算阵列内目标存储计算单元中N个相互串联阻式存储器的总电阻;
根据所述总电阻将N个相互串联的阻式存储器划分为2N个电阻区间,并为每一个电阻区间设置相应的预设电压,得到第一预设电压序列;
在所述目标存储计算单元上加载所述第一电流,并分别读取2N个电阻区间相对应的电压,得到第一电压序列;
按照与2N个电阻区间相对应的顺序依次将所述第一预设电压序列和所述第一电压序列进行比较,得到第一比较序列;
根据所述第一比较序列读取所述目标存储计算单元中所存储的第一目标子数据,并根据所述第一目标子数据读取所述存储计算阵列所存储的所述第一数据。
9.根据权利要求7所述的一种数据读写计算方法,其特征在于,所述将目标存储计算单元中的阻式存储器划分为多个电阻区间,并为每一个电阻区间设置相应的目标预设电压,在所述目标存储计算单元上加载第一电流,分别读取每一个电阻区间所对应的目标电压,按照电阻区间的顺序依次将所述目标电压与所述目标预设电压进行比较,得到目标比较结果,以通过所述目标比较结果读取所述第一数据的过程,包括:
获取所述存储计算阵列内目标存储计算单元中N个相互串联阻式存储器的总电阻;
根据所述总电阻将N个相互串联的阻式存储器划分为2N-1个电阻区间,并为每一个电阻区间设置相应的预设电压,得到第二预设电压序列;
在所述目标存储计算单元上加载所述第一电流,并分别读取2N-1个电阻区间相对应的电压,得到第二电压序列;
按照与2N-1个电阻区间相对应的顺序依次将所述第二预设电压序列和所述第二电压序列进行比较,得到第二比较序列;
根据所述第二比较序列读取所述目标存储计算单元中所存储的第二目标子数据,并根据所述第二目标子数据读取所述存储计算阵列所存储的所述第一数据。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011552408.1A CN114678047A (zh) | 2020-12-24 | 2020-12-24 | 一种存储计算阵列以及一种数据读写计算方法 |
PCT/CN2021/132945 WO2022135009A1 (zh) | 2020-12-24 | 2021-11-25 | 一种存储计算阵列以及一种数据读写计算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011552408.1A CN114678047A (zh) | 2020-12-24 | 2020-12-24 | 一种存储计算阵列以及一种数据读写计算方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114678047A true CN114678047A (zh) | 2022-06-28 |
Family
ID=82069956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011552408.1A Pending CN114678047A (zh) | 2020-12-24 | 2020-12-24 | 一种存储计算阵列以及一种数据读写计算方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114678047A (zh) |
WO (1) | WO2022135009A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4345823A1 (en) * | 2022-09-30 | 2024-04-03 | IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | Resistive memory subcell, resistive random access memory for in-memory-computing and in-memory-processor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102855928A (zh) * | 2011-06-28 | 2013-01-02 | 中国科学院微电子研究所 | 电阻转变存储器阵列及对其进行存储操作的方法 |
JP5748877B1 (ja) * | 2014-03-07 | 2015-07-15 | ウィンボンド エレクトロニクス コーポレーション | 抵抗変化型メモリ |
US9953705B2 (en) * | 2016-04-26 | 2018-04-24 | Western Digital Technologies, Inc. | Planar memory cell architectures in resistive memory devices |
CN106530210B (zh) * | 2016-10-31 | 2019-09-06 | 北京大学 | 基于阻变存储器件阵列实现并行卷积计算的设备和方法 |
CN111191776A (zh) * | 2019-12-19 | 2020-05-22 | 浙江大学 | 存储计算阵列及模组、数据计算方法 |
-
2020
- 2020-12-24 CN CN202011552408.1A patent/CN114678047A/zh active Pending
-
2021
- 2021-11-25 WO PCT/CN2021/132945 patent/WO2022135009A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2022135009A1 (zh) | 2022-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2074624B1 (en) | Crossbar-memory systems with nanowire crossbar junctions | |
US7986545B2 (en) | Non-volatile memory device and method of operating the same | |
KR101622817B1 (ko) | 저항 메모리 센싱 방법 및 디바이스 | |
EP2245630B1 (en) | Mram device with shared source line | |
KR20100024800A (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
US10056142B2 (en) | Generating a representative logic indicator of grouped memristors | |
US9899079B2 (en) | Memory devices | |
US11081178B2 (en) | Memory, information processing system, and method of controlling memory | |
CN114678047A (zh) | 一种存储计算阵列以及一种数据读写计算方法 | |
CN111640464A (zh) | 用于同时提供设置及复位电压的设备及方法 | |
US11244723B1 (en) | Device for high dimensional encoding | |
US8938575B2 (en) | Minimized half-select current in multi-state memories | |
TW201027537A (en) | Method for low power accessing a phase change memory device | |
WO2015130304A1 (en) | Sensing circuit for resistive memory array | |
US6862211B2 (en) | Magneto-resistive memory device | |
US11227656B1 (en) | Device for high dimensional encoding | |
CN114863973A (zh) | 对存储器单元执行刷新操作 | |
WO2017048293A1 (en) | Multi-level sensing circuits for crossbar memory arrays | |
CN113470713B (zh) | 一种阻变式存储阵列及存储器 | |
KR102157360B1 (ko) | 메모리 소자 및 메모리 셀 어레이 | |
CN115841839B (zh) | 熔丝阵列电路 | |
US20240062824A1 (en) | Balancing data in memory | |
US20240038322A1 (en) | Performing sense operations in memory | |
US12002510B2 (en) | Program current controller and sense circuit for cross-point memory devices | |
CN113808637A (zh) | 磁阻式随机存取存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |