CN111191776A - 存储计算阵列及模组、数据计算方法 - Google Patents

Abstract

本发明提供一种存储计算阵列及模组、数据计算方法，采用存储单元形成用于计算的阵列，存储单元由依次串接的存储节点组成，存储节点包括开关器件和阻式存储器，开关器件与阻式存储器串联或并联，存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定。由于阻式存储器具有不同的阻态，可以通过开关器件的开关状态使得阻式存储器处于不同的阻态，使得存储单元处于所需的写入阻值，从而，可以快速的实现存储节点的写入操作。

Description

存储计算阵列及模组、数据计算方法

技术领域

本发明涉及集成电路设计领域，特别涉及一种存储计算阵列及模组、数据计算方法。

背景技术

矩阵乘法计算是一种常见的计算模式，通常需要大量的计算资源。

神经网络是模仿动物神经网络行为特征，进行分布式并行信息处理的算法模型，这种算法模型广泛应用于人工智能领域。

在神经形态计算处理过程中，包含了大量的矩阵运算，存储计算一体化芯片，也称作类脑芯片或突触芯片应运而生，其是利用模拟信号与模拟存储阵列之间的电流电压关系进行大规模矩阵运算，进而模拟突触行为。而模拟存储阵列是由存储器构成，在每次矩阵运算时，需要先将模拟值写入到存储器中，而写入的过程是通过反复与目标电流比较实现的，写入操作时间长。此外，存储器的存储精度是有限的，但为了与现有神经网络深度学习的构架相匹配，需要模拟存储器有更多态的精度，以能够携带更多的信息量。

发明内容

有鉴于此，本发明旨在解决上述问题之一，提供一种存储计算阵列及模组、数据计算方法，实现更快的写入操作。

为实现上述目的，本发明有如下技术方案：

一种存储计算阵列，包括：

阵列排布的存储单元，各所述存储单元包括多个依次串接的存储节点，每个存储节点包括开关器件和阻式存储器，所述开关器件与阻式存储器串联或并联，所述存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定；

阵列中存储单元的两端连接有信号端，其中之一为信号输入端且沿第一方向依次连接，另一为信号输出端且沿第二方向依次连接。

可选地，所述阻式存储器包括阻变存储器、相变存储器、铁电存储器或磁阻存储器。

可选地，所述开关器件与阻式存储器并联，当向存储单元写入阻值时，信号输入端和信号输出端用于连接偏置电压。

可选地，所述开关器件与阻式存储器串联，所述存储单元中存储节点之间还设置有信号端，当向存储单元写入阻值时，存储节点两端的信号端用于连接偏置电压而向存储节点写入阻值。

可选地，当向存储单元写入阻值时，通过奇偶交错的方式完成所有存储节点的读取和写入。

可选地，各阻式存储器具有不同的阻态值。

可选地，该存储计算阵列还包括与存储单元串联的使能器件，所述使能器件用于在非使能信号时，使得存储单元处于断开状态。

可选地，所述使能器件为单个MOS器件或CMOS传输门

可选地，所述开关器件为单个MOS器件或CMOS传输门。

一种数据计算方法，采用存储计算阵列进行计算，所述存储计算阵列包括：阵列排布的存储单元，各所述存储单元包括多个依次串接的存储节点，每个存储节点包括开关器件和阻式存储器，所述开关器件与阻式存储器串联或并联；阵列中存储单元的两端连接有信号端，其中之一为信号输入端且沿第一方向依次连接，另一为信号输出端且沿第二方向依次连接；所述计算方法包括：

控制存储单元的写入，所述写入包括：通过控制开关器件的开关状态来改变阻式存储器的阻态，以获得存储单元的写入阻值；

在信号输入端加载输入信号，并从信号输出端获得输出值，所述输出值用于表征计算值。

可选地，所述开关器件与阻式存储器并联，当进行存储单元的写入时，信号输入端和信号输出端用于连接偏置电压。

可选地，所述开关器件与阻式存储器串联，所述存储单元中存储节点之间还设置有信号端，当进行存储单元的写入时，存储节点两端的信号端用于连接偏置电压而向存储节点写入阻值。

可选地，各阻式存储器具有不同的阻态值。

一种存储装置，包括：

上述任一的存储计算阵列；

写入控制单元，用于控制存储单元的写入，所述写入包括：通过控制开关器件的开关状态来改变不同阻式存储器的阻态，以获得存储单元的写入阻值；

输入单元，用于在信号输入端加载输入信号；

输出单元，用于从信号输出端获得输出值，所述输出值用于表征计算值。

本发明提供的存储计算阵列及模组、数据计算方法，采用存储单元形成用于计算的阵列，存储单元由依次串接的存储节点组成，存储节点包括开关器件和阻式存储器，开关器件与阻式存储器串联或并联，存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定。由于阻式存储器具有不同的阻态，可以通过开关器件的开关状态使得阻式存储器处于不同的阻态，使得存储单元处于所需的写入阻值，从而，可以快速的实现存储节点的写入操作。

进一步地，存储单元中的各阻式存储器可以具有不同的阻态值，这样，可以使得串联后的存储单元的电阻能够携带更大的信息量，提高存储单元的精度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明实施例一的存储计算阵列的结构示意图；

图2示出了根据本发明实施例一的存储计算阵列中存储单元的结构一示意图；

图3示出了根据本发明实施例一的存储计算阵列中存储单元的结构二示意图；

图4示出了根据本发明实施例二的存储计算阵列的结构示意图；

图5示出了根据本发明实施例二的存储计算阵列中存储单元的结构示意图；

图6示出了根据本发明实施例的存储计算阵列中存储单元的阻态及精度的曲线示意图；

图7为根据本发明实施例的存储装置的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

参考图1-5所示，本申请提出了一种存储计算阵列，包括：

阵列排布的存储单元10，各所述存储单元10包括多个依次串接的存储节点12，每个存储节点12包括开关器件T和阻式存储器R，所述开关器件T与阻式存储器R串联或并联，所述存储单元10的写入阻值通过控制开关器件T的开关状态来改变阻式存储器R的阻态而确定；

阵列中存储单元10的两端连接有信号端，其中之一为信号输入端a且沿第一方向依次连接，另一为信号输出端b且沿第二方向依次连接。

在本申请实施例中，参考图1和图4所示，由阵列排布的多个存储单元10构成存储计算阵列，该阵列由存储器件构成，可以用于阵列计算，典型地，可以用作神经网络的矩阵运算。

其中，存储单元10包括多个依次串接的存储节点，每个存储节点12包括开关器件T和阻式存储器R，在一些实施例中，参考图1-3所示，开关器件T与阻式存储器R并联，在另一些实施例中，参考图4和图5所示，开关器件T与阻式存储器R串联，阻式存储器具R有不同的阻态，通常地，包括高阻态和低阻态，阻式存储器R用于存储及计算，阻式存储器R例如可以为阻变存储器、相变存储器、铁电存储器或磁阻存储器等。

存储节点12中阻式存储器R的数量和阻态，可以决定存储单元所能携带的信息量，也即存储单元的精度，在具体的应用中，根据具体的需要来设置阻式存储器的数量和阻态，阻式存储器的数量例如可以为5个、8个或更多个。

开关器件T为开关元件，例如可以为MOS器件，具有断开以及导通的开关状态，开关器件用于存储单元写入阻值的控制，并不用作实际的计算，通过开关器件的状态，可以控制阻式存储器的阻态。这样，通过控制存储单元中各阻式存储器的阻态，可以改变存储节点串联后的阻值，从而，可以向存储单元写入所需的阻值，为了便于描述，本申请中将改变阻式存储器的阻态而确定的存储节点的串联阻值记作存储单元的写入阻值。

在本申请实施例中，第一方向和第二方向为阵列排布的两个方向，阵列通常以行、列排布，阵列的规模例如为M*N，阵列中有M行、N列存储单元。在具体的实现中，可以根据需要采用合适的阵列排布方式，参考图1所示，例如可以是整齐对位的行、列排布，也可以为错位的行、列排布，即后一行的存储单元位于前一行两个存储单元之间。在具体的实施例中，第一方向X为行方向，则第二方向Y为列方向，相应地，第一方向X为列方向，则第二方向Y为行方向，行方向上每一条即指每一行，列方向上每一条即指每一列。

在存储单元10的两端为信号端，一端a沿着第一方向依次连接作为阵列的信号输入端A，另一端b沿着第二方向依次连接作为阵列的信号输出端B。信号输入端A用于加载输入信号，输入信号可以为采样信号对应的电信号，采样信号例如为通过传感器采集到的声音、图像或电磁波信号等，采样信号通常是按照一定的采样频率获得的时域上的信号，这些采样信号被转化为电信号，也就是时域上变化的采样信号的电信号，电信号可以为电压或电流信号，该电信号用于进一步的信号处理。

在利用该存储计算阵列进行计算时，存储单元的写入阻值为矩阵计算的一个算子，写入阻值可以为体现权重的数值，第一方向上存储单元信号输入端加载的输入信号为另一个算子，可以体现为电信号数值，则对于第二方向的存储单元，相当于电信号的数值与权重进行相乘并求和，也就是对该电信号进行了运算，这样，在不同的信号输出端，则输出了电信号的运算结果。

在本申请实施例中，由于阻式存储器具有不同的阻态，可以通过开关器件的开关状态使得阻式存储器处于不同的阻态，使得存储单元处于所需的写入阻值，从而，可以快速的实现存储节点的写入操作。

在一些实施例中，参考图1-3所示，在存储单元10中，每个存储节点12的开关器件T与阻式存储器R并联，当向存储单元写入阻值时，存储单元两端的信号输入端和信号输出端用于连接偏置电压，在该偏置电压下，可以改变阻式存储器的阻态。

在具体的应用中，参考图1所示，可以按照行方向依次将存储单元10的一端a连接至信号输入端A，按照列的方向依次将存储单元10的另一端b连接至信号输出端B，可以按照行方向依次将各存储单元10的各阻式存储器Ri连接至同一行控制线，并在列方向上将连接同一阻式存储器Ri的行控制线连接至同一列控制线。这样，使得存储计算阵列可以支持按行的并行读写，并支持按列的并行计算，以及整个阵列的并行计算。

参考图2所示，可以在存储单元的信号输入端A连接电源Vdd，在存储单元的信号输出端B接地，当需要改变阻式存储器Ri的阻态时，可以控制与阻式存储器Ri并联的开关器件Ti处于断开状态，其他开关器件Tj(j≠i)处于导通状态，使得电流流过阻式存储器Ri而改变其阻态，从而，实现存储单元阻值的写入；在读取存储单元的写入阻值时，将存储单元中所有开关器件处于断开状态，串联读取存储单元的阻值。该方法具有更大的电压读取范围，具有更快的写入速度。

在一些实施例中，参考图3所示，存储节点12的开关器件T可以是传输门。传输门是PMOS和NMOS的并联结构，其中PMOS和NMOS的栅极输入为互补的信号。作为开关器件T的传输门可以有导通和断开两种状态，其中导通对应PMOS和NMOS均导通，断开对应PMOS和NMOS均断开。这一结构的优势在于可以使用较低的栅压，获得较小的导通电阻。

在一些实施例中，参考图4所示，在存储单元10中，开关器件T与阻式存储器R串联，还可以在存储单元中的存储节点12之间设置信号端m，这些信号端a1、b1、m在向存储单元10写入阻值时，用于连接偏置电压而向存储节点写入阻值。

在具体的应用中，可以按照行方向依次将存储单元10的一端a连接至信号输入端A，按照列的方向依次将存储单元10的另一端b连接至信号输出端B，可以按照行方向依次将各存储单元10的各阻式存储器Ri连接至同一行控制线，在列方向上将存储节点12之间的信号端m连接至列控制线。这样，使得存储计算阵列可以支持按行的并行读写，并支持按列的并行计算。

在具体的实现中，在输出端输出的运算结果可能存在系统误差，该系统误差是由存储单元的恒定漏电导致的，可以通过将第二方向(如列方向)上的存储单元10的写入阻值设置为高阻态(表征“0”)，第一方向上(如行方向)的信号输入端输入非零信号，在输出端获得该系统误差。

该存储计算阵列还可以包括校正单元，用于将输出端的运算结果去除系统误差，以输出校正后的运算结果，所述系统误差为第二方向上各存储单元的恒定漏电。在一些实施例中，校正单元可以包括：差分运算器，用于对运算结果与另一第二方向上全为高阻态的存储单元的运算结果进行差分运算，从而，输出去除系统误差的运算结果。在另一些实施例中，校正单元可以包括：数字运算电路，用于在运算结果中扣除所述系统误差。

参考图5所示，当需要改变阻式存储器Ri的阻态时，可以控制阻式存储器Ri的存储节点Si中与其串联的开关器件Ti处于导通状态，而与其相邻的存储节点中的开关器件处于断开状态，通过存储节点Si两端的信号端连接偏置电压而改变其阻态，进而，实现存储单元阻值的写入；在读取存储单元的写入阻值时，将存储单元中所有开关器件处于导通状态，串联读取存储单元的阻值。更优地，可以通过奇偶交错的方式完成所有存储节点的读取和写入，即序号为奇数的存储节点并行地在一个时钟周期内完成读取和写入，序号为偶数的存储节点并行地在一个时钟周期内完成读取和写入。该方法具有更快的写入速度，可以实现快速写入和读取，实现快速的在线训练。

此外，在本申请实施例中，存储单元中的各阻式存储器可以具有不同的阻态值，这样，在串联之后可以增大存储单元的串联电阻所能携带的信息量。在一个示例中，参考图6所示，其中，图(a)示出了不同存储节点中阻式存储器的阻态，其中横轴为存储节点数，纵轴为电导值，以存储单元有8个存储节点，每个存储节点中的阻式存储器的阻态各不相同，图(b)示出了通过这些阻式存储器的不同的阻态，可以组合出不同的串联阻值，其中横轴为存储单元的组合个数，纵轴为存储单元的串联电导值，通过这些不同的阻态，可以组合出不同的串联阻值，在确定阻值的选取过程中，可以从比8bit更多数量的串联阻值的组合中，选择更为健壮合理的数据作为确定的阻值组合，实现稳定的8bit的存储。

存储单元的端部还串接有使能器件Ten，使能器件Ten用于控制存储单元的导通状态，而当使能器件处于非使能信号控制时，使得存储单元恒为断开状态，该非使能信号可以对应于预设的写入阻值，当小于预设的写入阻值时，存储单元一直处于断开状态，可以通过配备一定比特的信息，用于存储使能信号，在不使能的情况下，存储单元一直处于断开状态。这样，可以利用神经网络的稀疏性，降低阵列的操作功耗。

在一些实施例中，使能器件Ten可以是传输门。传输门是PMOS和NMOS的并联结构，其中PMOS和NMOS的栅极输入为互补的信号。作为使能器件Ten的传输门可以有导通和断开两种状态，其中导通对应PMOS和NMOS均导通，断开对应PMOS和NMOS均断开。这一结构的优势在于可以使用较低的栅压，获得较小的导通电阻。

以上对本申请实施例的存储计算阵列进行了详细的描述，此外，本申请还提出了一种数据计算方法，利用上述的存储计算阵列进行计算，计算方法包括：

控制存储单元的写入，所述写入包括：通过控制开关器件的开关状态来改变阻式存储器的阻态，以获得存储单元的写入阻值；

在信号输入端加载输入信号，并从信号输出端获得输出值，所述输出值用于表征计算值。

如上述实施例的描述，由于阻式存储器具有不同的阻态，各阻式存储器还可以具有不同的阻态值，可以通过开关器件的开关状态使得阻式存储器处于不同的阻态，使得存储单元处于所需的写入阻值，从而，可以快速的实现存储节点的写入操作。

在一些实施例中，在存储单元中，开关器件与阻式存储器并联，当向存储单元写入阻值时，存储单元两端的信号输入端和信号输出端用于连接偏置电压，在该偏置电压下，可以改变阻式存储器的阻态。

在另一些实施例中，在存储单元中，开关器件与阻式存储器串联，还可以在存储单元中的存储节点之间设置信号端，这些信号端在向存储单元写入阻值时，用于连接偏置电压而向存储节点写入阻值。

在开关器件与阻式存储器串联的实施例中，还可以包括校正步骤，将输出端的运算结果去除系统误差，以输出校正后的运算结果，所述系统误差为第二方向上各存储单元的恒定漏电。可以采用差分放大器去除系统误差，即将运算结果的模拟值与系统误差的模拟值进行差分运算后的输出作为校正后的运算结果，该校正后的运算结果为模拟数值。也可以采用数字运算电路去除系统误差，即将运算结果转化为数字信号后的数值中扣除系统误差对应的数字信号后，作为校正后的运算结果，该校正后的运算结果为数字信号。

此外，本申请还提供了一种存储装置，参考图7所示，包括：

上述的存储计算阵列100；

写入控制单元110，用于控制存储单元的写入，所述写入包括：通过控制开关器件的开关状态来改变不同阻式存储器的阻态，以获得存储单元的写入阻值；

输入单元120，用于在信号输入端加载输入信号；

输出单元130，用于从信号输出端获得输出值，所述输出值用于表征计算值。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (15)

1.一种存储计算阵列，其特征在于，包括：

阵列排布的存储单元，各所述存储单元包括多个依次串接的存储节点，每个存储节点包括开关器件和阻式存储器，所述开关器件与阻式存储器串联或并联，所述存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定；

阵列中存储单元的两端连接有信号端，其中之一为信号输入端且沿第一方向依次连接，另一为信号输出端且沿第二方向依次连接。

2.根据权利要求1所述的存储计算阵列，其特征在于，所述阻式存储器包括阻变存储器、相变存储器、铁电存储器或磁阻存储器。

3.根据权利要求1所述的存储计算阵列，其特征在于，所述开关器件与阻式存储器并联，当向存储单元写入阻值时，信号输入端和信号输出端用于连接偏置电压。

4.根据权利要求1所述的存储计算阵列，其特征在于，所述开关器件与阻式存储器串联，所述存储单元中存储节点之间还设置有信号端，当向存储单元写入阻值时，存储节点两端的信号端用于连接偏置电压而向存储节点写入阻值。

5.根据权利要求4所述的存储计算阵列，其特征在于，当向存储单元写入阻值时，通过奇偶交错的方式完成所有存储节点的读取和写入。

6.根据权利要求1所述的存储计算阵列，其特征在于，还包括校正单元，所述校正单元用于将输出端的运算结果去除系统误差，以输出校正后的运算结果，所述系统误差为第二方向上各存储单元的恒定漏电。

7.根据权利要求1所述的存储计算阵列，其特征在于，各阻式存储器具有不同的阻态值。

8.根据权利要求1-7中任一项所述的存储计算阵列，其特征在于，还包括与存储单元串联的使能器件，所述使能器件用于在非使能信号时，使得存储单元处于断开状态。

9.根据权利要求8所述的存储计算阵列，其特征在于，所述使能器件为单个MOS器件或CMOS传输门。

10.根据权利要求1-7中任一项所述的存储计算阵列，其特征在于，所述开关器件为单个MOS器件或CMOS传输门。

11.一种数据计算方法，其特征在于，采用存储计算阵列进行计算，所述存储计算阵列包括：阵列排布的存储单元，各所述存储单元包括多个依次串接的存储节点，每个存储节点包括开关器件和阻式存储器，所述开关器件与阻式存储器串联或并联；阵列中存储单元的两端连接有信号端，其中之一为信号输入端且沿第一方向依次连接，另一为信号输出端且沿第二方向依次连接；所述计算方法包括：

控制存储单元的写入，所述写入包括：通过控制开关器件的开关状态来改变阻式存储器的阻态，以获得存储单元的写入阻值；

在信号输入端加载输入信号，并从信号输出端获得输出值，所述输出值用于表征计算值。

12.根据权利要求11所述的计算方法，其特征在于，所述开关器件与阻式存储器并联，当进行存储单元的写入时，信号输入端和信号输出端用于连接偏置电压。

13.根据权利要求11所述的计算方法，其特征在于，所述开关器件与阻式存储器串联，所述存储单元中存储节点之间还设置有信号端，当进行存储单元的写入时，存储节点两端的信号端用于连接偏置电压而向存储节点写入阻值。

14.根据权利要求11-13中任一项所述的计算方法，其特征在于，各阻式存储器具有不同的阻态值。

15.一种存储装置，其特征在于，包括：

如权利要求1-10中任一项所述的存储计算阵列；

写入控制单元，用于控制存储单元的写入，所述写入包括：通过控制开关器件的开关状态来改变不同阻式存储器的阻态，以获得存储单元的写入阻值：

输入单元，用于在信号输入端加载输入信号；

输出单元，用于从信号输出端获得输出值，所述输出值用于表征计算值。

Images