JP2010232226A - 不揮発性記憶装置及びその製造方法 - Google Patents
不揮発性記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010232226A JP2010232226A JP2009075252A JP2009075252A JP2010232226A JP 2010232226 A JP2010232226 A JP 2010232226A JP 2009075252 A JP2009075252 A JP 2009075252A JP 2009075252 A JP2009075252 A JP 2009075252A JP 2010232226 A JP2010232226 A JP 2010232226A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower electrode
- memory device
- upper electrode
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000000034 method Methods 0.000 claims description 47
- 239000004020 conductor Substances 0.000 claims description 8
- 230000010354 integration Effects 0.000 abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000012782 phase change material Substances 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 description 50
- 238000001459 lithography Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002515 CoAl Inorganic materials 0.000 description 1
- 229910016583 MnAl Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】集積度が高く、配線の密着性を向上した高信頼性の不揮発性記憶装置及びその製造方法を提供する。
【解決手段】第１の方向に延在する下側電極１３０と、下側電極１３０の上方に位置し、第１の方向と交差する第２の方向に延在する上側電極２３０と、下側電極１３０と上側電極２３０との間に設けられた金属酸化物や相変化材料を用いた記憶部３００と、を備える。下側電極１３０及び上側電極２３０の少なくともいずれかは、順テーパの側壁を有する第１の電極１１０、２１０と、絶縁層１５０、２５０を介して第１の電極１１０と実質的に同じ平面内で隣接し、逆テーパの側壁を有する第２の電極１２０、２２０と、を有する。
【選択図】図１
【解決手段】第１の方向に延在する下側電極１３０と、下側電極１３０の上方に位置し、第１の方向と交差する第２の方向に延在する上側電極２３０と、下側電極１３０と上側電極２３０との間に設けられた金属酸化物や相変化材料を用いた記憶部３００と、を備える。下側電極１３０及び上側電極２３０の少なくともいずれかは、順テーパの側壁を有する第１の電極１１０、２１０と、絶縁層１５０、２５０を介して第１の電極１１０と実質的に同じ平面内で隣接し、逆テーパの側壁を有する第２の電極１２０、２２０と、を有する。
【選択図】図１
Description
本発明は、不揮発性記憶装置及びその製造方法に関する。
不揮発性記憶装置として多用されているフラッシュメモリは、集積度の向上に対して限界があるとされている。フラッシュメモリより高集積度の、いわゆる４Ｆ２の素子面積が可能な不揮発性記憶装置として、例えば電気抵抗が可変の記憶部を２枚の電極に挟んだ構成の、クロスポイント型不揮発性記憶装置が注目されている（特許文献１）。
すなわち、リソグラフィによる最小パターン線幅をＦとすると、配線の幅がＦで、配線間の間隔がＦとなるため、一般的なクロスポイント型不揮発性記憶装置においては、１つの記憶セルの素子面積は４Ｆ２となる。
すなわち、リソグラフィによる最小パターン線幅をＦとすると、配線の幅がＦで、配線間の間隔がＦとなるため、一般的なクロスポイント型不揮発性記憶装置においては、１つの記憶セルの素子面積は４Ｆ２となる。
クロスポイント型不揮発性記憶装置において、さらに集積度を向上させることが期待されている。
また、集積度を上げた場合、配線が細くなり、配線の基板に対する密着性が弱くなり、信頼性が低下する問題もある。
本発明の目的は、集積度が高く、配線の密着性を向上した高信頼性の不揮発性記憶装置及びその製造方法を提供することにある。
本発明の一態様によれば、第１の方向に延在する下側電極と、前記下側電極の上方に位置し、前記第１の方向と交差する第２の方向に延在する上側電極と、前記下側電極と前記上側電極との間に設けられた記憶部と、を備え、前記下側電極及び前記上側電極の少なくともいずれかは、順テーパの側壁を有する第１の電極と、絶縁層を介して前記第１の電極と実質的に同じ平面内で隣接し、逆テーパの側壁を有する第２の電極と、を有することを特徴とする不揮発性記憶装置が提供される。
また、本発明の他の一態様によれば、第１の方向に延在する下側電極と、前記下側電極の上方に位置し、前記第１の方向と交差する第２の方向に延在する上側電極と、前記下側電極と前記上側電極との間に設けられた記憶部と、を有する不揮発性記憶装置の製造法であって、前記下側電極及び前記上側電極の少なくともいずれかを製造する工程は、並列配置された複数の帯状の第１の電極を形成する工程と、前記複数の第１の電極の側面に絶縁層を形成する工程と、隣接する前記絶縁層の間に導電体を充填して第２の電極を形成する工程と、を含むことを特徴とする不揮発性記憶装置の製造方法が提供される。
また、本発明の他の一態様によれば、第１の方向に延在する下側電極と、前記下側電極の上方に位置し、前記第１の方向と交差する第２の方向に延在する上側電極と、前記下側電極と前記上側電極との間に設けられた記憶部と、を有する不揮発性記憶装置の製造法であって、前記下側電極及び前記上側電極の少なくともいずれかを製造する工程は、並列配置された複数の帯状の犠牲層を形成する工程と、前記複数の犠牲層の側面に絶縁層を形成する工程と、前記複数の犠牲層を除去する工程と、隣接する前記絶縁層の間に導電体を充填する工程と、を含むことを特徴とする不揮発性記憶装置の製造方法が提供される。
本発明によれば、集積度が高く、配線の密着性を向上した高信頼性の不揮発性記憶装置及びその製造方法が提供される。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図２（ａ）、（ｂ）は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する、それぞれ、模式的斜視図及び模式的透過平面図である。図１（ａ）は、図２のＡ−Ａ’線断面図、図１（ｂ）は、図２のＢ−Ｂ’線断面図である。
図１及び図２に表したように、本発明の第１の実施形態に係る不揮発性記憶装置１０は、基板１０５の主面１０６の上に設けられた下側電極１３０と、下側電極１３０の上方に位置し、下側電極１３０と対向して設けられた上側電極２３０と、下側電極１３０と上側電極２３０の間に設けられた記憶部３００と、を備えている。
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図２（ａ）、（ｂ）は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する、それぞれ、模式的斜視図及び模式的透過平面図である。図１（ａ）は、図２のＡ−Ａ’線断面図、図１（ｂ）は、図２のＢ−Ｂ’線断面図である。
図１及び図２に表したように、本発明の第１の実施形態に係る不揮発性記憶装置１０は、基板１０５の主面１０６の上に設けられた下側電極１３０と、下側電極１３０の上方に位置し、下側電極１３０と対向して設けられた上側電極２３０と、下側電極１３０と上側電極２３０の間に設けられた記憶部３００と、を備えている。
本具体例では、下側電極１３０の延在方向と、上側電極２３０の延在方向とは、互いに実質的に直交している。ただし、本発明はこれには限定されない。すなわち、これら電極は必ずしも互いに直交している必要はなく、電極どうしが３次元的に交差する（非平行の）関係であれば良い。
ここで、下側電極１３０の延在方向をＸ軸方向とし、上側電極２３０の延在方向をＹ軸方向とする。そして、Ｘ軸とＹ軸とに直交する軸をＺ軸とする。
そして、下側電極１３０は、第１の下側電極１１０（第１の電極）と、第２の下側電極１２０（第２の電極）とを有し、第１の下側電極１１０と第２の下側電極１２０との間には、スペーサ絶縁層１５０（絶縁層）が設けられている。
一方、上側電極２３０は、第１の上側電極２１０（第１の電極）と第２の上側電極２２０（第２の電極）とを有し、第１の上側電極２１０と第２の上側電極２２０との間には、スペーサ絶縁層２５０（絶縁層）が設けられている。
基板１０５には、例えばシリコン基板を用いることができ、このシリコン基板の上には、不揮発性記憶装置を駆動する駆動回路を設けることもできる。
また、記憶部３００としては、例えば、ＮｉＯｘ、ＴｉＯｘ、ＣｏＯｘ、ＴａＯｘ、ＭｎＯｘ、ＷＯｘ、Ａｌ２Ｏ３、ＦｅＯｘ、ＨｆＯｘ、ＺｎＭｎ２Ｏ４、ＺｎＦｅ２Ｏ４、ＺｎＣｏ２Ｏ４、ＺｎＣｒ２Ｏ４、ＺｎＡｌ２Ｏ４、ＣｕＣｏＯ２、ＣｕＡｌＯ２、ＮｉＷＯ４、ＮｉＴｉＯ３、ＣｏＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＺｎＮｉＴｉＯ４、及び、ＰｒｘＣａ１−ｘＭｎＯ３などを用いることができる。
また、記憶部３００には、上記の各種の金属酸化物にドーパントを添加したものを用いても良い。
また、記憶部３００としては、例えば、ＮｉＯｘ、ＴｉＯｘ、ＣｏＯｘ、ＴａＯｘ、ＭｎＯｘ、ＷＯｘ、Ａｌ２Ｏ３、ＦｅＯｘ、ＨｆＯｘ、ＺｎＭｎ２Ｏ４、ＺｎＦｅ２Ｏ４、ＺｎＣｏ２Ｏ４、ＺｎＣｒ２Ｏ４、ＺｎＡｌ２Ｏ４、ＣｕＣｏＯ２、ＣｕＡｌＯ２、ＮｉＷＯ４、ＮｉＴｉＯ３、ＣｏＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＺｎＮｉＴｉＯ４、及び、ＰｒｘＣａ１−ｘＭｎＯ３などを用いることができる。
また、記憶部３００には、上記の各種の金属酸化物にドーパントを添加したものを用いても良い。
ただし、本発明は、これに限らず、記憶部３００には、印加される電界及び通電される電流の少なくともいずれかによって抵抗が変化する任意の材料を用いることができる。また、記憶部３００には、印加される電界及び通電される電流の少なくともいずれかによって相状態が変化し、この相状態の変化に伴って抵抗が変化するいわゆる相変化材料を用いても良い。このように、相変化に伴って抵抗が変化する材料も抵抗変化材料とする。
下側電極１３０（第１の下側電極１１０及び第２の下側電極１２０）、及び、上側電極２３０（第１の上側電極２１０及び第２の上側電極２２０）には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。
また、スペーサ絶縁層１５０には、例えば、電気抵抗の高い酸化珪素や窒化珪素等を用いることができる。
なお、下側電極１３０をビット線（ＢＬ）とし、上側電極２３０をワード線（ＷＬ）とすることができる。ただし、下側電極１３０をワード線（ＷＬ）とし、上側電極２３０をビット線（ＢＬ）としても良い。
不揮発性記憶装置１０において、下側電極１３０に与える電位と上側電極２３０に与える電位の組み合わせによって、各記憶部３００に印加される電圧が変化し、その時の記憶部３００の特性によって、情報を記憶することができる。この時、記憶部３００に印加される電圧の極性に方向性を持たせるために、例えば整流特性を有する整流素子部３２０を設けることができる。整流素子部３２０には、例えば、ＰＩＮダイオードやＭＩＭ（Metal-Insulator-Metal)素子などの整流特性を有する素子を用いることができる。
なお、図１、図２では、整流素子部３２０が、下側電極１３０と記憶部３００との間に設けられている例を示しているが、整流素子部３２０は、上側電極２３０と記憶部３００との間に設けても良い。また、整流素子部３２０は、下側電極１３０と上側電極２３０とが対向する領域以外の領域に設けても良い。
また、不揮発性記憶装置１０において、下側電極１３０と整流素子部３２０との間、整流素子部３２０と記憶部３００との間、記憶部３００と上側電極２３０との間のそれぞれに、図示しないバリアメタル層を設けることもできる。バリアメタル層としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を用いることができる。
なお、下側電極１３０と上側電極２３０との間に設けられた記憶部３００及び整流素子部３２０は、これらの電極が３次元的に交差する領域ごとにパターニングされている。そして、記憶部３００の周辺には、素子間分離絶縁膜１８０が設けられている。なお、記憶部３００及び整流素子部３２０は、ＸＹ平面で切断した時の断面が長方形の直方体の形状の他、例えば断面が五角形以上の多角形の形状や、例えば断面が円形の円柱の形状等を有することができる。
本実施形態に係る不揮発性記憶装置１０において、後述するように、第２の下側電極１２０は、第１の下側電極１１０の側壁にスペーサ絶縁層１５０を形成し、そのスペーサ絶縁層１５０の間に導電膜を埋め込むことにより形成されている。
これにより、第１の下側電極１１０及び第２の下側電極１２０を有する下側電極１３０の配設ピッチは、最小パターン線幅Ｆとすることができる。
同様に、第２の上側電極２２０は、第１の上側電極２１０の側壁にスペーサ絶縁層２５０を形成し、そのスペーサ絶縁層２５０の間に導電膜を埋め込むことにより形成されている。
これにより、第１の上側電極２１０及び第２の上側電極２２０を有する上側電極２３０の配設ピッチは、最小パターン線幅Ｆとすることができる。
これにより、本実施形態に係る不揮発性記憶装置１０においては、１つの記憶セルの実効的な素子面積は実質的にＦ２となり、４Ｆ２よりも集積度の高い不揮発性記憶装置を提供することができる。
本具体例では、下側電極１３０と上側電極２３０との両方において、上記のスペーサ絶縁層を適用し、下側電極１３０と上側電極２３０のそれぞれの幅をＦに近い値に設定しているが、本発明はこれに限らず、下側電極１３０と上側電極２３０との少なくともいずれかに上記のスペーサ絶縁層を適用しても良い。下側電極１３０と上側電極２３０とのいずれか一方に上記のスペーサ絶縁層を適用した場合は、１つの記憶セルの素子面積は実質的に２Ｆ２となり、この場合も、４Ｆ２よりも集積度の高い不揮発性記憶装置を提供することができる。
以下では、下側電極１３０と上側電極２３０との両方において、上記のスペーサ絶縁層を適用する場合として説明する。また、上側電極２３０における第１の上側電極２１０と第２の上側電極２２０とは、下側電極１３０における第１の下側電極１１０と第２の下側電極１２０と、それぞれ同様の構成とすることができるので、以下では、下側電極１３０における第１の下側電極１１０及び第２の下側電極１２０について主に説明する。
第１の下側電極１１０の線幅をＬ１、第１の下側電極１１０の配設ピッチをＰ、スペーサ絶縁層の厚さをｔとすると、第２の下側電極１２０の線幅Ｌ２は、Ｐ−Ｌ１−２ｔとなる。すなわち、第２の下側電極１２０の線幅Ｌ２は、第１の下側電極１１０どうしの間の間隔（Ｐ−Ｌ１）より、スペーサ絶縁層１５０の厚さの２倍分だけ細くなる。これを考慮して、第１の下側電極１１０の線幅を、リソグラフィによる最小パターン線幅Ｆから、スリミングプロセスによって、Ｆ−ｔとしておくと、第２の下側電極１２０の線幅Ｌ２は、Ｐ−Ｆ−ｔとなる。ここで、第１の下側電極１１０の配設ピッチＰは、実質的に２Ｆであるので、第２の下側電極１２０の線幅Ｌ２は、Ｆ−ｔとなり、第１の下側電極１１０の線幅と第２の下側電極１２０の線幅とを等しくすることができる。
同様に、第１の上側電極２１０の線幅と第２の上側電極２２０の線幅とを等しくすることができる。
また、第１の下側電極１１０の線幅Ｌ１と、第２の下側電極１２０の線幅Ｌ２と、が異なる場合には、周辺回路を制御することによって、第１の下側電極１１０と第２の下側電極１２０に与える電圧（セット電圧及びリセット電圧の少なくともいずれかの電圧）を変えることにより、第１の下側電極１１０と第２の下側電極１２０の駆動条件を変えることによって、補正することができる。
同様に、第１の上側電極２１０の線幅と、第２の上側電極２２０の線幅と、が異なる場合には、第１の上側電極２１０に印加される電圧と第２の上側電極２２０に印加される電圧とを異ならせることができる。
これにより、本実施形態に係る不揮発性記憶装置１０においては、第１の下側電極１１０の線幅Ｌ１と、第２の下側電極１２０の線幅Ｌ２とが異なる場合においても、第１の上側電極２１０の線幅と、第２の上側電極２２０の線幅と、が異なる場合においても、それを補正して、安定した特性が得られる。
なお、図１に例示した不揮発性記憶装置１０においては、第１の下側電極１１０及び第２の下側電極１２０の幅よりもスペーサ絶縁層１５０の幅が狭い例であり、これにより、第１の下側電極１１０及び第２の下側電極１２０の幅が広くでき、下側電極１３０の配線抵抗を低くすることができる。同様に、第１の上側電極２１０及び第２の上側電極２２０の幅よりもスペーサ絶縁層２５０の幅が狭く、これにより、第１の上側電極２１０及び第２の上側電極２２０の幅が広くでき、上側電極２３０の配線抵抗を低くすることができる。
第１の下側電極１１０及び第２の下側電極１２０の側壁は、後述するように、製造上、傾斜を有するテーパ形状となる。
すなわち、第１の下側電極１１０の断面形状は、上辺が下辺より短い台形である。そして、第２の下側電極１２０の断面形状は、上辺が下辺より長い台形である。
すなわち、第１の下側電極１１０は、順テーパの側壁を有しており、第２の下側電極１２０は、スペーサ絶縁層１５０を介して第１の下側電極１１０と実質的に同じ平面内で隣接し、逆テーパの側壁を有している。
なお、上記において、第２の下側電極１２０が順テーパを有し、第１の下側電極１１０は、スペーサ絶縁層１５０を介して第２の下側電極１２０と実質的に同じ平面内で隣接し、逆テーパを有しても良い。
これにより、第１の下側電極１１０と第２の下側電極１２０とは、それぞれ、順テーパ状と逆テーパ状の断面形状を有することができ、第１の下側電極１１０と第２の下側電極１２０とが垂直の断面形状を有している時よりも、第１の下側電極１１０と第２の下側電極１２０とが、スペーサ絶縁層１５０と接触する面積が大きくなる。
これにより、第１、第２の下側電極１１０、１２０の線幅が細くなり、基板１０５の主面１０６との密着性が低下したとしても、第１、第２の下側電極１１０、１２０とは、スペーサ絶縁層１５０を介して、実質的に同じ平面内で横に接触しており、基板１０５の主面１０６に平行な面内での密着力が高まる。これによって、第１、第２の下側電極１１０、１２０の線幅が細くなった場合でも、第１、第２の下側電極１１０、１２０は、強固に基板１０５に密着することができ、これら電極の形成以降の不揮発性記憶装置１０の製造工程中も安定して基板に密着し、さらに、製品完成後の信頼性、耐久性も向上する。
そして、不揮発性記憶装置１０においては、上側電極２３０も、下側電極１３０と同様に、順テーパの側壁を有する第１の上側電極２１０（第１の電極）と、スペーサ絶縁層２５０を介して第１の上側電極２１０と実質的に同じ平面内で隣接し、逆テーパの側壁を有する第２の上側電極２２０（第２の電極）と、を有する。これにより、第１、第２の上側電極２１０、２２０は、強固に記憶部３００（または整流素子部３２０）に密着することができ、不揮発性記憶装置１０の製造工程中も安定して互いに密着し、さらに、製品完成後の信頼性、耐久性も向上する。
なお、本具体例では、下側電極１３０と上側電極２３０との両方において、順テーパと逆テーパとを有する第１及び第２の電極の構成を適用しているが、本発明はこれに限らず、下側電極１３０と上側電極２３０とのいずれかに、上記の順テーパと逆テーパとを有する第１及び第２の電極の構成を適用しても良い。
以下、不揮発性記憶装置１０の製造方法の一例について説明する。
図３は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図３に表したように、本実施形態に係る不揮発性記憶装置の製造方法においては、まず、並列並置された複数の帯状の第１の電極（第１の下側電極１１０）を形成する（ステップＳ１１０）。
図３は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図３に表したように、本実施形態に係る不揮発性記憶装置の製造方法においては、まず、並列並置された複数の帯状の第１の電極（第１の下側電極１１０）を形成する（ステップＳ１１０）。
次に、複数の第１の電極（第１の下側電極１１０）の側面にスペーサ絶縁層１５０を形成する（ステップＳ１２０）。
そして、隣接するスペーサ絶縁層１５０の間に導電体を充填して第２の電極（第２の下側電極１２０）を形成する（ステップＳ１３０）。すなわち、第２の電極（第２の下側電極１２０）を、第１の電極（第１の下側電極１１０）に対して自己整合的に形成する。
このように、第２の下側電極１２０を、ダマシンプロセスにより自己整合的に、第１の下側電極１１０の間、すなわち、スペーサ絶縁層１５０の間に形成する。これにより、リソグラフィによる最小パターン線幅に対応する密度に対して、実質的に２倍の密度で、第１、第２の下側電極１１０、１２０を形成できる。
以下、具体的に説明する。
図４は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順の模式的断面図である。
まず、図４（ａ）に表したように、基板１０５の主面１０６の上に、導電膜を形成した後、リソグラフィとドライエッチングにより、第１の下側電極１１０を形成する。この時、第１の下側電極１１０の線幅はリソグラフィによって加工可能な最小の線幅とすることができる。
なお、この導電膜の形成には例えばスパッタ法を用いることができる。ただし、これに限らず、任意の方法を用いることができる。
図４は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順の模式的断面図である。
まず、図４（ａ）に表したように、基板１０５の主面１０６の上に、導電膜を形成した後、リソグラフィとドライエッチングにより、第１の下側電極１１０を形成する。この時、第１の下側電極１１０の線幅はリソグラフィによって加工可能な最小の線幅とすることができる。
なお、この導電膜の形成には例えばスパッタ法を用いることができる。ただし、これに限らず、任意の方法を用いることができる。
そして、第１の下側電極１１０の側壁は、一般にテーパ形状となる。
上記の導電膜の膜厚（高さ）が薄い場合や、第１の下側電極１１０の幅が太い場合、すなわち、第１の下側電極１１０をＹＺ平面で切断した時の断面のアスペクト比が低い場合は、第１の下側電極１１０の側壁は、主面１０６に対して垂直に近い。しかしながら、不揮発性記憶装置の記憶密度を高めると供に配線抵抗の上昇を抑制するためには、導電膜の膜厚（高さ）は厚くされ、また、加工精度の点からも第１の下側電極１１０の幅は狭くなる。すなわち、第１の下側電極１１０の断面のアスペクト比は高くされる。この場合には、ドライエッチングによる垂直加工が困難になり、第１の下側電極１１０の側壁は、主面１０６に対して傾斜し、側壁はテーパ形状になる。
上記の導電膜の膜厚（高さ）が薄い場合や、第１の下側電極１１０の幅が太い場合、すなわち、第１の下側電極１１０をＹＺ平面で切断した時の断面のアスペクト比が低い場合は、第１の下側電極１１０の側壁は、主面１０６に対して垂直に近い。しかしながら、不揮発性記憶装置の記憶密度を高めると供に配線抵抗の上昇を抑制するためには、導電膜の膜厚（高さ）は厚くされ、また、加工精度の点からも第１の下側電極１１０の幅は狭くなる。すなわち、第１の下側電極１１０の断面のアスペクト比は高くされる。この場合には、ドライエッチングによる垂直加工が困難になり、第１の下側電極１１０の側壁は、主面１０６に対して傾斜し、側壁はテーパ形状になる。
そして、図４（ｂ）に表したように、第１の下側電極１１０と基板１０５の主面１０６の上に、例えば、減圧ＣＶＤ（Chemical Vapor Etching）によって、スペーサ絶縁層１５０となるシリコン窒化膜１５９を形成する。なお、本発明は上記に制限されず、スペーサ絶縁層１５０となる膜としては、シリコン窒化膜１５９の他、シリコン酸化膜等を用いることができ、また、成膜方法も減圧ＣＶＤ以外の方法を用いることができる。
そして、図４（ｃ）に表したように、例えば、ドライエッチングにより、第１の下側電極１１０の上、及び、第１の下側電極１１０の間の基板１０５の主面１０６の上、のシリコン窒化膜１５９を除去し、これにより、第１の下側電極１１０の側面にスペーサ絶縁層１５０を形成する。この時、スペーサ絶縁層１５０の側壁は、第１の下側電極１１０の側壁に沿って、テーパ形状となる。
そして、図４（ｄ）に表したように、例えば、ＣＶＤ法によって、第２の下側電極１２０となる導電膜１２９を成膜する。この時、スペーサ絶縁層１５０の側壁がテーパ形状であるので、スペーサ絶縁層１５０どうしの間の空間への導電膜１２９の埋め込み性は良好である。
そして、図４（ｅ）に表したように、例えば、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法によって、導電膜１２９を研磨して平坦化し、第２の下側電極１２０を、第１の下側電極１１０に対して自己整合的に得ることができる。
これにより、順テーパの側壁を有する第１の下側電極１１０と、スペーサ絶縁層１５０を介して前記第１の下側電極１１０と実質的に同じ平面内で隣接し、逆テーパの側壁を有する第２の下側電極１２０を形成することができる。
なお、図４（ａ）に関して説明した工程において、例えば、レジスト露光条件やエッチング条件を制御することにより、第１の下側電極１１０に順テーパの側壁を持たせることができ、これによって、スペーサ絶縁層１５０の側壁にさらに大きな角度のテーパ形状を形成することもできる。
そして、この後、整流素子部３２０及び記憶部３００を形成する。そして、上側電極２３０の第１の上側電極２１０及び第２の上側電極２２０を形成する。
これにより、図１、図２に示した不揮発性記憶装置１０を形成することができる。
このように、第２の下側電極１２０及び第２の上側電極２２０を、スペーサ絶縁層１５０及びスペーサ絶縁層２５０を介して第１の下側電極１１０及び第１の上側電極２１０の間に埋め込むダマシンプロセスにより、自己整合的に形成することで、リソグラフィによる最小パターン線幅に対応する密度の実質的に４倍の密度で、下側電極１３０及び上側電極２３０を形成できる。これにより、不揮発性記憶装置１０は、１つの記憶セルの素子面積は実質的にＦ２となり、４Ｆ２よりも集積度の高い不揮発性記憶装置を提供することができる。
このように、第２の下側電極１２０及び第２の上側電極２２０を、スペーサ絶縁層１５０及びスペーサ絶縁層２５０を介して第１の下側電極１１０及び第１の上側電極２１０の間に埋め込むダマシンプロセスにより、自己整合的に形成することで、リソグラフィによる最小パターン線幅に対応する密度の実質的に４倍の密度で、下側電極１３０及び上側電極２３０を形成できる。これにより、不揮発性記憶装置１０は、１つの記憶セルの素子面積は実質的にＦ２となり、４Ｆ２よりも集積度の高い不揮発性記憶装置を提供することができる。
また、第１、第２の下側電極１１０、１２０は、スペーサ絶縁層１５０を介して、実質的に同じ平面内で接触し、強固に基板１０５に密着することができ、信頼性、耐久性も向上する。そして、第１、第２の上側電極２１０、２２０は、スペーサ絶縁層２５０を介して、実質的に同じ平面内で接触し、強固に記憶部３００または整流素子部３２０に密着することができ、信頼性、耐久性も向上する。
なお、既に説明したように、第１の下側電極１１０をリソグラフィで加工可能な最小線幅Ｆで形成した場合、埋め込みによるダマシンプロセスで形成した第２の下側電極１２０の線幅と、第１の下側電極１１０の線幅と、がスペーサ絶縁層１５０の層厚の２倍分異なる。これに対しては、図４（ａ）に例示した第１の下側電極１１０を形成する際に、リソグラフィやドライエッチング時に、例えば、レジストマスクの露光時の露光量やエッチング条件を制御するスリミングプロセスを施すことにより、第１の下側電極１１０をＦよりも細くすることで、第１の下側電極１１０と第２の下側電極１２０の線幅を等しくすることができる。
なお、上記においては、エッチング加工の際に、レジストマスクをマスクにして加工が行われているが、ハードマスクや多層レジストマスクを用いて加工を行っても良い。すなわち、特に配線の幅（ピッチ）を小さくした場合等においては、例えばＳｉＯ２等のハードマスクや多層レジストマスクが用いられる。この時、ハードマスクや多層レジストマスクの加工時にスリミングを実施することにより、第１の下側電極１１０と第２の下側電極１２０の線幅を等しくすることができる。
そして、同様にスリミングプロセスによって、第１の上側電極２１０をＦよりも細くすることで、第１の上側電極２１０と第２の上側電極２２０の線幅を等しくすることができる。
なお、上記において、下側電極１３０と上側電極２３０との間に設けられた記憶部３００（及び整流素子部３２０）は、これらの電極が３次元的に交差する領域ごとにパターニングされている。この記憶部３００（及び整流素子部３２０）を形成する際に用いられるリソグラフィには、上記のようなスペーサ絶縁層が適用される下側電極１３０及び上側電極２３０を形成する際に用いられるリソグラフィよりも精度が高い方法を用いることが望ましい。
すなわち、下側電極１３０及び上側電極２３０の形成においては、図４に例示した製造方法により、その工程におけるリソグラフィによる最小パターン線幅Ｆのピッチで下側電極１３０及び上側電極２３０が形成される。この時、記憶部３００は、下側電極１３０及び上側電極２３０の線幅と同等以下の幅、すなわち、最小線幅Ｆ程度以下の幅で加工されることが必要である。すなわち、記憶部３００を形成する際に用いられるリソグラフィには、下側電極１３０及び上側電極２３０を形成する際に用いられるリソグラフィにおいて実現できる線幅よりも細い線幅を実現できる方法を採用することが望ましい。
例えば、下側電極１３０及び上側電極２３０の加工に、最小線幅が７０ｎｍ程度の乾式露光法を用い場合には、記憶部３００の加工には、例えば、最小線幅が４０ｎｍ程度の液浸露光法や、最小線幅が２０ｎｍ程度のＥＵＶ（Extreme Ultra-Violet：極端紫外）法や、最小線幅が５ｎｍ程度のナノインプリント法を採用することができる。
また、例えば、下側電極１３０及び上側電極２３０の加工に、最小線幅が４０ｎｍ程度の液浸露光法を用いる場合には、記憶部３００の加工には、例えば、最小線幅が２０ｎｍ程度のＥＵＶ法や、最小線幅が５ｎｍ程度のナノインプリント法を採用することができる。
また、例えば、下側電極１３０及び上側電極２３０の加工に、最小線幅が２０ｎｍ程度以下のＥＵＶ法を用いる場合には、記憶部３００の加工には、例えば、最小線幅が５ｎｍ程度のナノインプリント法を採用することができる。
すなわち、本実施形態に係る不揮発性記憶装置１０及びその製造方法においては、記憶部３００の形成に用いられるリソグラフィ法よりも、最小線幅が大きいリソグラフ法を用いつつ、目的とする線幅を有する下側電極１３０及び上側電極２３０を実現できる。
もし、記憶部３００、下側電極１３０及び上側電極２３０の全てに必要とされる線幅に対応するフォトリソグラフィを用いると、製造コストが非常に高くなる。これに対し、本実施形態においては、下側電極１３０及び上側電極２３０の形成のフォトリソグラフィの線幅の要求を緩和でき、目的とする線幅を有する不揮発性記憶装置を低コストで実現できる。
もし、記憶部３００、下側電極１３０及び上側電極２３０の全てに必要とされる線幅に対応するフォトリソグラフィを用いると、製造コストが非常に高くなる。これに対し、本実施形態においては、下側電極１３０及び上側電極２３０の形成のフォトリソグラフィの線幅の要求を緩和でき、目的とする線幅を有する不揮発性記憶装置を低コストで実現できる。
図５は、本発明の第１の実施形態に係る不揮発性記憶装置の別の製造方法を例示するフローチャート図である。
図５に表したように、本実施形態に係る不揮発性記憶装置の製造方法においては、まず、並列並置された複数の帯状の犠牲層を形成する（ステップＳ２１０）。
次に、複数の犠牲層の側面にスペーサ絶縁層１５０を形成する（ステップＳ２２０）。 そして、複数の犠牲層を除去する（ステップＳ２３０）。
そして、隣接する前記スペーサ絶縁層の間に導電体を充填する（ステップＳ２４０）。 これにより、スペーサ絶縁層に対して自己整合的に、例えば第１の下側電極１１０及び第２の下側電極１２０が形成できる。
図５に表したように、本実施形態に係る不揮発性記憶装置の製造方法においては、まず、並列並置された複数の帯状の犠牲層を形成する（ステップＳ２１０）。
次に、複数の犠牲層の側面にスペーサ絶縁層１５０を形成する（ステップＳ２２０）。 そして、複数の犠牲層を除去する（ステップＳ２３０）。
そして、隣接する前記スペーサ絶縁層の間に導電体を充填する（ステップＳ２４０）。 これにより、スペーサ絶縁層に対して自己整合的に、例えば第１の下側電極１１０及び第２の下側電極１２０が形成できる。
この場合も、犠牲層をリソグラフィによる最小パターン線幅で形成し、リソグラフィによる最小パターン線幅に対応する密度に対して、実質的に２倍の密度で、第１、第２の下側電極１１０、１２０を形成できる。
以下、具体的に説明する。
図６は、本発明の第１の実施形態に係る不揮発性記憶装置の別の製造方法を例示する工程順の模式的断面図である。
まず、図６（ａ）に表したように、基板１０５の主面１０６の上に、膜の形成とリソグラフィとドライエッチングにより、犠牲層１０９を形成する。この時、犠牲層１０９の線幅はリソグラフィによって加工可能な最小の線幅とすることができる。犠牲層１０９には、後述するスペーサ絶縁層１５０に対して高い選択比を有する任意の材料を用いることができる。
図６は、本発明の第１の実施形態に係る不揮発性記憶装置の別の製造方法を例示する工程順の模式的断面図である。
まず、図６（ａ）に表したように、基板１０５の主面１０６の上に、膜の形成とリソグラフィとドライエッチングにより、犠牲層１０９を形成する。この時、犠牲層１０９の線幅はリソグラフィによって加工可能な最小の線幅とすることができる。犠牲層１０９には、後述するスペーサ絶縁層１５０に対して高い選択比を有する任意の材料を用いることができる。
そして、図６（ｂ）に表したように、犠牲層１０９と基板１０５の主面１０６の上に、例えば、減圧ＣＶＤによって、スペーサ絶縁層１５０となるシリコン窒化膜１５９を形成する。
そして、図６（ｃ）に表したように、犠牲層１０９を除去する。この除去には、任意のドライエッチング及び任意のウエットエッチングを用いることができる。
そして、図６（ｄ）に表したように、例えば、ＣＶＤ法によって、スペーサ絶縁層１５０及び基板１０５の上に導電膜を成膜し、隣接するスペーサ絶縁層１５０の間に導電体１０９ａを充填する。
そして、図６（ｅ）に表したように、例えば、化学機械研磨法によって、導電膜を研磨して平坦化し、これにより、第１の下側電極１１０及び第２の下側電極１２０を、スペーサ絶縁層１５０に対して自己整合的に形成できる。
そして、この後、整流素子部３２０及び記憶部３００を形成し、そして、上側電極２３０の第１の上側電極２１０及び第２の上側電極２２０を、同様にして形成する。
これにより本実施形態に係る別の不揮発性記憶装置を形成することができる。
これにより本実施形態に係る別の不揮発性記憶装置を形成することができる。
なお、この方法においても、犠牲層１０９の側壁は、小さいテーパ角（垂直に近い）ではあるものの、順テーパにすることができる。これにより、第１の電極及び第２の電極とは、例えば、それぞれ、小さい角度の順テーパの側壁と、小さい角度の逆テーパの側壁と、をそれぞれ有することができる。
すなわち、本実施形態に係る別の不揮発性記憶装置において、下側電極１３０及び上側電極２３０の少なくともいずれかは、順テーパの側壁を有する第１の電極と、スペーサ絶縁層２５０を介して第１の電極と実質的に同じ平面内で隣接し、逆テーパの側壁を有する第２の電極と、を有することができる。
（第２の実施の形態）
図７は、本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図７に表したように、第２の実施形態に係る不揮発性記憶装置２０においては、記憶部３００の幅は、第１の電極及び第２の電極の幅よりも狭い。
図７は、本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図７に表したように、第２の実施形態に係る不揮発性記憶装置２０においては、記憶部３００の幅は、第１の電極及び第２の電極の幅よりも狭い。
すなわち、記憶部３００のＹ軸方向の幅は、例えば第１の下側電極１１０のＹ軸方向の幅よりも狭く、第２の下側電極１２０のＹ軸方向の幅よりも狭い。これにより、下側電極１３０の上に記憶部３００を形成する例えばフォトリソグラフィの合わせ精度に余裕ができ、製造し易くなる。
なお、記憶部３００のＸ軸方向の幅は、例えば上側電極２１０のＸ軸方向の幅よりも狭く、第２の上側電極２２０のＸ軸方向の幅よりも狭くしても良い。これによっても、記憶部３００と下側電極１３０との合わせ精度が緩和される。
図８は、本発明の第２の実施形態に係る不揮発性記憶装置の別の構成を例示する模式断面図である。
図８に表したように、第２の実施形態に係る不揮発性記憶装置３０においては、下側電極１３０のスペーサ絶縁層１５０の幅が、第１の下側電極１１０及び第２の下側電極１２０の幅と実質的に同じである。また、上側電極２３０のスペーサ絶縁層２５０の幅が、第１の上側電極及び第２の上側電極２２０の幅と実質的に同じである。なお、この場合も、下側電極１３０及び上側電極２３０のそれぞれの配設ピッチは、最小パターン線幅Ｆとすることができる。これにより、下側電極１３０と記憶部３００との間の合わせ精度、及び記憶部３００と上側電極２３０との間の合わせ精度が緩和し、製造し易くなる。
図８に表したように、第２の実施形態に係る不揮発性記憶装置３０においては、下側電極１３０のスペーサ絶縁層１５０の幅が、第１の下側電極１１０及び第２の下側電極１２０の幅と実質的に同じである。また、上側電極２３０のスペーサ絶縁層２５０の幅が、第１の上側電極及び第２の上側電極２２０の幅と実質的に同じである。なお、この場合も、下側電極１３０及び上側電極２３０のそれぞれの配設ピッチは、最小パターン線幅Ｆとすることができる。これにより、下側電極１３０と記憶部３００との間の合わせ精度、及び記憶部３００と上側電極２３０との間の合わせ精度が緩和し、製造し易くなる。
そして、図８に例示したように、スペーサ絶縁層１５０（２５０）の幅が、第１の電極及び第２の電極の幅と実質的に同じである不揮発性記憶装置３０において、さらに、記憶部３００の幅を、第１の電極（第１の下側電極１１０、第１の上側電極２１０）及び第２の電極（第２の下側電極１２０、第２の上側電極２２０）の幅よりも狭くすることができ、これにより、さらに合わせ精度が緩和され、製造し易くできる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置とその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置とその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置とその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１０、２０、３０ 不揮発性記憶装置
１０５ 基板
１０６ 主面
１０９ 犠牲層
１０９ａ 導電体
１１０ 第１の下側電極（第１の電極）
１１９ 第１の導電膜
１２０ 第２の下側電極（第２の電極）
１２９ 導電膜
１３０ 下側電極
１５０ スペーサ絶縁層（絶縁層）
１５９ シリコン窒化膜
１８０ 素子間分離絶縁膜
２１０ 第１の上側電極（第１の電極）
２２０ 第２の上側電極（第２の電極）
２３０ 上側電極
２５０ スペーサ絶縁層（絶縁層）
３００ 記憶部
３２０ 整流素子部
１０５ 基板
１０６ 主面
１０９ 犠牲層
１０９ａ 導電体
１１０ 第１の下側電極（第１の電極）
１１９ 第１の導電膜
１２０ 第２の下側電極（第２の電極）
１２９ 導電膜
１３０ 下側電極
１５０ スペーサ絶縁層（絶縁層）
１５９ シリコン窒化膜
１８０ 素子間分離絶縁膜
２１０ 第１の上側電極（第１の電極）
２２０ 第２の上側電極（第２の電極）
２３０ 上側電極
２５０ スペーサ絶縁層（絶縁層）
３００ 記憶部
３２０ 整流素子部
Claims (5)
- 第１の方向に延在する下側電極と、
前記下側電極の上方に位置し、前記第１の方向と交差する第２の方向に延在する上側電極と、
前記下側電極と前記上側電極との間に設けられた記憶部と、
を備え、
前記下側電極及び前記上側電極の少なくともいずれかは、順テーパの側壁を有する第１の電極と、絶縁層を介して前記第１の電極と実質的に同じ平面内で隣接し、逆テーパの側壁を有する第２の電極と、を有することを特徴とする不揮発性記憶装置。 - 前記記憶部の幅は、前記第１の電極及び前記第２の電極の幅よりも狭いことを特徴とする請求項１記載の不揮発性記憶装置。
- 前記第１の電極の幅と前記第２の電極の幅とが異なり、前記第１の電極に印加される電圧と前記第２の電極に印加される電圧とが異なることを特徴とする請求項１または２に記載の不揮発性記憶装置。
- 第１の方向に延在する下側電極と、前記下側電極の上方に位置し、前記第１の方向と交差する第２の方向に延在する上側電極と、前記下側電極と前記上側電極との間に設けられた記憶部と、を有する不揮発性記憶装置の製造法であって、
前記下側電極及び前記上側電極の少なくともいずれかを製造する工程は、
並列配置された複数の帯状の第１の電極を形成する工程と、
前記複数の第１の電極の側面に絶縁層を形成する工程と、
隣接する前記絶縁層の間に導電体を充填して第２の電極を形成する工程と、
を含むことを特徴とする不揮発性記憶装置の製造方法。 - 第１の方向に延在する下側電極と、前記下側電極の上方に位置し、前記第１の方向と交差する第２の方向に延在する上側電極と、前記下側電極と前記上側電極との間に設けられた記憶部と、を有する不揮発性記憶装置の製造法であって、
前記下側電極及び前記上側電極の少なくともいずれかを製造する工程は、
並列配置された複数の帯状の犠牲層を形成する工程と、
前記複数の犠牲層の側面に絶縁層を形成する工程と、
前記複数の犠牲層を除去する工程と、
隣接する前記絶縁層の間に導電体を充填する工程と、
を含むことを特徴とする不揮発性記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009075252A JP4756079B2 (ja) | 2009-03-25 | 2009-03-25 | 不揮発性記憶装置及びその製造方法 |
| US12/726,720 US8258494B2 (en) | 2009-03-25 | 2010-03-18 | Nonvolatile memory device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009075252A JP4756079B2 (ja) | 2009-03-25 | 2009-03-25 | 不揮発性記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010232226A true JP2010232226A (ja) | 2010-10-14 |
| JP4756079B2 JP4756079B2 (ja) | 2011-08-24 |
Family
ID=42783102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009075252A Active JP4756079B2 (ja) | 2009-03-25 | 2009-03-25 | 不揮発性記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8258494B2 (ja) |
| JP (1) | JP4756079B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058691A (ja) * | 2011-09-09 | 2013-03-28 | Renesas Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280578A (zh) * | 2011-08-22 | 2011-12-14 | 东北师范大学 | 基于非晶多元金属氧化物的柔性电阻式非易失性存储器 |
| US9847481B2 (en) | 2015-10-27 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal landing on top electrode of RRAM |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031953A (ja) * | 2002-06-21 | 2004-01-29 | Hewlett-Packard Development Co Lp | メモリ構造 |
| JP2005522045A (ja) * | 2002-04-04 | 2005-07-21 | 株式会社東芝 | 相変化メモリ装置 |
| WO2007102341A1 (ja) * | 2006-03-09 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化型素子、半導体装置、およびその製造方法 |
| WO2008047530A1 (en) * | 2006-10-16 | 2008-04-24 | Panasonic Corporation | Non-volatile storage device and method for manufacturing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335906B2 (en) * | 2003-04-03 | 2008-02-26 | Kabushiki Kaisha Toshiba | Phase change memory device |
| JP2007184419A (ja) | 2006-01-06 | 2007-07-19 | Sharp Corp | 不揮発性メモリ装置 |
| JP5056096B2 (ja) | 2007-03-22 | 2012-10-24 | パナソニック株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| KR101317755B1 (ko) * | 2007-03-23 | 2013-10-11 | 삼성전자주식회사 | 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법 |
| US7906392B2 (en) * | 2008-01-15 | 2011-03-15 | Sandisk 3D Llc | Pillar devices and methods of making thereof |
-
2009
- 2009-03-25 JP JP2009075252A patent/JP4756079B2/ja active Active
-
2010
- 2010-03-18 US US12/726,720 patent/US8258494B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522045A (ja) * | 2002-04-04 | 2005-07-21 | 株式会社東芝 | 相変化メモリ装置 |
| JP2004031953A (ja) * | 2002-06-21 | 2004-01-29 | Hewlett-Packard Development Co Lp | メモリ構造 |
| WO2007102341A1 (ja) * | 2006-03-09 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化型素子、半導体装置、およびその製造方法 |
| WO2008047530A1 (en) * | 2006-10-16 | 2008-04-24 | Panasonic Corporation | Non-volatile storage device and method for manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058691A (ja) * | 2011-09-09 | 2013-03-28 | Renesas Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4756079B2 (ja) | 2011-08-24 |
| US8258494B2 (en) | 2012-09-04 |
| US20100244248A1 (en) | 2010-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI595484B (zh) | 非揮發性記憶體裝置 | |
| US8115586B2 (en) | Variable resistance element, and its manufacturing method | |
| JP5079927B2 (ja) | 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置 | |
| US8999809B2 (en) | Method for fabricating resistive random access memory | |
| US20090272960A1 (en) | Non-Volatile Resistive Oxide Memory Cells, and Methods Of Forming Non-Volatile Resistive Oxide Memory Cells | |
| US20100270527A1 (en) | Phase-change memory device and method of manufacturing the phase-change memory device | |
| CN106252505A (zh) | Rram器件和方法 | |
| JP2009218259A (ja) | 不揮発性記憶装置及びその製造方法 | |
| US9716223B1 (en) | RRAM device and method for manufacturing the same | |
| KR20200140993A (ko) | 배리어층을 갖는 rram | |
| KR101009334B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
| US9257484B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| US11114614B2 (en) | Process for fabricating resistive memory cells | |
| US9142512B2 (en) | Semiconductor memory device having a wiring in which a step is provided | |
| JP4756079B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP2009283681A (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP5580126B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP2009283486A (ja) | 不揮発性記憶装置及びその製造方法 | |
| US20110175053A1 (en) | Nonvolatile memory device and method for manufacturing the same | |
| JP2016082107A (ja) | 記憶装置及びその製造方法 | |
| JP5338236B2 (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性記憶装置およびその製造方法 | |
| JP2014150234A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2014146776A (ja) | 不揮発性記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110506 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4756079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |