CN110858622A - 可变电阻存储器件 - Google Patents

可变电阻存储器件 Download PDF

Info

Publication number
CN110858622A
CN110858622A CN201910777502.8A CN201910777502A CN110858622A CN 110858622 A CN110858622 A CN 110858622A CN 201910777502 A CN201910777502 A CN 201910777502A CN 110858622 A CN110858622 A CN 110858622A
Authority
CN
China
Prior art keywords
top surface
phase change
pattern
change pattern
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910777502.8A
Other languages
English (en)
Inventor
全杓珍
郑载琥
白光铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110858622A publication Critical patent/CN110858622A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种可变电阻存储器件包括：衬底上的层间绝缘结构，该层间绝缘结构具有孔；孔的下部中的底部电极；以及孔的上部中的图案，该图案包括相变图案或中间电极中至少之一，该图案的侧壁与衬底的顶表面限定角度，并且该角度随着与衬底的竖直距离增加而减小。

Description

可变电阻存储器件
相关申请的交叉引用
于2018年8月24日在韩国知识产权局提交的题为“可变电阻存储器件”的韩国专利申请第10-2018-0099186号通过全文引用一并于此。
技术领域
实施例涉及可变电阻存储器件，更具体地，涉及具有改进可靠性的可变电阻存储器件。
背景技术
半导体器件已被高度集成以提供优异性能和低制造成本。半导体器件的集成密度直接影响半导体器件的成本，从而导致对高度集成半导体器件的需求。典型的二维(2D)或平面半导体器件的集成密度可以主要由单位存储单元所占据的面积确定。因此，典型的2D或平面半导体器件的集成密度可以受到形成精细图案的技术的极大影响。然而，由于需要极高价格的设备来形成精细图案，因此2D半导体器件的集成密度持续增加但仍然受限。已经开发了包括三维布置的存储单元在内的三维(3D)半导体器件以克服这些限制。另外，已经开发了下一代半导体存储器件例如磁随机存取存储(MRAM)器件和相变随机存取存储(PRAM)器件，以提供高性能和低功耗的半导体存储器件。
发明内容
在一方面，一种可变电阻存储器件可以包括：衬底上具有孔的层间绝缘结构；底部电极，设置在孔的下部中；以及图案，设置在孔的上部中。该图案可以包括相变图案或中间电极中至少之一。该图案的侧壁可以与衬底的顶表面形成角度，并且该角度可以随着与衬底的竖直距离增加而减小。
在一方面，一种可变电阻存储器件可以包括：衬底上具有孔的层间绝缘结构；底部电极，设置在孔的下部中；以及图案，设置在孔的上部中。该图案可以包括相变图案或中间电极中至少之一，并且该图案的侧壁可以是凹的。
在一方面，一种可变电阻存储器件可以包括：衬底上具有孔的层间绝缘结构；底部电极，设置在孔的下部中；以及相变图案，设置在孔的上部中。孔的下部的侧壁的第一梯度可以大于孔的上部的侧壁的第二梯度。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，附图中：
图1示出了根据一些实施例的可变电阻存储器件的平面图。
图2示出了根据实施例的沿图1的线I-I′的横截面图。
图3A示出了根据实施例的图2的部分“A”的放大图。
图3B示出了根据其他实施例的图2的部分“A”的放大图。
图4示出了根据其他实施例的图2的部分“A”的放大图。
图5示出了根据其他实施例的沿图1的线I-I′的横截面图。
图6示出了图5的部分“B”的放大图。
图7、9和14示出了根据一些实施例的制造可变电阻存储器件的方法中一些阶段的平面图。
图8、10、11、12和15示出了沿图7、9和14的线I-I′的横截面图，以示出制造可变电阻存储器件的方法中的一些阶段。
图13示出了图12的部分“C”的放大图。
具体实施方式
图1是示出根据一些实施例的可变电阻存储器件的平面图。图2是根据一些实施例的沿图1的线I-I′截取的横截面图。图3A是图2的部分“A”的放大图。图3B是图2的部分“A”的放大图。
参照图1和图2，第一导线CL1可以例如直接设置在衬底100的顶表面上。第一导线CL1可以沿第一方向X延伸，并且可以在与第一方向X交叉例如垂直的第二方向Y上彼此间隔开。衬底100可以包括单晶半导体材料。例如，衬底100可以是硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底和/或硅锗(SiGe)衬底。第一导线CL1可以包括导电材料。例如，第一导线CL1可以包括金属材料(例如，铜或铝)或导电金属氮化物(例如，TiN或WN)中的至少一种。在一些实施例中，第一导线CL1可以是字线。
层间绝缘结构105可以设置在衬底100上。层间绝缘结构105可以设置在第一导线CL1上。每个层间绝缘结构105可以具有穿透层间绝缘结构105的竖直孔VRP。竖直孔VRP可以彼此间隔开，并且可以沿第一方向X和第二方向Y布置。竖直孔VRP可以包括第一竖直孔VRP1和第二竖直孔VRP2，第一竖直孔VRP1和第二竖直孔VRP2沿第一方向X被布置在每条第一导线CL1上。第一竖直孔VRP1和第二竖直孔VRP2可以沿第一方向X交替布置。竖直孔VRP可以暴露第导线CL1的顶表面。
每个层间绝缘结构105可以包括水平孔PRP。水平孔PRP可以暴露第一导线CL1的顶表面。每个水平孔PRP可以设置在沿第一方向X彼此相邻的一对第一竖直孔VRP1和第二竖直孔VRP2之间，并且可以连接这对第一竖直孔VRP1和第二竖直孔VRP2。例如，如图1和图2中所示，每个水平孔PRP可以例如直接在相应的一条第一导线CL1上延伸穿过层间绝缘结构105，以连接在沿第一方向X相邻的第一竖直孔VRP1和第二竖直孔VRP2之间。换言之，一对第一竖直孔VRP1和第二竖直孔VRP2以及它们之间的一个水平孔PRP可以构成一个孔，例如，穿过层间绝缘结构105的单个连续孔。
每个层间绝缘结构105可以包括第一层间绝缘图案105a和第二层间绝缘图案105b。第一层间绝缘图案105a和第二层间绝缘图案105b可以沿第一方向X交替地布置在每条第一导线CL1的顶表面上。
例如，每个第一层间绝缘图案105a可以设置在第一导电线CL1上一对第一竖直孔VRP1和第二竖直孔VRP2与另一对第一竖直孔VRP1和第二竖直孔VRP2之间。这里，一对第一竖直孔VRP1和第二竖直孔VRP2可以沿第一方向X彼此相邻，另一对第一竖直孔VRP1和第二竖直孔VRP2可以沿第一方向X彼此相邻。例如，如图2中所示，每个第一层间绝缘图案105a可以例如直接设置在第一导线CL1上连接的第一竖直孔VRP1和第二竖直孔VRP2对之间。换言之，一个第一层间绝缘图案105a可以使不同对的第一竖直孔VRP1和第二竖直孔VRP2之间分离，即，使不经由水平孔PRP彼此连接的第一竖直孔VRP1和第二竖直孔VRP2之间分离。
例如，每个第二层间绝缘图案105b可以设置在第一导线CL1上第一竖直孔VRP1和第二竖直孔VRP2之间。例如，如图2中所示，每个第二层间绝缘图案105b可以设置在经由相应水平孔PRP彼此连接的第一竖直孔VRP1和第二竖直孔VRP2之间的该相应水平孔PRP的顶部上。例如，每个水平孔PRP可以设置在相应的第二层间绝缘图案105b和第一导线CL1之间。
每个竖直孔VRP的第一侧壁S1可以由第一层间绝缘图案105a形成或限定。每个竖直孔VRP的与第一侧壁S1相对的第二侧壁S2可以由第二层间绝缘图案105b形成或限定。参照图2，竖直孔VRP可以包括下部LP和上部UP。底部电极BE、间隔物SP和相变图案130的第一部分P1(图3A)可以设置在竖直孔VRP的下部LP中。相变图案130的第二部分P2(图3A)和中间电极ME可以设置在竖直孔VRP的上部UP中。
在一些实施例中，参照图2和图3A，竖直孔VRP的下部LP的第一侧壁S1和第二侧壁S2的梯度5a和5b可以与竖直孔VRP的上部UP的第一侧壁S1和第二侧壁S2的梯度7a和7b不同。例如，竖直孔VRP的下部LP的第一侧壁S1和第二侧壁S2的梯度5a和5b可以大于竖直孔VRP的上部UP的第一侧壁S1和第二侧壁S2的梯度7a和7b。例如，可以相对于衬底100的底部测量下部LP和上部UP的第一侧壁S1和第二侧壁S2的梯度，例如倾斜角。竖直孔VRP的下部LP的第一侧壁S1和第二侧壁S2可以是基本平坦的。竖直孔VRP的上部UP的宽度可以随着与衬底100的竖直距离增加而增加。竖直孔VRP的上部UP的第一侧壁S1和第二侧壁S2可以是倒圆的。第一层间绝缘图案105a和第二层间绝缘图案105b可以由例如氮化硅形成。
底部电极BE可以设置在竖直孔VRP中。底部电极BE可以彼此间隔开，并且当在平面图中观察时可以沿第一方向X和第二方向Y布置。每个底部电极BE可以设置在每个竖直孔VRP的下部LP的第一侧壁S1上，例如，每个底部电极BE可以设置在第一竖直孔VRP1和第二竖直孔VRP2中的每一个中的第一侧壁S1上。底部电极BE可以与竖直孔VRP的下部LP的第一侧壁S1和第一导线CL1例如直接接触。例如，底部电极BE可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN或TiO中的至少一种。
水平连接图案110可以设置在每个水平孔PRP中。例如，水平连接图案110可以连接到设置在一对第一竖直孔VRP1和第二竖直孔VRP2中的底部电极BE。换言之，水平连接图案110可以将设置在第一竖直孔VRP1中的底部电极BE连接到设置在第二竖直孔VRP2中的底部电极BE。水平连接图案110可以与第一导线CL1的顶表面接触。水平连接图案110可以包括与底部电极BE相同的材料。例如，水平连接图案110可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN或TiO中的至少一种。
间隔物SP可以设置在竖直孔VRP中。间隔物SP可以彼此间隔开，并且当在平面图中观察时可以沿第一方向X和第二方向Y布置。每个间隔物SP可以设置在每个竖直孔VRP的下部LP的第二侧壁S2上。间隔物SP可以设置在底部电极BE的一个侧壁上，例如，每个间隔物SP可以在第一竖直孔VRP1和第二竖直孔VRP2中的每一个中的第二侧壁S2和相应的底部电极BE之间。间隔物SP可以与底部电极BE和竖直孔VRP的下部LP的第二侧壁S2接触。例如，间隔物SP可以包括氧化硅或多晶硅。
水平间隔物120可以设置在每个水平孔PRP中的水平连接图案110的顶表面上。例如，水平间隔物120可以连接到设置在一对第一竖直孔VRP1和第二竖直孔VRP2中的间隔物SP。换言之，水平间隔物120可以将设置在第一竖直孔VRP1中的间隔物SP连接到设置在第二竖直孔VRP2中的间隔物SP。水平间隔物120可以与水平连接图案110和第二层间绝缘图案105b接触。水平间隔物120可以包括与间隔物SP相同的材料。例如，水平间隔物120可以包括氧化硅或多晶硅。例如，如图2中所示，在单个竖直孔VRP中的间隔物SP之间的水平间隔物120的组合形状可以跟随在相同竖直孔VRP中的底部电极BE之间的水平连接图案110的组合形状，例如，具有相同的形状，例如，间隔物SP和底部电极BE的最顶部表面可以彼此齐平。
相变图案130可以设置在每个竖直孔VRP中底部电极BE和间隔物SP的最顶部表面上。相变图案130可以彼此间隔开，并且可以沿第一方向X和第二方向Y设置。每个相变图案130可以设置在每个竖直孔VRP的下部LP和上部UP中。每个相变图案130可以与每个竖直孔VRP的下部LP和上部UP的第一侧壁S1和第二侧壁S2接触。相变图案130可以包括具有能够存储数据或信息的特性的至少一种材料。在一些实施例中，相变图案130可以包括其相通过温度在晶态和非晶态之间可逆地改变的材料。例如，相变图案130可以由包括Te或Se(即，硫族元素)中的至少一种以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O或C中的至少一种在内的化合物形成。例如，相变图案130可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe或InSbTe中的至少一种。
在其他实施例中，相变图案130可以包括钙钛矿化合物或导电金属氧化物中的至少一种。例如，相变图案130可以包括氧化铌、氧化钛、氧化镍、氧化锆、氧化钒、(Pr，Ca)MnO3(PCMO)、氧化锶钛、氧化钡锶钛、氧化锶锆、氧化钡锆或氧化钡锶锆中的至少一种。当相变图案130包括过渡金属氧化物时，相变图案130的介电常数可以大于氧化硅的介电常数。在更多其他实施例中，相变图案130可以具有导电金属氧化物层和隧道绝缘层的双层结构，或者可以具有第一导电金属氧化物层、隧道绝缘层和第二导电金属氧化物层的三层结构。隧道绝缘层可以包括氧化铝、氧化铪或氧化硅。
参照图3A，相变图案130的底表面131的第一宽度W1可以小于相变图案130的顶表面132的第二宽度W2(W1＜W2)。在一些实施例中，底部电极BE的第三宽度W3和间隔物SP的第四宽度W4之和可以基本等于相变图案130的底表面131的第一宽度W1(W3+W4＝W1)。在其他实施例中，底部电极BE的第三宽度W3和间隔物SP的第四宽度W4之和可以小于相变图案130的底表面131的第一宽度W1(W3+W4＜W1)，如图3B中所示。相变图案130的侧壁可以是凹面。相变图案130的顶表面132可以位于比层间绝缘结构105的顶表面低的高度处。相变图案130可以包括第一部分P1和第二部分P2。第一部分P1可以设置在底部电极BE和相变图案130的顶表面132上所设置的中间电极ME之间以及间隔物SP和中间电极ME之间。第二部分P2可以设置在第一部分P1和中间电极ME之间。相变图案130的第一部分P1可以设置在竖直孔VRP的下部LP中，而相变图案130的第二部分P2可以设置在竖直孔VRP的上部UP中。第一部分P1的宽度Wa可以是基本均匀的。第二部分P2的宽度Wb可以从第一部分P1朝向中间电极ME逐渐变大。在一些实施例中，第一部分P1在横截面图中可以具有斜方或矩形形状，而第二部分P2在横截面图中可以具有渐缩形状。第一部分P1的侧壁SW1可以与衬底100的顶表面形成第一角度θ1，第二部分P2的侧壁SW2可以与衬底100的顶表面形成第二角度θ2。这里，第二角度θ2可以与第一角度θ1不同。例如，第一角度θ1可以大于第二角度θ2(θ1＞θ2)。
中间电极ME可以设置在每个竖直孔VRP中相变图案130的顶表面132上。中间电极ME可以设置在竖直孔VRP的上部UP中。中间电极ME可以与竖直孔VRP的上部UP的第一侧壁S1和第二侧壁S2接触。中间电极ME的顶表面可以与层间绝缘结构105的顶表面基本共面。例如，中间电极ME可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN或TiO中的至少一种。
参照图3A和图3B，中间电极ME的底表面的第一宽度W1′可以不同于中间电极ME的顶表面的第二宽度W2′。第一宽度W1′可以小于第二宽度W2′(W1′＜W2′)。中间电极ME的底表面的第一宽度W1′可以基本等于相变图案130的顶表面132的第二宽度W2(W1′＝W2)。底部电极BE的第三宽度W3和间隔物SP的第四宽度W4之和可以小于中间电极ME的底表面的第一宽度W1′(W3+W4＜W1′)。中间电极ME的宽度可以从其底表面朝向其顶表面变大。中间电极ME的侧壁SW3相对于衬底100的顶表面的第三角度θ3可以等于或小于相变图案130的第二部分P2的侧壁SW2的第二角度θ2(θ3≤θ2)。当在横截面图中观察时，中间电极ME可以具有渐缩形状。在一些实施例中，可以限定填充每个竖直孔VRP的上部UP的图案1。具体地，图案1可以设置在每个竖直孔VRP的上部UP中，并且可以包括相变图案130的第二部分P2和中间电极ME。图案1的侧壁可以与衬底100的顶表面形成角度，并且该角度可以随着与衬底100的竖直距离增加而减小。例如，相变图案130的第二部分P2的侧壁SW2的第二角度θ2可以随着与衬底100的竖直距离增加而减小，中间电极ME的侧壁SW3的第三角度θ3可以随着与衬底100的竖直距离增加而减小。
返回参照图1，每个第三层间绝缘图案140可以设置在衬底100的顶表面上沿第二方向Y彼此相邻的第一导线CL1之间。第三层间绝缘图案140可以例如沿第一方向X连续地延伸。第三层间绝缘图案140可以与第一层间绝缘图案105a的侧壁和第二层间绝缘图案105b的侧壁接触。每个第三层间绝缘图案140可以包括设置在沿第二方向Y彼此相邻的中间电极ME之间的第一部分PP1以及设置在沿第二方向彼此相邻的第二层间绝缘图案105b之间的第二部分PP2。第一部分PP1沿第二方向Y的第五宽度W5可以小于第二部分PP2沿第二方向Y的第六宽度W6(W5＜W6)。第三层间绝缘图案140的顶表面可以与中间电极ME的顶表面和层间绝缘结构105的顶表面基本共面。例如，第三层间绝缘图案140可以包括氮化硅。
如图2中所示，开关图案150可以设置在中间电极ME的顶表面上。开关图案150可以彼此间隔开，并且可以沿第一方向X和第二方向Y布置。每个开关图案150可以是二极管，或者可以是基于具有非线性I-V曲线(例如，S形I-V曲线)的阈值开关现象的元件。例如，每个开关图案150可以是具有双向特性的奥氏(ovonic)阈值开关(OTS)元件。在一些实施例中，开关图案150可以是二极管。在这种情况下，开关图案150可以包括第一结图案和第二结图案。第一结图案可以具有第一导电类型，而第二结图案可以具有与第一导电类型不同的第二导电类型。例如，第一导电类型可以是N型，第二导电类型可以是P型。例如，第二结图案可以包括第二导电类型的掺杂剂。第一结图案可以包括第一导电类型的掺杂剂和第二导电类型的掺杂剂。在这种情况下，在第一结图案中，第一导电类型掺杂剂的浓度可以高于第二导电类型掺杂剂的浓度。在一些实施例中，开关图案150可以是具有整流特性的硅二极管或氧化物二极管。例如，开关图案150可以是P型硅和N型硅的硅二极管，或者可以是P型NiOx和N型TiOx的氧化物二极管或P型CuOx和N型TiOx的氧化物二极管。
顶部电极UE可以设置在开关图案150的顶表面上。顶部电极UE可以连接到开关图案150。例如，顶部电极UE可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN或TiO中的至少一种。第四层间绝缘层160可以设置在层间绝缘结构105的顶表面和第三层间绝缘图案140的顶表面上。第四层间绝缘层160可以覆盖开关图案150的侧壁和顶部电极UE的侧壁。第四层间绝缘层160的顶表面可以与顶部电极UE的顶表面基本共面。例如，第四层间绝缘层160可以包括氮化硅层。
第二导线CL2可以设置在顶部电极UE的顶表面上。每条第二导线CL2可以沿着沿第二方向Y布置的顶部电极UE在第二方向Y上延伸。第二导线CL2可以彼此间隔开，并且可以沿第一方向X布置。每条第二导线CL2可以经由顶部电极UE电连接到沿第二方向Y布置的相变图案130。在一些实施例中，第二导线CL2可以是位线。例如，第二导线CL2可以包括金属材料(例如，铜或铝)或导电金属氮化物(例如，TiN或WN)中的至少一种。
图4是根据另一实施例的图2的部分“A”的放大图。在下文中，与上述实施例中描述的元件或部件相同的元件或部件将由相同的附图标记或相同的附图指示符来指示，并且为了便于说明，将不再赘述或仅简要地对其进行描述。
参照图4，相变图案130可以设置在每个竖直孔VRP的下部LP中。中间电极ME可以设置在竖直孔VRP的上部UP中。在一些实施例中，中间电极ME可以对应于图3A和图3B中所示的图案1。相变图案130可以与竖直孔VRP的下部LP的第一侧壁S1和第二侧壁S2接触。相变图案130的侧壁SW1可以是基本平坦的。中间电极ME可以与竖直孔VRP的上部UP的第一侧壁S1和第二侧壁S2接触。在一些实施例中，相变图案130的底表面131的第一宽度W1可以基本等于相变图案130的顶表面132的第二宽度W2(W1＝W2)。在其他实施例中，即使未在附图中示出，相变图案130的底表面131的第一宽度W1可以小于相变图案130的顶表面132的第二宽度W2(W1＜W2)。相变图案130的顶表面132的第二宽度W2可以基本等于中间电极ME的底表面的第一宽度W1′(W2＝W1′)。在一些实施例中，当在横截面图中观察时，相变图案130可以具有斜方或矩形形状，并且当在横截面图中观察时，中间电极ME可以具有渐缩形状。相变图案130的侧壁SW1可以与衬底100的顶表面形成第一角度θ1，中间电极ME的侧壁SW3可以与衬底100的顶表面形成第三角度θ3。这里，第三角度θ3可以与第一角度θ1不同。例如，第一角度θ1可以大于第三角度θ3(θ1＞θ3)。在一些实施例中，第三角度θ3可以随着与衬底100的竖直距离增加而减小。中间电极ME的侧壁SW3可以是凹面。
图5是沿图1的线I-I′截取的横截面图，示出了根据一些实施例的可变电阻存储器件。图6是图5的部分“B”的放大图。在下文中，与上述实施例中描述的元件或部件相同的元件或部件将由相同的附图标记或相同的附图指示符来指示，并且为了便于说明，将不再赘述或仅简要地对其进行描述。
参照图5和图6，相变图案130可以设置在每个竖直孔VRP中。相变图案130可以与竖直孔VRP的下部LP的第一侧壁S1和第二侧壁S2以及竖直孔VRP的上部UP的第一侧壁S1和第二侧壁S2接触。相变图案130的顶表面132可以与层间绝缘结构105的顶表面基本共面。相变图案130的底表面131的第一宽度W1可以小于相变图案130的顶表面132的第二宽度W2(W1＜W2)。
相变图案130可以包括设置在底部电极BE和中间电极ME之间以及间隔物SP和中间电极ME之间的第一部分P1，以及设置在第一部分P1和中间电极ME之间的第二部分P2。第一部分P1可以设置在竖直孔VRP的下部LP中，而第二部分P2可以设置在竖直孔VRP的上部UP中。在一些实施例中，相变图案130的第二部分P2可以对应于图3A和图3B中所示的图案1。第一部分P1的宽度Wa可以是基本均匀的，而第二部分P2的宽度Wb可以从第一部分P1朝向中间电极ME变大。在一些实施例中，第一部分P1在横截面图中可以具有斜方或矩形形状，而第二部分P2在横截面图中可以具有渐缩形状。第一部分P1的侧壁SW1可以与衬底100的顶表面形成第一角度θ1，第二部分P2的侧壁SW2可以与衬底100的顶表面形成第二角度θ2。这里，第二角度θ2可以与第一角度θ1不同。例如，第一角度θ1可以大于第二角度θ2(θ1＞θ2)。在一些实施例中，相变图案130的第二部分P2的侧壁SW2的第二角度θ2可以随着与衬底100的竖直距离增加而减小。在一些实施例中，第一部分P1的侧壁SW1可以是基本平坦的，并且第二部分P2的侧壁SW2可以是凹面。
中间电极ME可以设置在相变图案130的顶表面132上。中间电极ME的顶表面可以位于比层间绝缘结构105的顶表面高的高度处。中间电极ME的侧壁SW3可以被第四层间绝缘层160覆盖。中间电极ME可以与竖直孔VRP的上部UP的第一侧壁S1和第二侧壁S2间隔开。中间电极ME的侧壁SW3可以与衬底100的顶表面形成基本直角(θ3＝90°)。中间电极ME的底表面的第一宽度W1′可以基本等于中间电极ME的顶表面的第二宽度W2′(W1′＝W2′)。相变图案130的顶表面132的第二宽度W2可以基本等于中间电极ME的第一宽度W1′和第二宽度W2′(W2＝W1′＝W2′)。底部电极BE的第三宽度W3和间隔物SP的第四宽度W4之和可以小于中间电极ME的第一宽度W1′和第二宽度W2′中的每一个(W3+W4＜W1′＝W2′)。
图7、9和14是示出根据一些实施例的制造可变电阻存储器件的方法中一些阶段的平面图。图8、10、11、12和15是沿图7、9和14的线I-I′截取的横截面图。图13是图12的部分“C”的放大图。
参照图7和图8，可以在衬底100上形成第一导线CL1。衬底100可以包括单晶半导体材料。例如，衬底100可以是硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底和/或硅锗(SiGe)衬底。在一些实施例中，可以在衬底100上形成导电层，并可以通过图案化导电层来形成第一导线CL1。在某些实施例中，可以在衬底100上形成具有沟槽的绝缘层，并可以通过用导电材料填充沟槽来在沟槽中形成第一导线CL1。第一导线CL1可以沿第一方向X延伸，并且可以在与第一方向X交叉的第二方向Y上彼此间隔开。例如，第一导线CL1可以包括金属材料(例如，铜或铝)或导电金属氮化物(例如，TiN或WN)中的至少一种。
可以在衬底100上形成第一层间绝缘层201以覆盖第一导线CL1，并可以在第一层间绝缘层201中形成第一沟槽刊。第一沟槽T1可以通过图案化第一层间绝缘层201来形成，并且可以暴露第一导线CL1的顶表面的一些部分。第一沟槽T1可以沿第二方向Y延伸以与第一导线CL1交叉，并且可以在第一方向X上彼此间隔开。每个第一沟槽T1的宽度可以从其底端朝向其顶端逐渐变大。换言之，第一沟槽T1的侧壁可以相对于衬底100的顶表面倾斜。或者，第一沟槽T1的侧壁可以基本垂直于衬底100的顶表面。例如，第一层间绝缘层201可以包括氮化硅层。
可以分别在第一沟槽T1中形成底部电极层BEL。在一些实施例中，可以形成金属层以共形地覆盖第一沟槽T1的底表面和侧壁以及第一层间绝缘层201的顶表面，并且可以对该金属层执行平坦化工艺直到暴露第一层间绝缘层201的顶表面，从而形成底部电极层BEL。底部电极层BEL可以共形地覆盖第一沟槽T1的底表面和侧壁。底部电极层BEL可以与第一导线CL1接触。例如，底部电极层BEL可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN或TiO中的至少一种。
可以分别在底部电极层BEL上形成间隔物层SPL。在一些实施例中，可以形成硅层(或氧化硅层)以共形地覆盖在第一沟槽T1中形成的底部电极层BEL和第一层间绝缘层201，并且可以对该硅层(或氧化硅层)执行平坦化工艺直到暴露第一层间绝缘层201的顶表面，从而形成间隔物层SPL。间隔物层SPL可以分别共形地覆盖底部电极层BEL。例如，间隔物层SPL可以包括氧化硅或多晶硅。
可以分别在第一沟槽T1中形成第二层间绝缘层203。在一些实施例中，可以形成填充第一沟槽T1并覆盖间隔物层SPL和第一层间绝缘层201的绝缘层，并且可以对该绝缘层执行平坦化工艺直到暴露第一层间绝缘层201的顶表面，从而形成第二层间绝缘层203。例如，第二层间绝缘层203可以包括氮化硅。在某些实施例中，可以在具有第一沟槽T1的衬底100上顺序地形成金属层、硅层(或氧化硅层)和绝缘层，并且可以对该绝缘层、硅层(或氧化硅层)和金属层执行平坦化工艺直到暴露第一层间绝缘层201，从而在第一沟槽T1中形成底部电极层BEL、间隔物层SPL和第二层间绝缘层203。
参照图9和图10，可以通过图案化第二层间绝缘层203、底部电极层BEL、间隔物层SPL和第一层间绝缘层201来形成第二沟槽T2。该图案化工艺可以蚀刻第二层间绝缘层203、底部电极层BEL、间隔物层SPL和第一层间绝缘层201各自当在平面图中观察时不与第一导线CL1相重叠的部分。第二沟槽T2可以沿第一方向X延伸，并且可以在第二方向Y上彼此间隔开，例如，第二沟槽T2和第一导线CL1可以彼此平行并且沿第二方向Y交替。由于形成了第二沟槽T2，因此第一沟槽T1可以例如仅局部地设置在第一导线CL1上。第一沟槽T1可以在第一方向X和第二方向Y上彼此间隔开。
通过图案化第一层间绝缘层201可以形成第一层间绝缘图案105a。第一层间绝缘图案105a可以与第一导线CL1重叠，并且每个第一层间绝缘图案105a可以设置在沿第一方向X彼此相邻的第一沟槽T1之间。第一层间绝缘图案105a可以与第一导线CL1的顶表面接触。通过图案化第二层间绝缘层203可以形成第二层间绝缘图案105b。第二层间绝缘图案105b可以形成在第一沟槽T1中。在一些实施例中，第一层间绝缘图案105a和第二层间绝缘图案105b可以在每条第一导电线CL1上沿第一方向X交替布置。
通过图案化底部电极层BEL可以形成一对底部电极BE和水平连接图案110。可以在每个第一沟槽T1中形成一对底部电极BE和水平连接图案110。该对底部电极BE中的一个底部电极BE可以设置在该第一沟槽T1的平行于第二方向Y的一个侧壁上。该对底部电极BE中的另一个底部电极BE可以设置在该第一沟槽T1的与该第一沟槽T1的上述一个侧壁相对的另一侧壁上。水平连接图案110可以形成在第一沟槽T1的底表面上。水平连接图案110可以连接在每个第一沟槽T1中形成的一对底部电极BE。例如，如图10中所示，一对底部电极BE和水平连接图案110可以彼此成一体，即，单个无缝结构。
通过图案化间隔物层SPL可以形成一对间隔物SP和水平间隔物120。可以在每个第一沟槽T1中形成一对间隔物SP和水平间隔物120。该对间隔物SP中的一个间隔物SP可以设置在一对底部电极BE中的一个底部电极BE的侧壁上，该对间隔物SP中的另一个间隔物SP可以设置在该对底部电极BE中的另一个底部电极BE的侧壁上。水平间隔物120可以形成在水平连接图案110的顶表面上。水平间隔物120可以连接在每个第一沟槽T1中形成的一对间隔物SP。例如，如图10中所示，一对间隔物SP和水平间隔物120可以彼此成一体，即，单个无缝结构。
可以在第二沟槽T2中形成第三层间绝缘图案140。在一些实施例中，可以形成绝缘层以填充第二沟槽T2并覆盖间隔物SP的顶表面、底部电极BE的顶表面、第一层间绝缘图案105a的顶表面以及第二层间绝缘图案105b的顶表面。然后，可以对该绝缘层执行平坦化工艺，以分别在第二沟槽T2中局部地形成第三层间绝缘图案140。第三层间绝缘图案140可以沿第一方向X延伸，并且可以在第二方向Y上彼此间隔开。第三层间绝缘图案140的顶表面可以与第一层间绝缘图案105a和第二层间绝缘图案105b的顶表面基本共面。例如，第三层间绝缘图案140可以包括氮化硅。
参照图11，可以通过例如第一蚀刻工艺来蚀刻底部电极BE的上部和间隔物SP的上部。因此，底部电极BE的顶表面和间隔物SP的顶表面可以从第一至第三层间绝缘图案105a、105b和140的顶表面凹进。可以在底部电极BE的顶表面和间隔物SP的顶表面上形成由第一至第三层间绝缘图案105a、105b和140围绕的内部空间IS。
参照图12和图13，可以对第一至第三层间绝缘图案105a、105b和140执行蚀刻工艺，即，与第一蚀刻工艺不同的第二蚀刻工艺。该蚀刻工艺可以蚀刻第一至第三层间绝缘图案105a、105b和140的顶表面以及内部空间IS的侧壁。在通过该蚀刻工艺中使用的蚀刻剂(例如，蚀刻气体或蚀刻溶液)蚀刻第一至第三层间绝缘图案105a、105b和140时，蚀刻剂可以与从第一至第三层间绝缘图案105a、150b和140出现的蚀刻杂质相组合，从而形成蚀刻副产物BYP。蚀刻副产物BYP可以覆盖第一至第三层间绝缘图案105a、105b和140的顶表面以及内部空间IS的侧壁。蚀刻副产物BYP可以封闭内部空间IS的上部。蚀刻副产物BYP可以是包括孔P的多孔层。蚀刻剂可以渗透到孔P中。通过孔P中提供的蚀刻剂，内部空间IS的上部可以比内部空间IS的下部更多地被蚀刻。因此，内部空间IS的上部宽度WD1可以大于内部空间IS的下部宽度WD2(图13)，并且每个内部空间IS的上部可以具有朝向其顶端变大的宽度。内部空间IS的上部的侧壁可以是倒圆的。
该蚀刻工艺可以通过例如干法清洗工艺、干法蚀刻工艺或湿法蚀刻工艺来执行。例如，干法清洗工艺可以是化学氧化物去除(COR)工艺或脉冲干法清洗(PDC)工艺。例如，干法蚀刻工艺可以是离子束蚀刻(IBE)工艺、CF4处理工艺或化学氧化物去除(COR)工艺。例如，湿法蚀刻工艺可以使用蚀刻溶液，例如O3HF、HF或SC1。在扩展内部空间IS的上部的宽度之后，可以去除蚀刻副产物BYP。可以通过热处理工艺蒸发蚀刻副产物BYP。热处理工艺可以在约70摄氏度或更高的温度下执行。通过去除蚀刻副产物BYP，可以暴露第一至第三层间绝缘图案105a、105b和140的顶表面以及内部空间IS的侧壁。
参照图14和15，可以分别在内部空间IS中形成相变图案130。在一些实施例中，可以形成相变层以填充内部空间IS并覆盖第一至第三层间绝缘图案105a、105b和140的顶表面，然后，可以对该相变层执行平坦化工艺直到暴露第一至第三层间绝缘图案105a、105b和140的顶表面，从而形成相变图案130。例如，相变图案130可以由包括Te或Se(即，硫族元素)中的至少一种以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O或C中的至少一种在内的化合物形成。例如，相变图案130可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe或InSbTe中的至少一种。
在其他实施例中，相变图案130可以包括钙钛矿化合物或导电金属氧化物中的至少一种。例如，相变图案130可以包括氧化铌、氧化钛、氧化镍、氧化锆、氧化钒、(Pr，Ca)MnO3(PCMO)、氧化锶钛、氧化钡锶钛、氧化锶锆、氧化钡锆或氧化钡锶锆中的至少一种。当相变图案130包括过渡金属氧化物时，相变图案130的介电常数可以大于氧化硅的介电常数。在更多其他实施例中，相变图案130可以具有导电金属氧化物层和隧道绝缘层的双层结构，或者可以具有第一导电金属氧化物层、隧道绝缘层和第二导电金属氧化物层的三层结构。隧道绝缘层可以包括氧化铝、氧化铪或氧化硅。
根据实施例，可以执行蚀刻工艺以扩展或扩大内部空间IS的上部的宽度，因此相变图案130可以填充内部空间IS而没有空隙。结果，可以改善可变电阻存储器件的可靠性。
再次参照图1和图2，可以分别在相变图案130的顶表面上形成中间电极ME。在一些实施例中，可以蚀刻相变图案130的上部以使相变图案130的顶表面从第一至第三层间绝缘图案105a、105b和140的顶表面凹进，并且可以在第一至第三层间绝缘图案105a、105b和140的顶表面上以及在相变图案130的凹进顶表面上重新形成的内部空间IS中形成金属层。此后，可以对该金属层执行平坦化工艺，直到暴露第一至第三层间绝缘图案105a、105b和140的顶表面，从而形成中间电极ME。中间电极ME可以局部地形成在内部空间IS中。例如，中间电极ME可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN或TiO中的至少一种。
在某些实施例中，可以形成导电层以覆盖相变图案130的顶表面以及第一至第三层间绝缘图案105a、105b和140的顶表面，并且可以图案化该导电层以形成中间电极ME。在这种情况下，中间电极ME可以不形成在内部空间IS中，如图5和图6中所示。
可以在每个中间电极ME的顶表面上顺序地形成开关图案150和顶部电极UE。在一些实施例中，可以在第一至第三层间绝缘图案105a、105b和140的顶表面上顺序地形成开关层和金属层，然后，可以图案化该金属层和开关层以形成开关图案150和顶部电极UE。每个开关图案150可以是二极管，或者可以是基于具有非线性I-V曲线(例如，S形I-V曲线)的阈值开关现象的元件。
例如，每个开关图案150可以是具有双向特性的奥氏阈值开关(OTS)元件。在一些实施例中，开关图案150可以是二极管。在这种情况下，开关图案150可以包括第一结图案和第二结图案。第一结图案可以具有第一导电类型，而第二结图案可以具有与第一导电类型不同的第二导电类型。例如，第一导电类型可以是N型，第二导电类型可以是P型。例如，第二结图案可以包括第二导电类型的掺杂剂。第一结图案可以包括第一导电类型的掺杂剂和第二导电类型的掺杂剂。在这种情况下，在第一结图案中，第一导电类型掺杂剂的浓度可以高于第二导电类型掺杂剂的浓度。在一些实施例中，开关图案150可以是具有整流特性的硅二极管或氧化物二极管。例如，开关图案150可以是P型硅和N型硅的硅二极管，或者可以是P型NiOx和N型TiOx的氧化物二极管或P型CuOx和N型TiOx的氧化物二极管。例如，顶部电极UE可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN或TiO中的至少一种。
可以在第一至第三层间绝缘图案105a、105b和140上形成第四层间绝缘层160。第四层间绝缘层160可以覆盖第一至第三层间绝缘图案105a、105b和140的顶表面、开关图案150的侧壁和顶部电极UE的侧壁。例如，第四层间绝缘层160可以包括氮化硅层。可以在顶部电极UE的顶表面上形成第二导线CL2。每条第二导线CL2可以沿着沿第二方向Y布置的顶部电极UE在第二方向Y上延伸。每条第二导线CL2可以连接到沿第二方向Y布置的顶部电极UE。例如，第二导线CL2可以包括金属材料(例如，铜或铝)或导电金属氮化物(例如，TiN或WN)中的至少一种。
作为总结和回顾，实施例提供了具有改进可靠性的可变电阻存储器件。也即，根据实施例，可以执行蚀刻工艺以扩展或扩大由层间绝缘图案围绕的内部空间的上部的宽度，例如因此具有高纵横比的内部空间在顶部可以较宽且顶部处的角部可以弯曲。这样，可以在内部空间内改善沉积材料的填充能力，因此相变图案可以填充内部空间而没有空隙。结果，可以改善可变电阻存储器件的可靠性。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在某些情况下，如本领域普通技术人员在本申请提交时所知，结合具体实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上作出各种改变。

Claims (20)

1.一种可变电阻存储器件，包括：
衬底上的层间绝缘结构，所述层间绝缘结构具有孔；
所述孔的下部中的底部电极；以及
所述孔的上部中的图案，所述图案包括相变图案或中间电极中至少之一，所述图案的侧壁与所述衬底的顶表面限定角度，并且所述角度随着与所述衬底的竖直距离增加而减小。
2.根据权利要求1所述的可变电阻存储器件，其中所述图案包括：
所述底部电极的顶表面上的所述相变图案；以及
所述相变图案的顶表面上的所述中间电极。
3.根据权利要求2所述的可变电阻存储器件，其中所述中间电极的顶表面与所述层间绝缘结构的顶表面共面。
4.根据权利要求2所述的可变电阻存储器件，其中所述相变图案包括：
所述衬底和所述中间电极之间的第一部分，所述第一部分的侧壁与所述衬底的所述顶表面限定第一角度；以及
所述第一部分和所述中间电极之间的第二部分，所述第二部分的侧壁与所述衬底的所述顶表面限定第二角度，所述第一角度大于所述第二角度，
其中所述中间电极的侧壁与所述衬底的所述顶表面限定第三角度，所述第二角度大于所述第三角度。
5.根据权利要求1所述的可变电阻存储器件，其中所述图案是所述相变图案，所述相变图案的顶表面与所述层间绝缘结构的顶表面共面，并且所述中间电极在所述相变图案的所述顶表面上。
6.根据权利要求5所述的可变电阻存储器件，其中：
所述相变图案的侧壁与所述衬底的所述顶表面限定所述角度，
所述中间电极的侧壁与所述衬底的所述顶表面限定第二角度，所述角度不同于所述第二角度，并且所述第二角度是直角。
7.根据权利要求5所述的可变电阻存储器件，其中所述相变图案包括：
所述底部电极和所述中间电极之间的第一部分；以及
所述第一部分和所述中间电极之间的第二部分，
其中所述第一部分的宽度是均匀的，并且
其中所述第二部分的宽度从所述第一部分朝向所述中间电极变大。
8.根据权利要求1所述的可变电阻存储器件，其中所述图案是所述中间电极，并且所述相变图案在所述孔的所述下部中在所述底部电极和所述中间电极之间。
9.根据权利要求8所述的可变电阻存储器件，其中所述相变图案的侧壁与所述衬底的所述顶表面的第二角度大于所述中间电极的所述角度。
10.一种可变电阻存储器件，包括：
衬底上的层间绝缘结构，所述层间绝缘结构具有孔；
所述孔的下部中的底部电极；以及
所述孔的上部中的图案，所述图案包括相变图案或中间电极中至少之一，并且所述图案的侧壁是凹的。
11.根据权利要求10所述的可变电阻存储器件，其中所述图案包括：
所述底部电极的顶面上的所述相变图案；以及
所述相变图案的顶表面上的所述中间电极。
12.根据权利要求11所述的可变电阻存储器件，其中所述相变图案的底表面具有第一宽度，并且所述相变图案的所述顶表面具有第二宽度，所述第一宽度小于所述第二宽度。
13.根据权利要求11所述的可变电阻存储器件，还包括：
所述孔的所述下部中的间隔物，
其中所述底部电极在所述孔的第一侧壁上，并且
其中所述间隔物在所述孔的与所述第一侧壁相对的第二侧壁上。
14.根据权利要求13所述的可变电阻存储器件，其中所述底部电极的宽度和所述间隔物的宽度之和小于所述中间电极的顶表面的宽度。
15.根据权利要求11所述的可变电阻存储器件，其中所述中间电极的底表面的宽度小于所述中间电极的顶表面的宽度。
16.根据权利要求11所述的可变电阻存储器件，其中：
所述相变图案的侧壁与所述衬底的顶表面限定第一角度，
所述中间电极的侧壁与所述衬底的所述顶表面形成第二角度，并且
所述第一角度大于所述第二角度。
17.一种可变电阻存储器件，包括：
衬底上的层间绝缘结构，所述层间绝缘结构具有孔；
所述孔的下部中的底部电极；以及
所述孔的上部中的相变图案，所述孔的所述下部的侧壁的第一梯度大于所述孔的所述上部的侧壁的第二梯度。
18.根据权利要求17所述的可变电阻存储器件，其中所述第二梯度随着与所述衬底的竖直距离增加而减小。
19.根据权利要求17所述的可变电阻存储器件，还包括所述孔的所述上部中所述相变图案的顶表面上的中间电极，所述相变图案和所述中间电极与所述孔的所述上部的所述侧壁接触。
20.根据权利要求17所述的可变电阻存储器件，还包括所述相变图案的顶表面上的中间电极，所述中间电极与所述孔的所述上部的所述侧壁间隔开。
CN201910777502.8A 2018-08-24 2019-08-21 可变电阻存储器件 Pending CN110858622A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180099186A KR20200022945A (ko) 2018-08-24 2018-08-24 가변 저항 메모리 장치
KR10-2018-0099186 2018-08-24

Publications (1)

Publication Number Publication Date
CN110858622A true CN110858622A (zh) 2020-03-03

Family

ID=69586961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777502.8A Pending CN110858622A (zh) 2018-08-24 2019-08-21 可变电阻存储器件

Country Status (3)

Country Link
US (1) US20200066978A1 (zh)
KR (1) KR20200022945A (zh)
CN (1) CN110858622A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736198A (zh) * 2020-12-31 2021-04-30 上海集成电路装备材料产业创新中心有限公司 一种阻变存储器及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009531A (ko) 2020-07-15 2022-01-25 삼성전자주식회사 반도체 메모리 소자
FR3115932A1 (fr) * 2020-10-29 2022-05-06 Stmicroelectronics (Crolles 2) Sas Mémoire à changement de phase

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7973384B2 (en) * 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
US7714315B2 (en) * 2006-02-07 2010-05-11 Qimonda North America Corp. Thermal isolation of phase change memory cells
KR20100043470A (ko) * 2008-10-20 2010-04-29 주식회사 하이닉스반도체 상변화 메모리 소자의 하부 전극 콘택 구조 및 그 제조 방법
US20190115392A1 (en) * 2017-10-16 2019-04-18 International Business Machines Corporation Access device and phase change memory combination structure in backend of line (beol)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736198A (zh) * 2020-12-31 2021-04-30 上海集成电路装备材料产业创新中心有限公司 一种阻变存储器及其制备方法

Also Published As

Publication number Publication date
KR20200022945A (ko) 2020-03-04
US20200066978A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US10141502B2 (en) Semiconductor memory devices
US10424619B2 (en) Variable resistance memory devices and methods of manufacturing the same
US9093368B2 (en) Nonvolatile memory cells and arrays of nonvolatile memory cells
KR101887225B1 (ko) 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법
JP2010010688A (ja) 不揮発性メモリ素子及びその製造方法
US11037992B2 (en) Variable resistance memory device
US8785213B2 (en) Method of fabricating non-volatile memory device having small contact and related devices
KR20090055874A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US10056431B2 (en) Variable resistance memory device
CN110858622A (zh) 可变电阻存储器件
CN109698271B (zh) 可变电阻存储器件及其制造方法
US10991880B2 (en) Variable resistance memory device and method of fabricating the same
US10892410B2 (en) Variable resistance memory devices and methods of manufacturing variable resistance memory devices
TWI778799B (zh) 半導體裝置及製造半導體裝置的方法
US10971548B2 (en) Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same
CN111477609A (zh) 可变电阻存储器装置
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
KR102532156B1 (ko) 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들
CN109256406B (zh) 可变电阻存储器装置及其形成方法
KR102675357B1 (ko) 가변 저항 메모리 장치 및 이의 제조 방법
JP2023065304A (ja) 半導体装置及びその製造方法
CN118301942A (zh) 三维相变化存储器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200303

WD01 Invention patent application deemed withdrawn after publication