TW201519411A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW201519411A TW201519411A TW102140451A TW102140451A TW201519411A TW 201519411 A TW201519411 A TW 201519411A TW 102140451 A TW102140451 A TW 102140451A TW 102140451 A TW102140451 A TW 102140451A TW 201519411 A TW201519411 A TW 201519411A
- Authority
- TW
- Taiwan
- Prior art keywords
- active
- stacks
- holes
- stripes
- stack
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一種半導體裝置的製造方法,包括:提供一基板,此基板具有多個主動層。形成多個孔洞(BLC holes)穿過多個主動層。填充絕緣材料(OX seals)於孔洞,以形成多個填充孔洞。孔洞位於主動層上,因此在填充步驟後,主動層可形成主動條紋的多個堆疊,且堆疊終止於由絕緣材料填滿的孔洞。
Description
本發明是有關於三維記憶體裝置,且特別是提供此些記憶體裝置中位元線與字元線的製造方法,以及可用此些方法製作之記憶結構的實施例。
現今設計的高密度記憶體裝置包括了快閃記憶體單元陣列,或其他型式的記憶體單元。在一些實施例中,記憶體單元包括了可以被配置成三維結構的薄膜電晶體。
在一實施例中,一個三維記憶體裝置包括多個記憶體單元串的堆疊,此堆疊包括了由絕緣材料相互分開的主動條紋。三維記憶體裝置包括一陣列,內有多個字元線結構,多個串選擇結構,以及接地選擇線,並在堆疊上正交排列。記憶體單元包括了形成於堆疊中主動條紋的側表面與字元線結構交叉處的電荷儲存結構。
三維記憶體裝置由多個平面賦予特徵,各平面可包括一主動條紋的平面陣列。平面上的主動條紋的一端可以終止於接觸墊,另一端可以終止於源極線。主動條紋可在任一端有不規則與不連續的圖案,此些圖案對包括主動條紋蝕刻的製程造成挑戰。甚至,串選擇閘極結構的圖案在兩相鄰堆疊之間以絕緣方式處理,而字元線在兩相鄰堆疊之間並沒有受到絕緣處理。因此,由於字元線和串選擇閘極結構的圖案不同,形成字元線與串選擇閘極結構的蝕刻製程極為複雜。
在三維記憶體製造過程中,我們渴望改進製程使其有更高的可靠度與更低的成本。
一種半導體裝置的製造方法,包括:提供一基板,此基板具有多個主動層。形成多個孔洞穿過此些主動層。以及填充例如是密封氧化物(oxide seal)的絕緣材料(OX seals)於此些孔洞,以形成多個填充孔洞,其中此些孔洞位於此些主動層上,因此在填充步驟後,此些主動層可形成主動條紋的多個堆疊,且此些堆疊終止於由此絕緣材料填滿的孔洞。
在一實施例中,此些孔洞成一列狀配置。一遮罩被用於定義多個平行線,包括了穿過各填充孔洞上的線。主動條紋與填充孔洞可用一第一蝕刻製程進行蝕刻,以形成主動條紋組成的此些堆疊,主動條紋終止在穿過此些填充孔洞之上的絕緣條紋。
在另一實施例中,此些孔洞可配置為一第一列孔洞和一第二列孔洞,一遮罩被用於定義多個平行線,包括了一第一線子集穿過第一列孔洞之上,以及一第二線子集穿過第二列孔洞之上,此些主動條紋與填充孔洞可用一第一蝕刻製程進行蝕刻,以形成由主動條紋組成的一第一組堆疊,第一組堆疊終止於穿過第一列填充孔洞之上的絕緣條紋,以及一第二組堆疊,第二組堆疊終止在穿過第二列填充孔洞之上的絕緣條紋。選擇閘極結構可形成於第一組堆疊裡的主動條紋上方,且位於第二組堆疊終止處的絕緣條紋之間。
在另一實施例中,此些孔洞可配置為一第一列孔洞,以及多個導體柱可被配置為第二列導體柱,一遮罩被用於定義多個平行線,包括了穿過第一列孔洞之上的線,以及穿過第二列導體柱之上的線。這些主動條紋、填充孔洞與導體柱可用一第一蝕刻製程進行蝕刻,以形成多個由主動條紋形成的堆疊,其中包括了更窄的導體柱條紋以及終止在穿過填充孔洞與導體柱之上的絕緣條紋。
主動條紋與位在孔洞內的絕緣材料可使用一第一蝕刻製程進行蝕刻,以形成由主動條紋形成的堆疊,以及與堆疊對位的多個絕緣條紋。此基板有多個間隔的導體柱以一第一導體材料製成且與主動條紋連接。此些間隔的導體柱可用第一蝕刻製程進行蝕刻,以形成多個,更細的導體柱與堆疊對位且位於主動條紋的一第一端與絕緣條紋之間。主動條紋可用第一蝕刻製程進行蝕刻,以形成接觸墊的堆疊,其終止於主動條紋的一第二端。
一導體材料基底可藉由沉積一第二導體材料於基板上而形成。導體材料基底可用一第二蝕刻製程進行蝕刻,以在導體材料基底上移除一組由圖案定義之主動條紋、源極線、絕緣條紋、導體墊形成的堆疊、字元線、接地選擇線以及串選擇閘極結構的區域。此導體材料基底可用一第三蝕刻製程進行蝕刻,以在堆疊上形成字元線、接地選擇線以及串選擇閘極結構。在此些堆疊中,位在一特定堆疊上的一串選擇閘極結構與位在相鄰堆疊上的串閘極結構呈絕緣狀態。
在導體材料基底形成於基板之上前,一記憶材料層可形成於主動條紋堆疊的側壁部分。
由此方法所製造的積體電路裝置也提供於下。
本發明之其他方面及優點可由下述之圖示、說明書及申請專利範圍所說明。
ML1、ML2、ML3‧‧‧金屬層
102~105、112~115、451~457、651、652‧‧‧主動條紋
102B、103B、104B、105B、112A、113A、114A、115A‧‧‧接觸墊
119、109‧‧‧SSL閘極結構
125-1~125-N、760、1045‧‧‧字元線
126、127、771、772‧‧‧接地選擇線
781、782、783、882‧‧‧串選擇閘極結構
792‧‧‧選擇閘極結構
128、621、622‧‧‧源極線
129、432、631、632、802、804‧‧‧絕緣條紋
210、920‧‧‧主動層
221‧‧‧第一導體柱
222‧‧‧第二導體柱
331‧‧‧第一孔洞
332‧‧‧第二孔洞
341、342、441、442‧‧‧位元線墊缺口
411、491‧‧‧第一接觸墊
412、492‧‧‧第二接觸墊
421、422‧‧‧導體柱
431‧‧‧孔洞
451、452‧‧‧主動條紋堆疊
455‧‧‧第一組堆疊
434、436‧‧‧絕緣材料條紋
454、456‧‧‧第二組堆疊
461‧‧‧填充孔洞
471‧‧‧導體柱
510‧‧‧絕緣材料
801、803、805‧‧‧交叉堆疊
860;蝕刻遮罩
861、862‧‧‧開口
850‧‧‧主動條紋堆疊
890‧‧‧絕緣材料
895‧‧‧記憶材料層
1000‧‧‧積體電路
1055、1030‧‧‧匯流排
1050‧‧‧記憶庫解碼器
1065‧‧‧位元線
1060‧‧‧記憶體陣列
1050‧‧‧列解碼器
1020、1080‧‧‧區塊
1070‧‧‧行解碼器
1075‧‧‧資料匯流排
1005‧‧‧資料輸入線
1085‧‧‧資料輸出線
1090‧‧‧輸出線路
1010‧‧‧控制器
102~105、112~115、451~457、651、652‧‧‧主動條紋
102B、103B、104B、105B、112A、113A、114A、115A‧‧‧接觸墊
119、109‧‧‧SSL閘極結構
125-1~125-N、760、1045‧‧‧字元線
126、127、771、772‧‧‧接地選擇線
781、782、783、882‧‧‧串選擇閘極結構
792‧‧‧選擇閘極結構
128、621、622‧‧‧源極線
129、432、631、632、802、804‧‧‧絕緣條紋
210、920‧‧‧主動層
221‧‧‧第一導體柱
222‧‧‧第二導體柱
331‧‧‧第一孔洞
332‧‧‧第二孔洞
341、342、441、442‧‧‧位元線墊缺口
411、491‧‧‧第一接觸墊
412、492‧‧‧第二接觸墊
421、422‧‧‧導體柱
431‧‧‧孔洞
451、452‧‧‧主動條紋堆疊
455‧‧‧第一組堆疊
434、436‧‧‧絕緣材料條紋
454、456‧‧‧第二組堆疊
461‧‧‧填充孔洞
471‧‧‧導體柱
510‧‧‧絕緣材料
801、803、805‧‧‧交叉堆疊
860;蝕刻遮罩
861、862‧‧‧開口
850‧‧‧主動條紋堆疊
890‧‧‧絕緣材料
895‧‧‧記憶材料層
1000‧‧‧積體電路
1055、1030‧‧‧匯流排
1050‧‧‧記憶庫解碼器
1065‧‧‧位元線
1060‧‧‧記憶體陣列
1050‧‧‧列解碼器
1020、1080‧‧‧區塊
1070‧‧‧行解碼器
1075‧‧‧資料匯流排
1005‧‧‧資料輸入線
1085‧‧‧資料輸出線
1090‧‧‧輸出線路
1010‧‧‧控制器
第1圖係為一一三維NAND快閃記憶體裝置的示意圖。
第1A圖繪示第1圖所示之記憶體裝置的一區塊,包括源極線與接觸墊堆疊之間的絕緣條紋。
第2圖到第7圖繪示在第1圖的一實施例中,第1圖的記憶體裝置製造過程。
第8A-8C圖繪示記憶體裝置在一製造過程中的剖面圖。
第9圖為一記憶體裝置製造方法之一範例製程的簡化流程圖
第10圖為根據一實施例之積體電路記憶體裝置的簡化方塊圖。
第1A圖繪示第1圖所示之記憶體裝置的一區塊,包括源極線與接觸墊堆疊之間的絕緣條紋。
第2圖到第7圖繪示在第1圖的一實施例中,第1圖的記憶體裝置製造過程。
第8A-8C圖繪示記憶體裝置在一製造過程中的剖面圖。
第9圖為一記憶體裝置製造方法之一範例製程的簡化流程圖
第10圖為根據一實施例之積體電路記憶體裝置的簡化方塊圖。
多個實施例的詳細說明將配合圖式與標號敘述。以下的敘述將典型地參照特定的實施例和方法。能夠了解的是,並非是要將本發明限制於這些特定揭露和方法,相對地,本發明可使用其他元件、方法和實施例加以實施。此處以較佳的實施例描述本發明,但並未就此限制其範圍,本發明的範圍係由申請專利範圍所定義。本發明所屬技術領域之通常知識者將基於以下敘述而了解到各種等效的變化。各種不同之實施例中相似的元件係通常對應相似的元件符號。並且,除非有另外特別的敘述,在各個實施例中相同的元件通常是具有相同的附圖標記。
第1圖繪示一三維NAND快閃記憶體裝置的示意圖。第1圖所繪之裝置包括了多個堆疊,此些堆疊由主動條紋與絕緣條紋交替而成。移除圖示之絕緣材料使附加結構顯露出來。舉例來說,位於主動條紋之間的絕緣條紋被移除,且移除位於此些主動條紋堆疊之間的絕緣條紋。此結構與位於基板上的週邊線路(未繪示)結合之後,將作為可於半導體基板上製造的三維記憶體陣列之一實施例於此詳述。其他複合層電路結構一樣也可使用於此所述之技術形成。
如第1圖所示之例子,一複合層陣列於一絕緣層上形成,且包括多個字元線125-1 WL到125-N WL與堆疊共形結合。此些堆疊內的多個平面包括了主動層112、113、114與115。在同一平面上的主動條紋,藉由接觸墊(例如元件符號102B)以電耦合方式相互連接。
一由接觸墊112A、113A、114A與115A形成的堆疊終止主動條紋,如位於堆疊內的主動條紋112、113、114與115。如圖所示,接觸墊112A、113A、114A與115A以電耦合方式,將字元線與陣列中特定平面之解碼線路互相連接。接觸墊112A、113A、114A與115A可在堆疊被定義時同時圖案化。
一由接觸墊102B、103B、104B與105B形成的堆疊終止了主動條紋,如主動條紋102、103、104與105。如圖所示,層間導體172、173、174與175藉由接觸墊102B、103B、104B與105B與金屬層內的不同位元線連接,如一金屬層ML3,用以連接位於陣列內之特定平面的解碼線路,接觸墊102A、103A、104A與105A形成之堆疊可在堆疊被定義時同時圖案化。
任何給定的主動條紋之堆疊與接觸墊112A、113A、114A與115A,或是接觸墊堆疊102B、103B、104B與105B中任何一個連接,但並非同時連接兩者,主動條紋堆疊112、113、114與115的其中一端終止於接觸墊堆疊112A、113A、114A與115A,另一端穿過SSL閘極結構119,接地選擇線GSL 126,字元線125-1 WL至125-N WL,接地選擇線GSL 127,並終止於源極線128。主動條紋之堆疊112、113、114與115與接觸墊堆疊102B、103B、104B與105B並沒有相互連接。
主動條紋之堆疊102、103、104與105其中一端終止於接觸墊堆疊102B、103B、104B與105B,另一端穿過SSL閘極結構109,接地選擇線GSL 127,字元線125-N WL至125-N1 WL,接地選擇線GSL 126,並終止於源極線(被本圖的其他部分所掩蓋)。主動條紋之堆疊102、103、104與105與接觸墊堆疊112B、113B、114B與115B並沒有相互連接。
一記憶材料層沉積於主動條紋112-115與102-105與字元線125-1 WL到125-N WL穿過處的介面區間。其中特別指出,記憶材料層形成於堆疊中的主動條紋的側壁。接地選擇線GSL 126與接地選擇線GSL 127與堆疊共形結合,與字元線相似。
各個主動條紋堆疊的其中一端皆終止於接觸墊而另外一端皆終止於源極線。舉例來說,主動條紋堆疊112、113、114與115一端終止於接觸墊112A、113A、114A與115A,且另一端終止於源極線128。在第1圖中較近的這端(右端),所有其他主動條紋的堆疊皆終止於接觸墊102B、103B、104B與105B,而所有其他主動層的堆疊的另一端皆終止於一分開的源極線。第1圖中較遠的那端(左端),所有其他主動條紋的堆疊皆終止於接觸墊112A、113A、114A與115A,而所有其他主動層的堆疊的另一端皆終止於一分開的源極線。
位元線與串選擇閘極結構形成於金屬層ML1、ML2與ML3上,位元線與一平面解碼器(未繪示)連接,串選擇閘極結構與一串線路選擇解碼器(未繪示)連接。
接地選擇線GSL 126與127可在字元線125-1 WL到125-N WL被定義時,同時被圖案化。接地選擇裝置形成於此些堆疊之表面與接地選擇線GSL 126、127的交叉點。SSL閘極結構119與109可在同一步驟,字元線125-1 WL到125-N WL被定義時,同時被圖案化。串選擇裝置形成於此些堆疊之表面與串選擇(SSL)閘極結構 119、109的交叉點。這些裝置與陣列中特定堆疊內的串選擇解碼電路相互連接。
第1A圖繪示了第1圖所示記憶裝置的一區塊,如第1圖中橢圓虛線所指出的,此區塊包括一絕緣條紋129,位於源極線128與接觸墊102B、103B、104B與105B形成的堆疊之間。絕緣條紋129可用一絕緣材料如氧化物填滿一孔洞。源極線128於堆疊的第一端終止了主動條紋堆疊112-115。接觸墊102B、103B、104B與105B之堆疊終止了一由主動條紋組成之鄰近堆疊,鄰近堆疊於第二端包括了主動條紋102-105。主動條紋102-105如第1圖所繪示。
此記憶體裝置包括了一第一列絕緣條紋與第二列絕緣條紋,以及由主動條紋構成的一第一組和一第二組的交叉堆疊。第一組交叉堆疊包括了主動條紋(元件符號112-115),其從第一接觸墊堆疊內的接觸墊(元件符號112A- 115A)延伸,並終止於第一列絕緣條紋中對應的絕緣條紋(例如元件符號129)。第二組交叉堆疊包括了主動條紋(元件符號102- 105),其從第二接觸墊堆疊內的接觸墊(元件符號102B- 105B)延伸,並終止於第二列絕緣條紋中對應的絕緣條紋(未繪示)。一源極線(元件符號128)與一主動條紋(元件符號112-115)的堆疊沿Y方向對位,且位於主動條紋(元件符號112-115)與一絕緣條紋(元件符號129)之間。絕緣條紋129可為不在第一列絕緣條紋或第二列絕緣條紋中的一範例。
第2到7圖繪示一實施例中第1圖之記憶體裝置的製程。做為一例,第2圖繪示了位於部分完成半導體基板內的一多主動層堆疊中的主動層210,每一主動層皆位於X-Y平面上,其中X方向與Y方向垂直。當此些主動層沿垂直X-Y平面的Z方向排列時,此基板有多個間隔且以一第一導體材料製成的導體柱,導體柱沿Z方向延伸穿越並連接主動層。如主動層210所示之例,此些間隔的導體柱包括了位於一第一列的一第一導體柱221,與位於一第二列的一第二導體柱222。第一列與第二列的導體柱沿X-Y平面上之X方向排列。
主動層(元件符號210)可用本質(intrinsic)或輕微摻雜的多晶矽製成,而導體柱(元件符號221、222)則使用較重摻雜的n+型多晶矽或是其他考慮電導性,兼容性以及製程方便性的導體材料,導體柱(如在第1圖與第1A圖的元件符號128)可以於一蝕刻製程形成,而交錯的主動層與絕緣層可於一填充製程中形成。
第3圖繪示了此裝置在製程後端階段之情形。在製程中,藉由蝕刻穿越多個主動層,第一次形成了多個絕緣孔洞,然後以絕緣材料如氧化矽或氧化氮填滿絕緣孔洞。此些孔洞位於堆疊中的主動層上,主動層形成於孔洞填充完畢之後,且終止於此些孔洞。
在此實施例中,在交叉主動條紋形成之時,此些孔洞形成包括了第一孔洞331的第一列孔洞,以及包括了第二孔洞332的第二列孔洞,第一列孔洞與第二列在X-Y平面上沿X方向排列,第一列孔洞與沿Y方向排列的第一列導體柱對位,且第二列孔洞與沿Y方向排列的第二列導體柱對位。舉例來說,位於第一列孔洞的第一孔洞331與位於第二列導體柱的第一導體柱221互相對位,且於第二列孔洞的第二孔洞332與位於第二列導體柱的第一導體柱222互相對位。在其他實施例中,主動條紋可不為交叉狀態,且絕緣孔洞可能只成一列狀態形成。
儘管孔洞於一主動層(元件符號210)上以線路圖案方式繪示,這些孔洞的深度則與沿Z方向堆疊的主動層擁有一樣的深度。以絕緣材料填滿(元件符號331、332)的孔洞用於在主動條紋(元件符號112-115,第1圖)之一端形成絕緣條紋。這些孔洞有大於主動條紋之寬度(元件符號112-115,第1圖;451、452,第4圖) 的臨界維度,且會加上一製程覆蓋窗以提供更好的絕緣性。
位元線墊缺口(元件符號341,342)可用於將此裝置分割成主動條紋的堆疊,如此主動條紋層可穿過位於各個區塊內的接觸墊並支撐各自的位元線。舉例來說,一個有四層主動條紋層的區塊可支撐四組字元線。在一實施例中,位元線墊缺口可與蝕刻絕緣孔洞於同一製程形成,然後以一絕緣材料如氧化矽或氧化但填滿絕緣孔洞。位元線墊缺口可用與絕緣孔洞相同的材料填滿。儘管位元線墊缺口是以主動層(元件符號210)上的線路圖方式繪示,各位元線墊缺口深度則與沿Z方向,與X-Y方向垂直堆疊的主動層擁有一樣的深度。
第4圖繪示了裝置的主動層經第一蝕刻製程蝕刻後的樣貌。位元線墊缺口(元件符號441、442)支撐並分割結構成兩區塊。舉例來說,兩個區塊中的一第一區塊包括了一第一接觸墊411與一第二接觸墊412,當兩個區塊中的一第二區塊包括了一第一接觸墊491與一第二接觸墊492,第一區塊與第二區塊各可擁有第一組和第二組交叉的主動條紋。其中第一區塊,位於第一組內的主動條紋由第一接觸墊411延伸出去,位於第二組內的主動條紋由第二接觸墊412延伸出去。而在第二區塊中,位於第一組內的主動條紋由第一接觸墊491延伸出去,位於第二組內的主動條紋由第二接觸墊492延伸出去。位元線墊缺口(元件符號441、442)則可支撐位於一大型陣列中,左邊及右邊一區塊之重覆區塊的形成。
在一實施例中,如第4圖所繪示,孔洞可呈一列狀配置。舉例來說,此些孔洞形成包括了第一孔洞331(第3圖) 第一列孔洞。一遮罩可用於定義多個平行線,包括了穿過各孔洞(元件符號461)上的線,主動層(元件符號210,第3圖)與填充孔洞(元件符號331,第3圖)可用一第一蝕刻製程進行蝕刻,以形成主動條紋之堆疊(元件符號451),其終止於穿過各孔洞(元件符號431)的絕緣條紋(元件符號451)。
在另一實施例中,如第4圖所繪示,孔洞可呈一列狀配置。舉例來說,孔洞形成一第一列孔洞包括了一第一孔洞331(第3圖)與一第二列孔洞包括了一第二孔洞332(第3圖),一遮罩可用於定義多個平行線,包括了穿過第一列孔洞(元件符號461)上的第一線子集,以及穿過第二列孔洞(元件符號462)上的第二線子集,主動層(元件符號210,第3圖)與填充孔洞(元件符號331、332,第3圖)可用一第一蝕刻製程進行蝕刻,以形成主動條紋的堆疊(元件符號451、452),其包括了終止於絕緣材料條紋上的第一組堆疊,絕緣材料條紋穿過第一列中每一孔洞(元件符號431),以及終止於絕緣材料條紋上的第二組堆疊,絕緣材料條紋穿過於第二列中每一孔洞(元件符號432)。
除此之外,如第7圖繪示之例,選擇閘極結構(元件符號792)可形成於第一組堆疊(元件符號455)中之主動條紋堆疊之上,且位於第二組堆疊(元件符號454、456)終止之絕緣條紋(元件符號434、436)之間。
在另一實施例中,孔洞成一第一列配置,以及多個導體柱形成一第二列配置。舉例來說,此些孔洞排列成一第一列,其包括了第一孔洞331(第3圖),導體柱排列成一第二列,其包括了導體柱221(第3圖)。一遮罩可用於定義多個平行線,包括了穿過第一列各個填充孔洞(元件符號461)上的作用線,以及穿過第二列各導體柱(元件符號471)上的作用線。主動層(元件符號210,第3圖),導體柱(元件符號221、222,第3圖)以及填充孔洞(元件符號331、332,第3圖)可用一第一蝕刻製程進行蝕刻,以形成主動條紋的堆疊(元件符號451、452),此些堆疊包括了更細導體柱(元件符號421、422)的主動條紋,主動條紋終止於穿過在各個填充孔洞與導體柱上的絕緣材料(元件符號461、471)條紋線。
如第4圖所繪示的實施例,多個包括主動條紋的堆疊藉由第一蝕刻製程形成。包括主動條紋的堆疊形成第一組與第二組包括了主動條紋的交叉堆疊,如第4圖繪示之實施例所示,第一組包括了主動條紋451、453、455與457,第二組包括了主動條紋452、454、456與458。位於第一組的主動條紋與位於第二組的主動條紋相互交替。
多個絕緣條紋在第一蝕刻製程時,從絕緣材料填充的第一列孔洞與第二列孔洞形成(元件符號331、332,第3圖)。此些絕緣條紋沿Y方向與包括了主動條紋的堆疊對位。更細的導體柱包括了第一組與第二組更細的導體柱,且相鄰於第一組與第二組主動條紋形成的交叉堆疊。舉例來說,位於第一組絕緣條紋內的絕緣條紋431與位於第一組主動條紋內的主動條紋451對位,而位於第二組絕緣條紋內的絕緣條紋432與位於第二組主動條紋內的主動條紋452對位。
多個更細的導體在第一蝕刻製程時形成於第一列導體柱與第二列導體柱(元件符號221、222,第3圖)。導體柱沿Y方向與包括了主動條紋的堆疊相互對位。此些更細的導體柱包括了第一組與第二組更細的導體柱,且相鄰於第一組與第二組主動條紋形成的交叉堆疊。舉例來說,位於第一組更細導體柱內的導體柱421與位於第一組主動條紋內的主動條紋451對位,而位於第二組更細導體柱內的導體柱422與位於第二組主動條紋內的主動條紋452對位。舉例來說,當導體柱421形成時,導體柱421比起相鄰的導體柱221(第3圖)更細。同樣的,當導體柱422形成時,導體柱422比起導體柱222(第3圖)更細。此些更細的導體柱形成於包括主動條紋的堆疊的第一端與絕緣條紋之間。
接觸墊的堆疊在第一蝕刻製程時形成於主動條紋(元件符號210,第3圖)。舉例來說,位於一第一接觸墊堆疊(元件符號112A-115A,第1圖)內的一第一接觸墊411終止了第一組主動條紋451、453、455與457於第一組主動條紋之第二端,位於第二接觸墊堆疊(元件符號102B- 105B,第1圖)內的第二接觸墊412終止了第二組主動條紋452、454、456與458於第二組主動條紋之第二端。
如第4圖所繪示,包括了主動條紋之交叉堆疊在接觸墊端與源極線端為不規則與不連續狀態,如此的特徵可能使製造過程複雜化。但絕緣材料填充的孔洞與導體柱於第一蝕刻製程前形成,第一蝕刻製程使用了一規則圖案以形成多個包括主動條紋之堆疊,多個絕緣條紋,多個源極線以及接觸墊之堆疊,因此簡化了主動條紋的製程。
第5圖繪示了此裝置中由沉積第二導體材料(元件符號510)於基板上形成一基底後的情況。導體材料之基底在接下來的製程可用於形成字元線(元件符號125-1 WL…125-2 WL,第1圖),接地選擇線(元件符號126 GSL、127GSL,第1圖),以及串選擇閘極結構(119、109,第1圖)。
第6圖繪示了此裝置,使用導體材料510形成的基底經過一第二蝕刻製程後的情況。第二蝕刻製程可使用一孔洞型圖案,包括了主動條紋(元件符號651、652),源極線(元件符號621、622),絕緣條紋(元件符號631、632),墊堆疊(BL pad),字元線(WL),接地選擇線(GSL)以及串選擇閘極結構(SSL)的圖案。第二蝕刻製程自孔洞型圖案定義的區域,沿著垂直於X-Y平面的Z方向進行多層平面的蝕刻,將第二導體材料移除。多層平面相鄰於基板上的主動層,且連結方式敘述於第1圖。第二蝕刻製程留下了導體材料510構成的基底上之一區域,以形成字元線(WL),接地選擇線(GSL)以及串選擇閘極結構(SSL)。
絕緣條紋在經過第一蝕刻製程後形成(第4圖),提供了位於兩相鄰SSL閘極結構(元件符號109、119,第1圖)之間的絕緣處理。導致了第二蝕刻製程(第6圖)簡化,因為第二蝕刻製程不需要形成孔洞以在兩相鄰的SSL閘極結構之間形成絕緣。見以下的第8A-8C圖。
第7圖繪示了此裝置,使用導體材料510形成的基底經過第三蝕刻製程後的情況。第三蝕刻製程可使用一直線型圖案且終止於主動條紋之堆疊上方,且如此可產生相較於第二蝕刻步驟的孔洞型蝕刻更淺的蝕刻效果。第二蝕刻步驟留下了一些由導體材料510形成基底的剩餘區域。舉例來說,剩餘區塊包括了由導體材料510形成的基底且位於墊堆疊(BL pad),源極線以及絕緣條紋之上,且位於字元線產生的圖案之間。導體材料510形成的基底在堆疊之上形成了字元線(元件符號760),接地選擇線(元件符號771、772),以及選擇閘極結構(元件符號781、782、783)。一個串選擇閘極結構(元件符號782)位於包括在這些堆疊中的一特定堆疊之上且與位於其他堆疊上的串選擇閘極(元件符號781、783)結構呈絕緣狀態。
第三蝕刻製程同時移除了由導體材料510形成基底的剩餘區域但不包括了字元線,接地選擇線,以及選擇閘極結構的區域。移除的剩餘區域包括了墊堆疊(BL pad),源極線與絕緣條紋之上方。
第8A圖繪示了此記憶裝置經過了如第7圖所敘述的第三蝕刻製程後,沿X-Z平面的一剖面圖。剖面圖沿一列串選擇閘極結構繪示,這些串選擇閘極結構包括了第7圖中的781-783。一個包括了開口861與862的蝕刻遮罩860沉積於導體材料510形成的基底之上。蝕刻遮罩860已經過圖案化用於定義堆疊之上的串選擇閘極結構的圖案。多個主動條紋的堆疊(元件符號850)與絕緣材料(元件符號890)交替於基板之中。一記憶材料層(元件符號895)沉積於包括主動條紋的堆疊之上。且在導體材料510組成的基底形成之前,主動條紋的至少一側壁會形成於基板之上。
根據以上的實行過程,由記憶材料形成的層895可包括多層介電質電荷儲存結構(multilayer dielectric charge storage structure)。舉例來說,一多層介電質電能儲存結構包括一穿隧層,穿隧層包括了一氧化矽材料、一由氮化矽製成之電荷儲存層以及一由氧化矽製成之阻隔層。在其他實行過程中,由記憶體材料製成的層152只包括電荷儲存層,而不包括穿隧層以及阻隔層。
在其他實施例中,不同的程式化阻抗記憶材料(program- mable resistance memory materials)可用於當作記憶材料,包括了金屬氧化物如氧化鎢或是離子摻雜的金屬氧化物,或是其他材料。許多種類的可程式金屬化材料一樣可以用於記憶材料之製造,以形成可程式化金屬胞(pro- grammble metallization cell,PMC)。一些這類型的材料可製成藉由多種電壓或電流進行程式化或抹除的裝置,且可實現每一記憶體單元儲存多位元組之操作。
第8B圖繪示了裝置經蝕刻後形成位於這些串選擇閘極結構之中的一個隔離串選擇閘極結構,這個串選擇閘極結構位於包括在堆疊中的一特定堆疊之上,且與位於其他堆疊上的串選擇閘極結構呈絕緣狀態。舉例來說一串選擇閘極結構(元件符號782)位於包括在堆疊中的一特定堆疊之上且與位於其他堆疊上的串選擇閘極(元件符號781、783)結構呈絕緣狀態。蝕刻遮罩860後來被移除。在第8B圖中,一串選擇閘極結構(元件符號782)被移動至一相鄰包括主動條紋的堆疊中央,因此串選擇閘極結構實質上與相鄰的堆疊為等距。第8C圖繪示一情況,當中位於相鄰主動條紋之堆疊(元件符號781、783)上之一串選擇閘極結構(元件符號882)置中程度較低(因遮罩860有一輕微錯置)。即使有此錯置情況發生,藉由絕緣條紋802與804,此串選擇閘極結構仍與位於堆疊中相鄰堆疊之上的串選擇閘極結構隔離。
如此處所敘述,位於記憶裝置內的主動條紋的堆疊形成第一組與第二組主動條紋之交叉堆疊。第一組包括了由一第一接觸墊堆疊內的接觸墊延伸出的條紋且終止於位於第一列絕緣條紋中對應的絕緣條紋,且第二組包括了由第二接觸墊堆疊內的位元線墊延伸出的條紋且終止於位於第二列絕緣條紋中對應的絕緣條紋。
如第8A-8C圖所繪示的剖面圖,由第一組交叉堆疊(元件符號701、803、805)中的主動條紋堆疊與絕緣條紋相交替,這些絕緣條紋位於第二組交叉堆疊(元件符號802、804)中主動條紋的終端。因此,絕緣條紋已形成一組交叉堆疊並提供更好的錯置容忍度,錯置可能發生於串選擇閘極結構與另一組交叉堆疊當中的主動條紋之間。
第9圖為一簡化流程圖900,為一記憶裝置製造方法之案例。第9圖所示之製造步驟開始於第2圖所繪示之例,提供有多個主動層(步驟910)之基板。基板上同樣有多個間隔導體柱(元件符號221、222,第2圖)穿透並連接主動層,間隔導體柱為一前導形成,而後形成一排列成第一列與第二列的源極線。
然後,多個孔洞介由蝕刻穿透主動層(步驟920)形成,以一絕緣材料如氧化物或氮化矽填滿這些孔洞以形成填充孔洞,這些孔洞可配置為一第一列孔洞和一第二列孔洞,第一列孔洞與第一列導體柱排列,而第二列孔洞與第二列導體柱排列。
基板以第一蝕刻製程進行蝕刻以形成多個主動條紋的堆疊,多個絕緣條紋與堆疊排列在一起,且接觸墊堆疊終止於主動條紋堆疊(步驟930)中的主動條紋之第二端。
基板包括了由第一導體材料製成的間隔導體柱,這些導體柱形成於源極線形成步驟之前,同樣使用第一蝕刻製程以形成更細的導體柱(元件符號421、422,第3圖),這些更細的導體柱與主動條紋堆疊的第二端與絕緣條紋(步驟940)之間的堆疊共同排列,這些更細的導體柱扮演著源極線的角色。
一種記憶材料層沉積形成於主動條紋堆疊之上,且至少位於主動層(步驟950)的側壁之上。此記憶材料層可包括多層介電質電荷儲存結構,以及不同程式化阻抗記憶材料。
一導體材料基底藉由在基板上沉積第二導體材料而形成。此導體材料基底使用第二蝕刻製程以移除某一區域(步驟960)。被移除的區域決定了主動條紋,源極線,絕緣條紋,接觸墊堆疊,字元線,接地選擇線以及串選擇閘極結構的圖案。
導體材料的基底以第三蝕刻製程進行蝕刻,用以在堆疊(步驟970)上形成字元線,接地選擇線以及串選擇閘極結構。位在一個特定堆疊上的一個串選擇閘極結構與位於這些堆疊中相鄰堆疊之上的串選擇閘極結構隔離。
第10圖為根據一實施例,一積體電路記憶體裝置製造方法之簡化方塊圖,積體電路1000中一積體電路基板上包括了一記憶陣列1060。記憶陣列1060包括了終端位於絕緣條紋上的主動條紋,絕緣條紋形成於主動條紋與字元線形成之前。
一列解碼器1040與多個字元線1045互相連接,且沿著記憶陣列1060中的列方向排列。一行解碼器1070與多個位元線1065互相連接且沿著記憶陣列1060中的行方向排列。行解碼器用以讀取和處理來自記憶陣列1060中的記憶體單元的資料。一記憶庫解碼器(bank decoder)1050藉由匯流排1055與記憶陣列1060中的記憶庫互相連接。在匯流排1030上定位並供應至行解碼器1070,列解碼器1040與記憶庫解碼器1050。在此例中藉由匯流排1075,與位於區塊1080上的檢測放大器與資料輸入結構與行解碼器1070連接。資料輸出線路1085供應資料,透過檢測放大器檢測資料並送至輸出線路1090。輸出線路1090驅動檢測資料至積體電路1000外部的目的地。從位於積體電路1000上的輸入/輸出埠藉由資料輸入線路1005輸入供應資料或由積體電路1000之內部或外部的其他資料源輸入,如多用途處理器或特殊用途處理線路,或為一模組,藉由記憶陣列1060提供系統單芯片功能置區塊1080內的資料輸入結構。
在第10圖所繪示的例子中,一控制器1010使用一偏壓狀態機控制由區塊1020內的一個或多個電壓供應單元輸入的偏壓狀態,如讀取或處理電壓。控制器1010可包括讀取與處理多層次胞(multi-level cell,MLC)作動的模式。控制器1010可使用在本技術領域中所熟知的,一組特殊用途邏輯線路來實現。在其他實施例中,此控制器包括了一多用途處理器,可在同一積體電路上實現,可執行一電腦程式以控制裝置的動作。在其他實施例中,可以利用特殊用途邏輯線路與多用途處理器的結合來實現此控制器。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
771、772‧‧‧接地選擇線
760‧‧‧字元線
781、782、783‧‧‧串選擇閘極結構
441、442‧‧‧位元線墊缺口
451、452‧‧‧主動條紋堆疊
792‧‧‧選擇閘極結構
411、491‧‧‧第一接觸墊
412、492‧‧‧第二接觸墊
421、422‧‧‧更細導體柱的主動條紋
432‧‧‧第二列孔洞
431‧‧‧孔洞
455‧‧‧第一組堆疊
434、436‧‧‧絕緣材料條紋
454、456‧‧‧第二組堆疊
Claims (1)
-
(1)
一種半導體裝置的製造方法,包括:
提供一基板,該基板具有複數個主動層;
形成複數個孔洞(BLC holes)穿過該些主動層;以及
填充一絕緣材料(OX seals)於該些孔洞,以形成複數個填充孔洞,
其中該些孔洞位於該些主動層上,因此在該填充步驟後,該些主動層可形成主動條紋的複數個堆疊,該些堆疊終止於由該絕緣材料填滿的該些孔洞。
(2)
如申請專利範圍第1項所述之方法,其中該些孔洞以列狀配置,該方法包括:
使用一遮罩定義複數條平行線,該些平行線包括各自穿過該些孔洞中該些填充孔洞的線;以及
以一第一蝕刻製程蝕刻該些主動層與該些填充孔洞,以形成主動條紋之該些堆疊,該些堆疊終止於絕緣材料之條紋,線穿過於各自的該些孔洞。
(3)
如申請專利範圍第1項所述之方法,其中該些孔洞呈一第一列與一第二列配置,該方法包括:
使用一遮罩定義複數條平行線,該些平行線包括了一第一線子集(first subset of lines)及一第二線子集(second subset of lines),該第一線子集穿過於該第一列內的各該些填充孔洞,該第二線子集穿過於該第二列內的各該些填充孔洞;而且
使用一第一蝕刻製程,蝕刻該些複數層主動層與該些填充孔洞,以形成包括主動條的該些堆疊,該些堆疊包括了一第一組堆疊及一第二組堆疊,該第一組堆疊終止於穿過各該些第一列排列的孔洞之上由絕緣材料製成的絕緣條,該第二組堆疊終止於各自穿過於該些第二列排列的孔洞之上由絕緣材料製成的絕緣條。
(4)
如申請專利範圍第3項所述之方法,其中在第二組堆疊內,該些絕緣材料的條紋位於該第二組堆疊的終止端,選擇閘極結構位於第一組堆疊的主動條紋之上,並位於該第二組堆疊的絕緣材料之間。
(5)
如申請專利範圍第1項所述之方法,其中該些孔洞呈一第一列配置,該方法包括:
形成複數個導體柱,以一第二列排列方式配置;
使用一遮罩定義複數條平行線,該些平行線包括各自穿過第一列排列配置的該些孔洞的線,以及穿過第二列排列配置的該些導體柱的線;且
使用一第一蝕刻製程蝕刻該些複數層主動層、該些導體柱及該些填充孔洞,以形成複數個堆疊,該些堆疊包括了更細的導體柱,且終止於各自穿過排列於導體柱與孔洞的絕緣條。
(6)
如申請專利範圍第1項所述之方法,包括:
以一第一蝕刻製程蝕刻該些主動層與該些孔洞內的該絕緣材料,以形成主動條紋(BL)的該些堆疊,以及與該些堆疊對位(aligned)的複數個絕緣條紋。
(7)
如申請專利範圍第6項所述之方法,其中該基板具有間隔排列且由一第一導體材料製成的複數個柱,該些柱延伸穿越並連接該些主動層,該方法包括:
使用該第一蝕刻製程蝕刻間隔排列的該些柱,以形成較窄的複數個導體柱,該些導體柱與該些堆疊對位且位於主動條紋之該些堆疊的一第一端與該些絕緣條紋之間。
(8)
如申請專利範圍第7項所述之方法,包括:
使用該第一蝕刻製程蝕刻該些主動層,以形成由接墊(BL pads)組成的堆疊,於主動條紋之該些堆疊的一第二端處終止該些主動條紋。
(9)
如申請專利範圍第8項所述之方法,包括:
藉由於基板上沉積一第二導體材料,形成由導體材料構成之一基底;且
使用一第二蝕刻製程蝕刻導體材料之該基底,以移除該些主動條紋、該些源極線、該些絕緣條紋、該些接墊之堆疊、字元線、接地選擇線以及串選擇閘極結構的圖案所定義區域上的該第二導體材料。
(10)
如申請專利範圍第9項所述之方法,包括:
使用一第三蝕刻製程蝕刻導體材料之該基底,以在該些堆疊上形成該些字元線、該些接地選擇線以及該些串選擇閘極結構,其中之一串選擇閘極結構位於一個特定的堆疊之上,該特定堆疊位於該些堆疊之中,該串選擇閘極結構與位於該些堆疊中相鄰堆疊之上的串選擇閘極結構隔離。
(11)
如申請專利範圍第9項所述之方法,包括:
在導體材料之該基底形成之前,形成一記憶材料層,該記憶材料層位於該些堆疊中的主動條紋之側壁。
(12)
一種半導體裝置的製造方法,包括:
提供具有複數個主動層的一基板;
形成穿過該些主動層的複數個孔洞(BLC holes),該些孔洞包括了一第一列孔洞與一第二列孔洞;
使用一絕緣材料填滿該些孔洞以形成填充孔洞;且
蝕刻該些主動層與該些填充孔洞以形成一第一組與一第二組交叉堆疊,該第一組交叉堆疊與該第二組交叉堆疊由該些主動條紋形成且對準並終止於該些絕緣條紋,該第一組交叉堆疊包括了由一第一接墊堆疊內之接墊延伸出的主動條紋,且終止於第一列內相應之填充孔洞剩餘的絕緣條紋,該第二組交叉堆疊包括了由一第二接墊堆疊內之接墊延伸出的主動條紋,且終止於第二列內相應之填充孔洞剩餘的絕緣條紋。
(13)
一種半導體裝置,包括:
一基板,具有主動條紋之複數個堆疊,該些堆疊中的主動條紋包括了一第一組與一第二組主動條紋交叉堆疊;以及
一第一列絕緣條紋與一第二列絕緣條紋,
其中第一組主動條紋交叉堆疊中的主動條紋自一第一接墊堆疊中的堆疊延伸且對準並終止於相應之該第一列絕緣條紋,而且位於第二組主動條紋交叉堆疊中的主動條紋自一第二接墊堆疊中的堆疊延伸且對準並終止於相應之該第二列絕緣條紋。
(14)
如申請專利範圍第13項所述之裝置,包括複數個源極線柱,該些源極線柱與該些堆疊對位且位於主動條紋之該些堆疊之一端與該第一列絕緣條紋或該第二列絕緣條紋之間。
(15)
如申請專利範圍第13項所述之裝置,包括位於該些堆疊上之字元線、該些接地選擇線以及該些串選擇閘極結構,其中之一串選擇閘極結構位於一個特定的堆疊之上,該特定堆疊位於該些堆疊之中,該串選擇閘極結構與位於該些堆疊中相鄰堆疊之上的串選擇閘極結構隔離。
(16)
如申請專利範圍第13項所述之方法,包括了一記憶材料層,該記憶材料層位於該些堆疊中的主動條紋之側壁。
(17)
一種半導體裝置,包括:
一基板,具有主動條紋之複數個堆疊,該些主動條紋在該些堆疊的一端包括導體材料條紋;以及
一列絕緣條紋,
其中位於該些堆疊中的主動條紋自一半導體墊堆疊中延伸且對準並終止於相應之該列絕緣條紋,該列絕緣條紋位於該些堆疊中由導體材料製成的主動條紋端點處。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102140451A TWI532148B (zh) | 2013-11-07 | 2013-11-07 | 半導體裝置及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102140451A TWI532148B (zh) | 2013-11-07 | 2013-11-07 | 半導體裝置及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201519411A true TW201519411A (zh) | 2015-05-16 |
TWI532148B TWI532148B (zh) | 2016-05-01 |
Family
ID=53721050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102140451A TWI532148B (zh) | 2013-11-07 | 2013-11-07 | 半導體裝置及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI532148B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109119425A (zh) * | 2018-09-27 | 2019-01-01 | 长江存储科技有限责任公司 | 3d存储器件 |
TWI706548B (zh) * | 2019-04-15 | 2020-10-01 | 旺宏電子股份有限公司 | 記憶體裝置及其製造方法 |
-
2013
- 2013-11-07 TW TW102140451A patent/TWI532148B/zh active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109119425A (zh) * | 2018-09-27 | 2019-01-01 | 长江存储科技有限责任公司 | 3d存储器件 |
CN109119425B (zh) * | 2018-09-27 | 2024-05-10 | 长江存储科技有限责任公司 | 3d存储器件 |
TWI706548B (zh) * | 2019-04-15 | 2020-10-01 | 旺宏電子股份有限公司 | 記憶體裝置及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI532148B (zh) | 2016-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI713203B (zh) | 記憶體元件及其製作方法 | |
TWI512904B (zh) | 用於三維裝置之具有多個垂直延伸之導體 | |
US9276009B2 (en) | NAND-connected string of transistors having the electrical channel in a direction perpendicular to a surface of the substrate | |
US8993429B2 (en) | Interlayer conductor structure and method | |
US8970040B1 (en) | Contact structure and forming method | |
TWI447851B (zh) | 多層連線結構及製造方法 | |
TWI580087B (zh) | 記憶裝置及其製造方法 | |
US8981567B2 (en) | 3-D IC device with enhanced contact area | |
TWI566365B (zh) | 接觸結構及形成方法以及應用其之回路 | |
US20140140131A1 (en) | Three dimensional gate structures with horizontal extensions | |
CN109585454A (zh) | 3d存储器件及其制造方法 | |
TWI548034B (zh) | 記憶體裝置與其製造方法 | |
TW201436176A (zh) | 3d nand記憶體的陣列配置 | |
TWI570893B (zh) | 具有交錯之控制結構的三維陣列記憶體構造 | |
TWI515876B (zh) | 接觸窗結構與形成方法 | |
TWI532148B (zh) | 半導體裝置及其製造方法 | |
TWI575661B (zh) | 具有鏡像落著區之多層三維結構 | |
TWI569378B (zh) | 記憶體架構及其製造方法 | |
CN208690260U (zh) | 3d存储器件 | |
CN104637882B (zh) | 半导体装置及其制造方法 | |
CN105448922A (zh) | 具有交错的控制结构的三维阵列存储器装置 | |
CN105845630A (zh) | 一种存储器装置及其制造方法 | |
CN103094201B (zh) | 存储器装置及其制造方法 | |
TW201814885A (zh) | 三維電容及其製造方法 | |
US20150091076A1 (en) | Isolation formation first process simplification |