JP2010049776A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP2010049776A JP2010049776A JP2008215725A JP2008215725A JP2010049776A JP 2010049776 A JP2010049776 A JP 2010049776A JP 2008215725 A JP2008215725 A JP 2008215725A JP 2008215725 A JP2008215725 A JP 2008215725A JP 2010049776 A JP2010049776 A JP 2010049776A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory cell
- resistance
- wiring
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】読み出し時のリーク電流の低減を図る不揮発性メモリ装置を提供する。
【解決手段】極性の異なる電圧を印加することで抵抗状態が変化する抵抗変化素子と印加電圧に応じて前記抵抗変化素子に流れる電流を制限する電流制限素子とを直列に接続してなるメモリセル1、2と、複数のワード線WL1〜WL5と、複数のビット線BL1〜BL4と、ワード線とビット線とが交差する点でお互いを接続するようにメモリセル1、2を配置してなるメモリアレイと、メモリセル2が接続されたワード線WL2〜WL5の1つを選択して読み出し電圧を印加しかつワード線WL1を接地電圧に接続するローデコーダ及びワード線ドライバ3と、前記読み出し電圧が印加されているワード線に接続されたメモリセル2とメモリセル1との分圧として各ビット線に現れる電圧を所定のしきい値電圧と比較するコンパレータ7とを備える。
【選択図】図1
【解決手段】極性の異なる電圧を印加することで抵抗状態が変化する抵抗変化素子と印加電圧に応じて前記抵抗変化素子に流れる電流を制限する電流制限素子とを直列に接続してなるメモリセル1、2と、複数のワード線WL1〜WL5と、複数のビット線BL1〜BL4と、ワード線とビット線とが交差する点でお互いを接続するようにメモリセル1、2を配置してなるメモリアレイと、メモリセル2が接続されたワード線WL2〜WL5の1つを選択して読み出し電圧を印加しかつワード線WL1を接地電圧に接続するローデコーダ及びワード線ドライバ3と、前記読み出し電圧が印加されているワード線に接続されたメモリセル2とメモリセル1との分圧として各ビット線に現れる電圧を所定のしきい値電圧と比較するコンパレータ7とを備える。
【選択図】図1
Description
本発明は、電気抵抗の変化する抵抗変化素子を用いて電気的にデータの書き込みまたは消去が可能なメモリセルからなる不揮発性メモリを複数個配列した不揮発性メモリ装置に関し、特に、個々のメモリセルが2端子の電流制限素子を有するクロスポイント型の不揮発性メモリ装置に関する。
不揮発性メモリ装置は、携帯電話機やデジタルカメラなどの携帯機器に広く搭載され、急速に利用が拡大している。そして近年、音声データや画像データが取り扱われる機会が増加し、これまで以上に大容量で、且つ高速に動作する不揮発性メモリ装置が強く要望され始めている。また、同時に携帯機器用途が多いため低消費電力への要求も、さらに強まっている。
このような要求に対して、近年、メモリセルがトランジスタのような選択用素子を備えず、記憶素子と電流制御素子(例えばダイオード)とを直列に接続した構成をなし、このメモリセルの両端が直接、ワード線(行選択線)とビット線(列選択線)に接続してメモリアレイを形成するクロスポイント型の不揮発性メモリ装置(以下、クロスポイントメモリともいう)の提案が増えている。
これは選択トランジスタを省くことから、トランジスタに必要なレイアウト面積と制御用配線が無くなり、配線ルールの最小ピッチの高密度なメモリアレイが可能となり、大容量化に適しているためである。特に電気パルスで高速に抵抗変化するReRAM(Resistive RAM)では、抵抗変化膜を一対の電極で挟んだシンプルな構造のため、半導体プロセスの配線層やプラグを利用して、非常に高密度なメモリ装置が実現可能であると期待されている。
図12に示されるクロスポイントメモリ65は、特許文献1に開示されるクロスポイントメモリであり、行選択線62と列選択線60とが交差するポイントにメモリセル61が配置され、メモリセル61は抵抗変化素子64と電流制限素子(ダイオード)66からなっている。
このダイオード66は、よく知られた片方向(順方向)に電流が流れる特性を持つ。
図13は横軸に電圧をとり、縦軸に電流をとった電圧−電流特性である。例えば、市販されている汎用ダイオードを例にとると、順方向電流(a)は0.2Vの電圧印加で約100μA〜1mA程度流れる。
図13は横軸に電圧をとり、縦軸に電流をとった電圧−電流特性である。例えば、市販されている汎用ダイオードを例にとると、順方向電流(a)は0.2Vの電圧印加で約100μA〜1mA程度流れる。
これに対し、逆方向電流(b)は印加電圧がブレーク電圧に達するまではほぼ一定で、約10nA〜1μA程度と極めて小さい。電流の絶対量はダイオード素子のサイズで変わるが順方向電流と逆方向電流の比はサイズによらず類似する。
このため図14のように選択メモリセルの行選択線に電圧V、列選択線に−V、行非選択線に電圧−V、列非選択線に電圧Vを印加し、非選択メモリセルの両端の電圧を同電位または逆バイアスにすることで、非選択メモリセルにはほとんど電流が流れず、クロスポイントメモリのアレイサイズが大容量であってもリーク電流を微少に抑えることができる。
このような片方向のダイオードを用いる構成では、メモリセル内の抵抗変化素子64が、非特許文献1に示された図15のような変化特性でなければならない。つまり単極性の印加電圧の電圧値を制御することによって高抵抗への変化と低抵抗への変化の両方ができる単極性動作の抵抗変化素子である必要がある。そして単極性動作の抵抗変化素子は、多くの場合、リセットに要する時間が、セットに要する時間に比べて長いという特性を有する。
これに対し、特許文献2や本発明で用いるような両極性動作の抵抗変化素子、つまり正極性および負極性のうち一方の極性の電圧印加で高抵抗状態へ変化し他方の極性の電圧印加で低抵抗状態へ変化する抵抗変化素子では、一般に、リセット時もセット時と同様に高速動作が可能であるという優位な特徴を有する。しかしながら、前述したダイオードを用いるようなクロスポイント構造のメモリアレイに、両極性動作の抵抗変化素子を用いる場合には接続されるダイオードが双方向に電流を流せる(以降、双方向ダイオードとも言う)必要がある。
図16に示したような一例の双方向ダイオードの順方向電流(a)および逆方向電流(b)は、極性は反転するが絶対値はほぼ等しく、それぞれ±0.2Vの電圧印加で100μA〜1mA程度(符号省略)流れる。
この場合は、図14のようにメモリセルを非選択とするために逆バイアスを印加する方式を用いることができないから、例えば図17のように、選択メモリセルの列選択線を接地電圧GNDとし、行選択線をリード電圧Vrとし、行および列非選択線をいずれもハイインピーダンスに開放(HZ)したときにも、実線で示される選択メモリセルの電流パスだけでなく、最短経路でメモリセルを3つ通るような点線で示される漏れ電流パス(リークパスともいう)が非常に多く存在することになる。
このようなリークパスは、読み出し時の感度を劣化させ、また消費電流を増大させるといった問題を引き起こす。
この問題に対して、例えば特許文献3で示されているような、クロスポイントの全メモリアレイのエリアをトランジスタスイッチなどでより小さなブロックに分割する技術を用いて、リークパスを許容できる量まで減少させることは可能である。
特開2005−182986号公報
特開2004−185755号公報
特許第3913258号公報
「Highly Scalable Non−volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses」 0−7803−8684−1/04/$20.00 (c)2004 IEEE
上述のように、両極性動作の抵抗変化素子と双方向ダイオードとを直列に接続したメモリセル(以降、双方向メモリセル)を用いてクロスポイントメモリを構成したときに、ダイオードの逆バイアスのオフ領域を用いてメモリセルを非選択とする方式が採れないため、クロスポイントのセル数が多くなるほどリーク電流が増える。
図18に、両極性動作の抵抗変化素子が低抵抗状態で1kΩ、高抵抗状態で10kΩに変化し、それに汎用ダイオードを双方向接続した双方向メモリセルを用いてクロスポイントメモリアレイ構成したときの、簡易シミュレーションを示す。
このシミュレーションでは、行及び列の選択線にリード電圧を印加し、その他の非選択線はフローティング(ハイインピーダンスに開放)されたときの、選択線に流れるリード電流を算出している。
図18のI1は非選択メモリセルが全て低抵抗状態(以降、Rlと記す)、選択メモリセルもRlで全てのメモリセルがRlにあるときのメモリアレイを構成する全メモリセル数とリード電流の変化であり、構成上最もリーク電流が多い場合である。一方、I2は非選択メモリセルが全て高抵抗状態(以降、Rhと記す)、選択メモリセルもRhで全てのメモリセルがRhにあるときのメモリアレイを構成する全メモリセル数とリード電流の変化を示しており、構成上最もリーク電流が小さくなる場合である。
図18に見られるように、1ビットの選択メモリセルを読み出すのに、最悪条件で1mA以上の電流が必要となる。
一般にメモリ装置から高速にデータを読み出すために複数のビットを並列で読み出すマルチビットリードがなされるが、その場合は並列数が大きくなるほどリーク電流が増加する。例えば20ビットのマルチビットリードを行なえば20mA以上の電流が必要となり、低消費電流化の要望を満足することができない。
このような問題に対する対策として、既に述べたように、クロスポイントのメモリアレイを小さいブロックに小分けすることが考えられる。
しかしながら、そのような対策を講じるには、メモリアレイをブロックに分離するためのトランジスタスイッチなどが必要になり、そのレイアウトエリアのためにメモリアレイの容量密度が減少してしまう。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、抵抗変化素子とダイオードとからなるメモリセルを用いたクロスポイントにおける非選択メモリセルへのリーク電流を、トランジスタを用いることなく減少せしめ、メモリアレイの有効面積サイズを減少させること無く、両極性動作の抵抗変化素子からなる双方向セルを用いたクロスポイント型のメモリアレイを有する半導体記憶装置において、良好な低消費電流化を図る点にある。
この目的を達成するため、本発明にかかる不揮発性メモリ装置は、極性の異なる電圧を印加することで高抵抗状態と低抵抗状態の少なくとも2値以上の抵抗値間を変化する抵抗変化素子と、印加電圧に応じて前記抵抗変化素子に流れる電流を制限する電流制限素子とが直列に接続されたメモリセルと、一方向に延設された複数の第1配線と、前記一方向とは異なる方向に延設された複数の第2配線と、前記第1配線と前記第2配線とが交差する点でお互いを接続するように前記メモリセルが配置されたメモリアレイと、前記複数の第1配線の1つを選択し、選択された第1配線に第1電圧を印加するドライバと、前記選択された第1配線に接続されたメモリセルを選択メモリセルとし、前記選択メモリセルを介して接続される各第2配線を前記第1電圧とは異なる第2電圧に接続する分圧用の抵抗と、前記第1電圧と前記第2電圧の印加中に、前記分圧用の抵抗と前記選択メモリセルとの分圧として前記第2配線に現れる電圧を所定のしきい値電圧と比較する比較器とを備える。
このような構成によれば、選択メモリセルの状態を読み出す際に、必ず前記分圧用の抵抗を介して電圧が印加されるため、前記分圧用の抵抗の値に応じて、消費電流が削減される。
また、前記複数の第1配線のうちの特定の1つを分圧用第1配線とし、前記分圧用第1配線と各前記第2配線との間に接続されたメモリセルを前記分圧用の抵抗とし、前記ドライバは、前記選択された第1配線に前記第1電圧を印加するとともに、さらに、前記分圧用第1配線に前記第2電圧を印加し、前記分圧用の抵抗であるメモリセルは、任意の高抵抗状態に固定される。
この構成によれば、前記分圧用の抵抗であるメモリセルは、データ記憶には使用しない冗長なメモリセルで高抵抗状態に保たれている。前記分圧用の抵抗を、高抵抗化したメモリセルで構成することにより、ロットばらつきによりメモリアレイ全体の高抵抗値がシフトしても、それに応じて分圧用の抵抗の値も同じメモリセルを代用することから同様にシフトするため、そのバラツキを吸収できる。また、製造プロセスが更なる微細な構造に進み高抵抗値のレンジがシフトしても同様に対応できる。すなわち、この構成により、ばらつきの少ない前記分圧用抵抗を、メモリアレイの中に適宜に作りこむことが可能となる。
そして、前記ドライバが前記選択された第1配線と前記分圧用第1配線との間に所定の電圧を印加中に、前記比較器が前記第2配線に現れる電圧レベルをしきい値比較し、前記選択された第1配線に接続される前記選択メモリセルが高抵抗状態か低抵抗状態かを判別する。
このような方法でメモリセルの抵抗状態に応じて記憶されているデータを読み出すことで、読み出し電圧の印加で発生する全ての電流パスが前記分圧用の抵抗として高抵抗状態に固定されたメモリセルを通ることになり、消費電流が削減される。特に、選択された第1配線に接続される選択メモリセルを同時に並列して読み出すマルチビットリードを行なった場合でも電流量の増加は緩和され、良好な低消費電流化を図った不揮発性メモリ装置を提供できる。
また、前記不揮発性メモリ装置は、さらに、前記比較器による比較の結果と当該結果の期待値とが異なる場合に、前記分圧用の抵抗であるメモリセルの抵抗値を、高抵抗状態の範囲内で変更する調整部を備えてもよい。
この構成によれば、同一の第2配線に接続されデータ記憶に使用される前記メモリセルの中に、高抵抗状態に設定したにもかかわらず低抵抗状態が読み出されたエラーセル、および低抵抗状態に設定したにもかかわらず高抵抗状態が読み出されたエラーセルのうち、何れか一方のエラーセルが存在している場合に、前記第2配線に接続された前記分圧用の抵抗であるメモリセルの抵抗値を変更することで、分圧で得られる電圧を正しい方向へシフトせしめ、エラーセルの救済を図ることができる。
すなわち、これにより工場での検査工程でメモリセルのエラーにより不具合品となった不揮発性メモリ装置を救済し、歩留の向上が可能である。さらに、市場において後天的に発生したエラーセルに対しても、通常のメモリ動作以外の合間を利用して前記調整動作による救済を図ることによって、不揮発性メモリ装置の信頼性向上も図ることができる。
また、前記メモリセルのそれぞれは、抵抗変化素子と電流制限素子とを直列に接続してなるものであってもよく、前記抵抗変化素子は、タンタルの酸化物を含む抵抗変化膜を一対の電極で挟んでなることが望ましい。
この構成によれば、前記分圧用の抵抗であるメモリセルの抵抗値が、書き込みパルスの電圧値やパルス幅を制御することで正確に変更できるので、メモリ装置の更なる歩留や信頼性の向上が実現できる。
以上のように、本発明の不揮発性記憶装置によれば、分圧用の抵抗と読み出しの対象となる選択メモリセルとで読み出し電圧を分圧して得られる電圧を比較器で検出することで、前記選択メモリセルの抵抗状態に応じて保持されているデータの読み出しを行うので、前記読み出し電圧の印加で発生する全ての電流パスが、前記分圧用の抵抗を通ることとなる。
その結果、リーク電流を良好に低減するとともに、複数のメモリセルを同時に並列にデータリードした場合でもリーク電流の上昇を緩和し、低消費電流化を図った不揮発性メモリ装置を提供できる。
この構成は、抵抗変化素子を用いたクロスポイント型の不揮発性メモリ装置であって、前記抵抗変化素子が両極性の電圧を印加されることで高抵抗状態と低抵抗状態との間で変化するために、片方向特性のダイオードの挿入によりリーク電流を遮断できない場合に、とりわけ有効な低消費電流化を実現である。
本発明に係る不揮発性メモリ装置の一実施の形態について、図面に基づいて説明する。
(第1の実施形態)
図1に、第1の実施形態に係る不揮発性メモリ装置100のブロック図を示す。図1において、メモリセル1及びメモリセル2は、格子状に配置されたワード線WL1〜WL5とビット線BL1〜BL4とが交差する位置に設けられ、クロスポイント型のメモリアレイをなしている。
図1に、第1の実施形態に係る不揮発性メモリ装置100のブロック図を示す。図1において、メモリセル1及びメモリセル2は、格子状に配置されたワード線WL1〜WL5とビット線BL1〜BL4とが交差する位置に設けられ、クロスポイント型のメモリアレイをなしている。
メモリセル1およびメモリセル2は、極性の異なる電圧を印加することで高抵抗状態と低抵抗状態の少なくとも2値以上の抵抗値間を変化する抵抗変化素子5と双方向電流制限素子6(例えば双方向のダイオード)からなっており、メモリセル1は、後で説明する分圧用の抵抗であるメモリセルであり、抵抗変化素子が高抵抗状態に固定される。また、メモリセル2は通常のデータ記憶に用いるデータメモリセルで、抵抗変化素子が低抵抗状態および高抵抗状態のうち記憶するデータに応じた一方に設定される。
ローデコーダ及びワード線ドライバ3(以下適宜、ワード線ドライバと略す)は、システムコントローラ及びデータバッファ9(以下適宜、システムコントローラと略す)からの指示によって、ワード線に接続されたドライバの出力を所定の電圧に調整し、またはハイインピーダンスに開放する。
カラムデコーダ及びビット線ドライバ4(以下適宜、ビット線ドライバと略す)は、システムコントローラ9からの指示によって、ビット線に接続されたドライバの出力を所定の電圧に調整し、またはハイインピーダンスに開放する。
コンパレータ7は、ビット線BL1〜BL4の電圧を所定の参照電圧(図示せず)と比較し、比較結果を“H”、“L”のディジタル信号として読み出し用ワードレジスタ8に出力する電圧比較器として動作する。
読み出し用ワードレジスタ8は、入力された読み出しデータを内部のレジスタに蓄え、システムコントローラ9の指示に従って出力する。
ホストインターフェース10は、不揮発性メモリ装置100と外部装置との間でデータおよび制御コマンドを通信する。
システムコントローラ及びデータバッファ9は、前記外部装置からホストインターフェース10を介して与えられるコマンドおよびデータに応じて、ワード線ドライバ3およびビット線ドライバ4を制御して、メモリアレイへのデータの書き込みや、メモリアレイからのデータの読み出しを行なう。
なお、図1ではワード線が5本、ビット線が4本のメモリアレイを例示したが、本発明はこの本数及び縦横比に限定されるものでない。
次に、不揮発性メモリ装置100におけるデータの書き込み動作について説明する。
システムコントローラ9は、ホストインターフェース10から与えられる書き込みコマンドと書き込みデータに従い、内部のデータバッファに書き込みデータを格納する。
システムコントローラ9は、ホストインターフェース10から与えられる書き込みコマンドと書き込みデータに従い、内部のデータバッファに書き込みデータを格納する。
さらにシステムコントローラ9は、書き込みデータを記録するアドレスに相当する選択メモリセルに書き込みパルスを印加する。
先に述べたように抵抗変化素子は、極性の異なる電圧を印加することで高抵抗状態と低抵抗状態の少なくとも2値以上の抵抗値間を変化する特性を有し、低抵抗化電圧をVrl、高抵抗化電圧をVrhとすると、メモリセルに対してVrlとVrhは互いに極性が異なるように印加される。
例えば、選択メモリセルの抵抗変化素子を低抵抗状態(Rl)に変化させる場合は、アレイの全てのメモリセルが接続されるワード線とビット線が1/2Vrlとなる電圧に予め印加される(以降、プリチャージ動作ともいう)。その後に選択メモリセルが接続されるビット線は接地電圧(GND)に、選択メモリセルが接続されるワード線は低抵抗化電圧Vrlへと変化させ、選択メモリセルにVrlの電圧振幅が印加されて選択メモリセルのみが低抵抗状態へと変化する。
一方、選択メモリセルの抵抗変化素子を高抵抗状態(Rh)に変化させる場合は、アレイの全てのメモリセルが接続されるワード線とビット線が1/2Vrhとなる電圧にプリチャージした後、選択メモリセルが接続されるワード線は接地電圧に、選択メモリセルが接続されるビット線は高抵抗化電圧Vrhへと変化させ、選択メモリセルにVrhの電圧振幅が印加されて選択メモリセルのみが高抵抗状態へと変化する。このように、それぞれの1/2電圧に予めプリチャージすることは、選択セルにVrlやVrhのパルスが印加されたときの過渡時に誤って非選択メモリセルにVrlやVrhに近い電圧振幅がかからないようにし、誤書き込みを防止するためである。
なお、この書き込み動作は双方向メモリセルを用いたクロスポイント型のメモリ装置における一般的な技術の一例であり、例えばプリチャージに用いる電圧値やプリチャージの方法や順序など、前述の内容に限定されるものでない。
次に、本発明の特徴である、不揮発性メモリ装置100における読み出し動作について説明する。
読み出し動作に関する不揮発性メモリ装置100の大きな特徴は、各ビット線を、分圧用の抵抗であるメモリセル1(以下適宜、冗長メモリセルと略す)を介して、基準電圧に接続する点にある。ここで、冗長メモリセルは、メモリセルの抵抗変化素子がRhに固定され、データを記憶しないメモリセルである。各ビット線の冗長メモリセルは、例えば分圧用の共通のワード線を介して基準電圧を発生する電圧源に接続されてもよく、また基準電圧は接地電圧であってもよい。
図1では、冗長メモリセル1は分圧用のワード線WL1に接続されている。
図2は、図1のメモリアレイ部のみを平面的に示し、読み出しのための各配線に印加する電圧およびパルス電圧を示した模式図である。
図2は、図1のメモリアレイ部のみを平面的に示し、読み出しのための各配線に印加する電圧およびパルス電圧を示した模式図である。
図2では、ビット線とワード線との交差点における円でメモリセルを示している。WL1に接続された斜線を付した円が、冗長メモリセルを表している。また、太線の円が選択メモリセルを表し、それ以外の円が非選択メモリセルを表している。
図2に示したように、冗長メモリセルが接続されるWL1には接地電圧が印加され、選択メモリセルが接続されるWL4には読み出し電圧Vrが印加される。それ以外の非選択ワード線(WL2、WL3、WL5・・・)へのワード線ドライバの出力はハイインピーダンスとされている。これにより、各ビット線には、印加される読み出し電圧Vrを冗長メモリセルと選択メモリセルとで分圧した電圧が現れることになる。
このことを、より分かりやすく説明するための説明図を図3及び図4に示した。
図3及び図4では、白い矩形がRlのデータメモリセルを表し、黒い矩形がRhのデータメモリセルを表している。斜線を付した矩形が、Rhに固定された冗長メモリセルを表している。また、選択メモリセルを最前列に記載し、非選択メモリセルを2列目以降に記載している。
図3及び図4では、白い矩形がRlのデータメモリセルを表し、黒い矩形がRhのデータメモリセルを表している。斜線を付した矩形が、Rhに固定された冗長メモリセルを表している。また、選択メモリセルを最前列に記載し、非選択メモリセルを2列目以降に記載している。
図3及び図4から、選択メモリセルに接続されたワード線に読み出し電圧Vrの電圧パルスが印加され、冗長メモリセルに接続されたワード線に接地電圧が印加されるとき、各ビット線に、選択メモリセルと冗長メモリセルとで読み出し電圧Vrを分圧した電圧が現れることが理解される。
このとき、リーク電流(選択メモリセル以外に流れる電流)は、全てのメモリセルがRlのとき最大となり、全てのメモリセルがRhのとき最小になる。
また、コンパレータ7に入力される各ビット線の電圧は、非選択メモリセルを通して、他のビット線の電圧から影響を受ける。この影響は、全ての非選択メモリセルがRlである場合に最も大きくなる。
例えば、図3に示すように、選択メモリセルのうち1つがRhで残りの全てがRlのとき、当該1つのRhの選択メモリセルに接続されたビット線の電圧は、他のRlの選択メモリセルに接続されたビット線の電圧によって押し上げられ、Rhの選択メモリセルについて得られる電圧の最大値となる。
また、図4に示すように、選択メモリセルのうち1つがRlで残りの全てがRhのとき、当該1つのRlの選択メモリセルに接続されたビット線の電圧は、他のRhの選択メモリセルに接続されたビット線の電圧によって押し下げられ、Rlの選択メモリセルについて得られる電圧の最小値となる。
ここで、ワード長が20ビットの(つまり、20個のメモリセルが並列に選択される)メモリアレイについて、メモリセル数を増加させていったときのビット線電圧とリーク電流とをシミュレーションにより求めた。ここで、抵抗変化素子の抵抗値は、Rlのとき1kΩとし、Rhのとき10kΩとした。
図5は、Vrとして6Vの読み出しパルスを選択ワード線に印加したときのビット線電圧の、メモリアレイを構成する総メモリセル数に対する推移を示すグラフである。ここでは非選択のメモリセルはすべてRlとしている。
図5において、V1は、1個の選択メモリセルがRh、19個の選択メモリセルがRlとなっているときの、Rlの選択メモリセルに接続されたビット線の電圧を示している。
V2は、1個の選択メモリセルがRl、19個の選択メモリセルがRhとなっているときの、Rlの選択メモリセルに接続されたビット線の電圧を示している。V2は、前述したように、Rlの選択メモリセルについて得られる電圧の最小値である。
V3は、1個の選択メモリセルがRh、19個の選択メモリセルがRlとなっているときの、Rhの選択メモリセルに接続されたビット線の電圧を示している。V3は、前述したように、Rhの選択メモリセルについて得られる電圧の最大値である。
V4は、1個の選択メモリセルがRl、19個の選択メモリセルがRhとなっているときの、Rhの選択メモリセルに接続されたビット線の電圧を示している。
V2がV3よりも大きい限り、V2とV3との間に設けたしきい値を用いて各メモリセルの抵抗状態を正しく判定することができる。
図5から、メモリアレイのサイズが1kビット以上でも良好な判定が可能であることがわかる。
図6は、メモリアレイに流れる電流値の、メモリアレイを構成する総メモリセル数に対する推移を示すグラフである。
図6において、I1は、メモリアレイ内の全てのメモリセルがRlであるときの電流値を示している。
I2は、全ての選択メモリセルがRhであり、全ての非選択メモリセルがRlであるときの電流値を示している。
図6から、20ビットの複数ビットの並列リードでも、電流値が4mA以下に抑制されていることがわかる。
以上説明したように、不揮発性メモリ装置100によれば、Rhに固定された少量(例えば1ワード)の冗長メモリセルをメモリアレイ内に設け、冗長メモリセルに接続されたワード線と読み出しの対象となる選択メモリセルに接続されたワード線と間に所定のリード電圧を印加して、冗長メモリセルと選択メモリセルとでリード電圧を分圧した電圧をビット線から読み出すことにより、選択メモリセルの抵抗状態を判定する。
この構成では、全ての電流パスがRhに固定された冗長メモリセルを通過するため、リーク電流が大幅に削減される。
また、メモリアレイのサイズが例えば1kビット以上に大きくなった場合でも、Rhの選択メモリセルおよびRlの選択メモリセルを区別可能な電圧がビット線から読み出され、各メモリセルの抵抗状態を正しく判定することができる。
ここでは、Vrとして6Vの例を示したが、この電圧値に限定されるものでない。さらに各抵抗変化素子には、経路上の全てのダイオードと抵抗変化素子とによって分圧された電圧が素子に印加されることになるが、この素子に印加される分圧で各抵抗変化素子の抵抗状態が変化することがないように適切なVrの値が設定されることは言うまでもない。
(第1の変形例)
不揮発性メモリ装置100には、図1に示したように、1ワードの冗長メモリセルが設けられている。
不揮発性メモリ装置100には、図1に示したように、1ワードの冗長メモリセルが設けられている。
不揮発性メモリ装置100を大容量化するために、例えばビット線の数(ワード長)を固定してワード線の数(ワード数)を増やすことによって、メモリアレイを構成する総メモリセル数を増やすことが考えられる。この場合、冗長メモリセルと選択メモリセルとの距離が離れるほど、ビット線の大きな配線抵抗がセル間に入ることになり、ビット線に現れる分圧電圧がオフセットされる選択メモリセルができてしまう。これにより選択メモリセルのRhとRlとを区別するための電圧幅が狭まる問題が発生する。
この問題の改善のために、図7に示すメモリアレイの構成を採ることが望ましい。図7は、図2と同じ表記法で表される。
図7に示すメモリアレイでは、(n+1)本のワード線のうちの1つに冗長メモリセルが設けられている。このように構成されるメモリアレイによれば、分圧電圧を生成するための冗長メモリセルと選択メモリセルとの距離は、ワード線の数で1/2n以下に抑制できる。選択されたメモリセルに対し、どの冗長メモリセルが適切かを判断し用いるかは、システムコントローラにより決定される。
分圧電圧の生成に用いるべき、より近くにある冗長メモリセルが一意に定まるように、nは偶数であることが望ましい。なお、nの値は抵抗変化素子の抵抗変化率、変化レンジ、およびばらつき量、ならびに配線抵抗値に応じて、最適に設計される。
ここでは、分圧用の抵抗は冗長メモリセルで構成したが、もちろんその他の固定抵抗やトランジスタのオン抵抗などで構成されてもよい。ただし、冗長メモリセルで構成するほうが、製造におけるセル固有のバラツキや、微細化による抵抗値の変更に対応できると共に、歩留の点でも優れている。
(第2の変形例)
本発明の不揮発性メモリ装置で用いるメモリアレイは、図1に示されるような、1層に設けられたワード線、および1層に設けられたビット線で挟まれた1層のメモリセルで構成されたメモリアレイに限定されるものでない。例えば、図8に示されるような、メモリセルが3層に設けられたメモリアレイを用いた3次元階層構造のクロスポイント型の不揮発性メモリ装置も本発明に含まれる。
本発明の不揮発性メモリ装置で用いるメモリアレイは、図1に示されるような、1層に設けられたワード線、および1層に設けられたビット線で挟まれた1層のメモリセルで構成されたメモリアレイに限定されるものでない。例えば、図8に示されるような、メモリセルが3層に設けられたメモリアレイを用いた3次元階層構造のクロスポイント型の不揮発性メモリ装置も本発明に含まれる。
図8に示されるメモリアレイにおいて、第1層、第3層、および第5層の配線層に、ビット線BLm−1、BLm−3、BLm−5(mは各層でのビット線の番号)が配置され、第2層、第4層、および第6層の配線層に、ワード線WLn−2,WLn−4,WLn−6(nは各層でのワード線の番号)が配置される。そして対応する配線層に配置されたビット線とワード線との交点にメモリセルが設けられている。
各層の同じ番号nのワード線は積層方向に通る接続プラグ線WLnpで互いに接続され、スイッチWLSWnを介してグローバルワード線WLngに接続される。例えば図8中の最前面に示した各層のワード線WL1−1、WL1−2、WL1−3は積層方向に通る接続プラグ線WL1pによって互いに接続され、トランジスタなどで構成されるスイッチWLSW1を介して、グローバルワード線WL1gに接続される。
グローバルワード線は既に説明したワード線ドライバ3に接続される。さらに各層のビット線も積層方向に通る接続プラグ線及びスイッチ(図示せず)を通じてグローバルビット線(図示せず)に接続され、さらにグローバルビット線を介してビット線ドライバ4とコンパレータ7に接続される。
そして、WL1−2、WL1−4、WL1−6に接続されるメモリセル(斜線を付した矩形で示される)が前述の冗長メモリセルである。
このように、図8のメモリアレイの構成は3次元の階層構造をなしているものの、回路構成としては図1のメモリアレイに展開でき、等価であることが容易に理解できる。
なお、本例では階層数が3層の構成を示したが、これに限定されるものではない。つまり、所定のワード線に接続される全てのメモリセルがRhに固定された冗長メモリセルを設ける設計思想となる構成であればよい。
(第2の実施形態)
次に、第2の実施の形態における不揮発性メモリ装置について、図9を用いて説明する。
次に、第2の実施の形態における不揮発性メモリ装置について、図9を用いて説明する。
図9の不揮発性メモリ装置200が、図1の不揮発性メモリ装置100と異なる点は、構成要素として、システムコントローラ9の内部に、冗長メモリセルの抵抗値をRhの範囲内で所望の値に調整する制御を行う冗長メモリセル調整部11が含まれていることである。
そして、比較のための参照電圧を入力できるコンパレータ20と、コンパレータ20に入力する参照電圧をシステムコントローラ9の指示に従って切り替える可変出力ドライバ21と、カラムデコーダ及びレベル可変ビット線ドライバ23(以下適宜、レベル可変ビット線ドライバと略す)が具備される。
レベル可変ビット線ドライバ23は、システムコントローラ9の指示に従い、選択メモリセルおよび冗長メモリセルに書き込みパルスを印加する。特に、冗長メモリセル調整部11の指示に従い、冗長メモリセルに印加する書き込みパルスの電圧、パルス幅を可変に制御する。
冗長メモリセル調整部11は、例えばマイクロプロセッサ等で構成されるシステムコントローラ9のプログラム処理の一つとして実現可能である。このプログラム処理は、不揮発性メモリ装置200が製造される工程で実施され、また、出荷後の通常のメモリ動作の合間に実施されるもので、製品歩留の向上及び不良ビットセルの救済が目的である。
冗長メモリセル調整部11にて行われる処理の流れについて、図10のフローチャートを用いて説明する。
図10の処理は、1組の冗長メモリセルとの組み合わせで分圧電圧を生成する全てのデータメモリセルを単位アレイとして、単位アレイごとに行われる。例えば、図7に示すメモリアレイの構成では、第k列のワード線が分圧用のワード線であって冗長メモリセルが接続されているとき、当該冗長メモリセル、および両側のn本のワード線WL(k−n/2)〜WL(k−1)、WL(k+1)〜WL(k+n/2)に接続されるデータメモリセルが単位アレイをなす。また、図1に示すメモリアレイの構成では、メモリアレイ全体が1つの単位アレイをなす。
図10の処理を開始するまでに、冗長メモリセルを調整する前の検査データとして、データメモリセルをRhおよびRlの2種類の抵抗状態に設定した後にそれぞれ読み出された抵抗状態を収集しておく。検査データの収集処理については、説明を省略する。
判断1で、設定した抵抗状態とは異なる抵抗状態が読み出されたメモリセルであるエラーセルがあるか否かを判断し、単位アレイ内にエラーセルが無ければ処理16に移り、次の単位アレイの処理へ移行するか、または次の単位アレイがなければ、処理を終了する。
判断1で、単位アレイ内にエラーセルがあれば、判断2でエラーの内容を分析する。
判断2で、同一のビット線に接続されている(つまり、分圧電圧を生成するために同一の冗長メモリセルと組み合わされる)データメモリセルの中に、Rhに設定したにもかかわらずRlであると読み出されるエラー(以降、Erhと記す)を起こしたエラーセルと、Rlに設定したにもかかわらずRhであると読み出されるエラー(以降、Erlと記す)を起こしたエラーセルの両方が存在した場合、処理15に移り、救済不能と判断して、単位アレイを不良アレイとして記録し、代替アレイに置き換える処理を行う。
判断2で、同一のビット線に接続されている(つまり、分圧電圧を生成するために同一の冗長メモリセルと組み合わされる)データメモリセルの中に、Rhに設定したにもかかわらずRlであると読み出されるエラー(以降、Erhと記す)を起こしたエラーセルと、Rlに設定したにもかかわらずRhであると読み出されるエラー(以降、Erlと記す)を起こしたエラーセルの両方が存在した場合、処理15に移り、救済不能と判断して、単位アレイを不良アレイとして記録し、代替アレイに置き換える処理を行う。
一方、判断2で、同一のビット線に接続されている全てのエラーセルが、ErhとErlのうち何れか片方向のエラーしか起こしていなければ、救済の可能性があると判断して、処理3に移行する。
処理3では、単位アレイ内の全てのデータメモリセルをRlに設定し、続く処理4にて可変出力ドライバ21の出力をErl検出電圧に設定する。
このErl検出電圧は、単位アレイ内の全てのデータメモリセルがRlに設定されたときに、データメモリセルと冗長メモリセルとで読み出し電圧を分圧して得られる電圧の、設計上要求される下限値である。
処理5で再びデータを読み出すと、既にErlであったエラーセルを含め、マージンの少ないデータメモリセルも新たにErlのエラーセルとなる可能性がある。判断6で、Erlのエラーセルの個数がゼロでなければ、判断7−処理8−処理5−判断6のループによって、エラーセルと同じビット線に接続されている冗長メモリセルの抵抗値を調整する。
既に説明したとおり、ビット線には、選択メモリセルと冗長メモリセルとで読み出し電圧を分圧した電圧が現れることから、選択メモリセルの抵抗値が一定であれば、冗長メモリセルの抵抗値が小さくなるほどビット線電圧は低下し、逆に抵抗値が大きくなるほどビット線電圧は上昇する。
すなわち、処理8では冗長メモリセルの抵抗値を1ステップ高い抵抗値に調整することで、コンパレータ20に入力されるビット線電圧を1ステップ上昇させる。
冗長メモリセルの抵抗値は、冗長メモリセルを一度Rlに設定し、再度Rhに設定するときに印加するパルスの電圧やパルス幅を制御することによって、Rhに対応する抵抗値の範囲内で調整される。
通常、高抵抗化電圧Vrhの印加により抵抗変化素子をRhに設定する場合、高抵抗化電圧Vrhが小さければ設定される抵抗値は小さくなり、逆に高抵抗化電圧Vrhが大きければ設定される抵抗値は大きくなる。また、印加するパルス幅による抵抗値の制御も可能であり、パルス幅が狭いと設定される抵抗値は小さくなり、逆にパルス幅が広ければ設定される抵抗値は大きくなる。
抵抗値の調整のために、印加する高抵抗化電圧Vrhの電圧値を制御するか、パルス幅を制御するか、あるいは複合的に制御するかは、メモリセルに用いる抵抗変化素子の特性に応じて最適な方式を選択すればよい。
なお、冗長メモリセルの各ステップの抵抗値、および対応する抵抗値を得るために印加すべき高抵抗化電圧Vrhの電圧値、パルス幅、パルス回数などのパラメータは、予め実験やシミュレーションなどで決定しておく。
このように判断7−処理8−処理5−判断6のループによって、冗長メモリセルの抵抗値の調整により選択メモリセルから得られる電圧が上昇させられることにより、Erl検出電圧を下回っていたエラーセルからの電圧もまた高値にシフトすることとなり、Erlのエラーの解消が図られる。
但し、所定のステップ数、冗長メモリセルの抵抗値を調整してもなお、Erlとなるエラーセルの個数がゼロとならない場合は、判断7によって処理15に移行し、単位アレイを不良アレイとして記録する。
次にErlのエラーセルの個数がゼロになれば、Erhのエラーセルの救済工程に移り、処理9に移行する。処理9では処理3とは逆に単位アレイの全てのデータメモリセルをRhに設定し、続く処理10にて可変出力ドライバ21の出力をErh検出電圧に設定する。
このErh検出電圧は、単位アレイ内の全てのデータメモリセルがRhに設定されたときに、データメモリセルと冗長メモリセルとで読み出し電圧を分圧して得られる電圧の、設計上要求される上限値である。
処理11で再びデータを読み出すと、既にErhであったエラーセルを含め、マージンの少ないデータメモリセルも新たにErhのエラーセルとなる可能性がある。判断12で、Erhのエラーセルの個数がゼロでなければ、判断13−処理14−処理11−判断12のループによって、エラーセルと同じビット線に接続されている冗長メモリセルの抵抗値を調整する。
前述とは逆に、処理14では、冗長メモリセルの抵抗値を1ステップ低い抵抗値に調整することで、コンパレータ20に入力されるをビット線電圧を1ステップ低下させる。
冗長メモリセルの抵抗値の調整により選択メモリセルから得られる電圧が低下させられることにより、Erh検出電圧を上回っていたエラーセルからの電圧もまた低値にシフトすることとなり、Erhのエラーの解消が図られる。
但し、所定のステップ数、冗長メモリセルの抵抗値を調整してもなお、Erhとなるエラーセルの個数がゼロとならない場合は、判断13によって処理15に移行し、単位アレイを不良アレイとして記録する。
判断12でErhのエラーセルの個数がゼロとなれは、単位アレイ内のエラーセルが無くなり、単位アレイが救済できたことになる。
なお、図10のフローチャートでは、冗長メモリセルの抵抗値の調整を行ったあとに、再度エラーが無いことを検証する処理を記載していない。しかしながら、そのようなメモリの信頼性を確保するための検証処理は、一般的な設計事項である。使用する抵抗変化素子の性能によって適切に設計された検証処理を付加した冗長メモリセルの最適化方法も、本発明に含まれる。
このような冗長メモリセルの抵抗値を最適に調整するには、メモリセルに用いる抵抗変化素子の抵抗値の制御性が優れている必要がある。発明者らが検討する抵抗変化素子はタンタルの酸化物を含む抵抗変化膜を、所定の材料(以下の例ではPt)からなる一対の電極で挟んでなり、抵抗値の制御性にきわめて優れている。
図11に、その抵抗変化素子の抵抗変化特性の1例を示した。図11は、横軸にパルス印加回数、縦軸にパルスを印加した後のDC抵抗値を示している。また、三角点は負極性パルスを印加した後の抵抗値を示し、四角点は正極性パルスを印加した後の抵抗値を示す。
図11からわかるように、高抵抗状態への変化を起こさせる正極性パルスの印加において、印加する電圧を1300mVから1500mVに変えることで、高抵抗状態状態の範囲内で異なる抵抗値が得られる。
さらに、パルス電圧を1500mVに固定し、パルス幅を100nSec、1000nSec、2000nSecと変化させても、高抵抗状態の範囲内で異なる抵抗値が得られる。
さらに1200mVの電圧パルスを複数回連続して印加することで、印加のつど徐々に抵抗値が上昇し微調整が可能なこともわかる。
以上のように、第2の実施の形態における不揮発性メモリ装置よれば、単位メモリアレイの中で、設定した抵抗状態が正しく読み出せないエラーセルがあった場合、当該エラーセルと同一のビット線にある冗長メモリセルの抵抗値を調整することによって、前記エラーセルの救済を図ることができる。
これにより不揮発性メモリ装置の歩留の向上がはかれるとともに、出荷後に市場でエラーセルが発生した場合の救済が可能となり、信頼性の向上にも役立つ。
なお、不揮発性メモリ装置に含まれる抵抗変化素子には、タンタルの酸化物を含む抵抗変化膜を一対の電極で挟んでなる抵抗変化素子を用いることが望ましい。そのような抵抗変化素子は、高抵抗状態における抵抗値の制御性が高く、エラーセルの救済のために高精度な抵抗値の調整ができるため、より高い信頼性を持つ不揮発性メモリ装置を提供できる。
本発明の不揮発性メモリ装置は、両極性動作の抵抗変化素子を用いたクロスポイント型不揮発性メモリ装置として有用であり、携帯機器のカード型メモリやマイクロプロセッサのデータ記憶メモリなどの、低消費電力化が求められるメモリ装置に幅広く利用できる。
1 分圧用の抵抗であるメモリセル(冗長メモリセル)
2 データ記憶に用いるデータメモリセル
3 ローデコーダ及びワード線ドライバ
4 カラムデコーダ及びビット線ドライバ
5 抵抗変化素子
6 双方向電流制限素子
7 コンパレータ
8 読み出し用ワードレジスタ
9 システムコントローラ及びデータバッファ
10 ホストインターフェース
11 冗長メモリセル調整部
20 コンパレータ
21 可変出力ドライバ
23 レベル可変ビット線ドライバ
60 列選択線
61 メモリセル
62 行選択線
64 抵抗変化素子
65 クロスポイントメモリ
66 ダイオード
100、200 不揮発性メモリ装置
2 データ記憶に用いるデータメモリセル
3 ローデコーダ及びワード線ドライバ
4 カラムデコーダ及びビット線ドライバ
5 抵抗変化素子
6 双方向電流制限素子
7 コンパレータ
8 読み出し用ワードレジスタ
9 システムコントローラ及びデータバッファ
10 ホストインターフェース
11 冗長メモリセル調整部
20 コンパレータ
21 可変出力ドライバ
23 レベル可変ビット線ドライバ
60 列選択線
61 メモリセル
62 行選択線
64 抵抗変化素子
65 クロスポイントメモリ
66 ダイオード
100、200 不揮発性メモリ装置
Claims (5)
- 極性の異なる電圧を印加することで高抵抗状態と低抵抗状態の少なくとも2値以上の抵抗値間を変化する抵抗変化素子と、印加電圧に応じて前記抵抗変化素子に流れる電流を制限する電流制限素子とが直列に接続されたメモリセルと、
一方向に延設された複数の第1配線と、
前記一方向とは異なる方向に延設された複数の第2配線と、
前記第1配線と前記第2配線とが交差する点でお互いを接続するように前記メモリセルが配置されたメモリアレイと、
前記複数の第1配線の1つを選択し、選択された第1配線に第1電圧を印加するドライバと、
前記選択された第1配線に接続されたメモリセルを選択メモリセルとし、前記選択メモリセルを介して接続される各第2配線を前記第1電圧とは異なる第2電圧に接続する分圧用の抵抗と、
前記第1電圧と前記第2電圧の印加中に、前記分圧用の抵抗と前記選択メモリセルとの分圧として前記第2配線に現れる電圧を所定のしきい値電圧と比較する比較器と
を備える不揮発性メモリ装置。 - 前記複数の第1配線のうちの特定の1つを分圧用第1配線とし、前記分圧用第1配線と各前記第2配線との間に接続されたメモリセルを前記分圧用の抵抗とし、
前記ドライバは、前記選択された第1配線に前記第1電圧を印加するとともに、さらに、前記分圧用第1配線に前記第2電圧を印加し、
前記分圧用の抵抗であるメモリセルは、任意の高抵抗状態に固定される
請求項1に記載の不揮発性メモリ装置。 - さらに、前記比較器による比較の結果と当該結果の期待値とが異なる場合に、前記分圧用の抵抗であるメモリセルの抵抗値を、高抵抗状態の範囲内で変更する調整部を備える
請求項2に記載の不揮発性メモリ装置。 - 前記メモリセルの電流制限素子は双方向ダイオードである
請求項1から請求項3のいずれか1項に記載の不揮発性メモリ装置。 - 前記抵抗変化素子は、タンタルの酸化物を含む抵抗変化膜を一対の電極で挟んでなる
請求項4に記載の不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215725A JP2010049776A (ja) | 2008-08-25 | 2008-08-25 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215725A JP2010049776A (ja) | 2008-08-25 | 2008-08-25 | 不揮発性メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010049776A true JP2010049776A (ja) | 2010-03-04 |
Family
ID=42066726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008215725A Pending JP2010049776A (ja) | 2008-08-25 | 2008-08-25 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010049776A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198407A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
JP2012146380A (ja) * | 2011-01-14 | 2012-08-02 | Toshiba Corp | 半導体記憶装置 |
JP2013084324A (ja) * | 2011-10-07 | 2013-05-09 | Sharp Corp | 半導体記憶装置及び半導体装置 |
JP5209150B1 (ja) * | 2011-07-21 | 2013-06-12 | パナソニック株式会社 | 不揮発性半導体記憶装置とその読み出し方法 |
WO2013145736A1 (ja) * | 2012-03-29 | 2013-10-03 | パナソニック株式会社 | 不揮発性記憶装置 |
US9064570B2 (en) | 2011-12-19 | 2015-06-23 | Panasonic Intellectual Property Management Co., Ltd. | Non-volatile memory device and method for manufacturing the same |
WO2017155544A1 (en) * | 2016-03-11 | 2017-09-14 | Hewlett Packard Enterprise Development Lp | Hardware accelerators for calculating node values of neural networks |
CN110088837A (zh) * | 2016-12-26 | 2019-08-02 | 索尼半导体解决方案公司 | 存储装置和控制方法 |
-
2008
- 2008-08-25 JP JP2008215725A patent/JP2010049776A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198407A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
JP2012146380A (ja) * | 2011-01-14 | 2012-08-02 | Toshiba Corp | 半導体記憶装置 |
JP5209150B1 (ja) * | 2011-07-21 | 2013-06-12 | パナソニック株式会社 | 不揮発性半導体記憶装置とその読み出し方法 |
TWI493550B (zh) * | 2011-10-07 | 2015-07-21 | 夏普股份有限公司 | 半導體記憶裝置及半導體裝置 |
US9042156B2 (en) | 2011-10-07 | 2015-05-26 | Sharp Kabushiki Kaisha | Semiconductor memory device and semiconductor device |
JP2013084324A (ja) * | 2011-10-07 | 2013-05-09 | Sharp Corp | 半導体記憶装置及び半導体装置 |
US9064570B2 (en) | 2011-12-19 | 2015-06-23 | Panasonic Intellectual Property Management Co., Ltd. | Non-volatile memory device and method for manufacturing the same |
WO2013145736A1 (ja) * | 2012-03-29 | 2013-10-03 | パナソニック株式会社 | 不揮発性記憶装置 |
JP5406418B1 (ja) * | 2012-03-29 | 2014-02-05 | パナソニック株式会社 | 不揮発性記憶装置 |
US8995170B2 (en) | 2012-03-29 | 2015-03-31 | Panasonic Intellectual Property Management Co., Ltd. | Non-volatile memory device |
WO2017155544A1 (en) * | 2016-03-11 | 2017-09-14 | Hewlett Packard Enterprise Development Lp | Hardware accelerators for calculating node values of neural networks |
US10332592B2 (en) | 2016-03-11 | 2019-06-25 | Hewlett Packard Enterprise Development Lp | Hardware accelerators for calculating node values of neural networks |
CN110088837A (zh) * | 2016-12-26 | 2019-08-02 | 索尼半导体解决方案公司 | 存储装置和控制方法 |
CN110088837B (zh) * | 2016-12-26 | 2023-04-25 | 索尼半导体解决方案公司 | 存储装置和控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7429295B2 (ja) | メモリセルのマルチステートプログラミング | |
CN102446548B (zh) | 非易失性半导体存储器设备 | |
JP2010049776A (ja) | 不揮発性メモリ装置 | |
JP4153901B2 (ja) | 半導体記憶装置 | |
US9070436B2 (en) | Memory controller using crisscross error-correcting codes | |
US8885428B2 (en) | Smart read scheme for memory array sensing | |
US11869588B2 (en) | Three-state programming of memory cells | |
WO2007069405A1 (ja) | 不揮発性半導体記憶装置 | |
US20140211553A1 (en) | Load and short current measurement by current summation technique | |
US20130094277A1 (en) | Resistive memory apparatus, layout structure, and sensing circuit thereof | |
JP5091970B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP4901930B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2006004479A (ja) | 半導体記憶装置 | |
KR20080080882A (ko) | Ecc용 레이어를 구비하는 다층 구조 반도체 메모리 장치및 이를 이용하는 에러 검출 및 정정 방법 | |
JP2011165296A (ja) | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の制御方法 | |
US20220075817A1 (en) | Multi-state programming of memory cells | |
JP6202576B2 (ja) | 不揮発性記憶装置およびその制御方法 | |
TW201901666A (zh) | 記憶體裝置及記憶體裝置之控制方法 | |
JP5005671B2 (ja) | 抵抗ヒステリシス素子を備えるメモリマトリックスの駆動 | |
CN110164496B (zh) | 半导体存储器元件及其读取方法 | |
CN109817269B (zh) | 测试电路块、可变电阻存储器件和形成该存储器件的方法 | |
CN116114021B (zh) | 使用非对称电流脉冲来对存储器单元进行编程 | |
JP2010073236A (ja) | 不揮発性メモリ装置 | |
JPWO2013128854A1 (ja) | 不揮発性半導体記憶装置 | |
JP2017168173A (ja) | 集積回路 |