JP6751470B2

JP6751470B2 - 書き込み動作時、状態切替認識が可能な磁気抵抗メモリ装置及びそのための読み出し及び書き込み動作方法

Info

Publication number: JP6751470B2
Application number: JP2019511585A
Authority: JP
Inventors: サンギュパク; イルヨンイム
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2016-08-30
Filing date: 2017-07-05
Publication date: 2020-09-02
Anticipated expiration: 2037-07-05
Also published as: KR101976045B1; CN109690679A; CN109690679B; KR20180025085A; JP2019526882A

Description

本発明は、書き込み動作時、状態切替認識が可能な磁気抵抗メモリ装置及びそのための読み出し及び書き込み動作方法に関する。

磁気抵抗メモリ装置、例えば、スピン伝達トルク磁気抵抗ランダムアクセスメモリ（ＳｐｉｎＴｒａｎｓｆｅｒＴｏｒｑｕｅＭａｇｎｅｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ、ＳＴＴ−ＭＲＡＭ）において読み出し動作のための読み出し回路及び書き込み動作のための書き込み回路が別に存在することができ、前記読み出し回路と前記書き込み回路とが１つの回路で実現されることもできる。

ただし、読み出し回路と書き込み回路とが１つの回路で実現される場合、書き込み動作時、状態切替認識が不可能であった。結果として、書き込み動作時、不要な電力が浪費された。

本発明は、読み出し回路と書き込み回路とを１つの回路で実現しつつ、書き込み動作時、状態切替認識が可能な磁気抵抗メモリ装置及びそのための読み出し及び書き込み動作方法を提供するものである。

上記したような目的を達成するために、本発明の一実施形態に係る磁気抵抗メモリ装置は、少なくとも１つのデータセルと、１つ以上の基準セルと、前記データセルの読み出し動作及び書き込み動作を駆動させる読み出し／書き込み駆動回路と、前記書き込み動作時に選択されたデータセルの状態切替を認識する状態切替認識部とを備える。ここで、前記選択されたデータセルの状態切替がなされると、前記書き込み動作が自動に終了し、前記読み出し／書き込み駆動回路は、前記読み出し動作及び前記書き込み動作の両方を制御する。

本発明の一実施形態に係る読み出し動作及び書き込み動作を駆動させる読み出し／書き込み駆動回路を備える磁気抵抗メモリ装置の状態切替認識部は、前記読み出し／書き込み駆動回路に連結された比較器と、前記比較器の出力を利用して状態切替認識信号を出力する状態切替認識回路とを備える。ここで、前記比較器は、選択されたデータセルに書き込まれるデータと前記読み出し／書き込み駆動回路の駆動による前記選択されたデータセルの現在状態とを比較して比較信号を出力し、前記状態切替認識回路は、前記出力された比較信号に応じて前記選択されたデータセルに書き込まれるデータと前記選択されたデータセルの現在状態とが同一であると判断されれば、前記読み出し／書き込み駆動回路を非活性化させる状態切替認識信号を前記読み出し／書き込み駆動回路に提供する。

本発明の一実施形態に係る磁気抵抗メモリ装置において読み出し／書き込み動作方法は、データセルを選択するステップと、前記選択されたデータセルにデータを書き込むように書き込み動作を始めるステップと、前記選択されたデータセルの状態切替がなされると、前記書き込み動作を自動に終了させるステップとを含む。ここで、前記書き込み動作は、読み出し動作及び書き込み動作を駆動させる読み出し／書き込み駆動回路によって制御され、前記選択されたデータセルの状態切替がなされると、前記読み出し／書き込み駆動回路が非活性化される。

本発明に係る磁気抵抗メモリ装置、特に、ＳＴＴ−ＭＲＡＭは、読み出し回路及び書き込み回路を１つの回路で実現しながらも、書き込み動作時、ＭＴＪの状態切替認識が可能である。したがって、書き込み動作時、電力消費を減らすことができ、不要な電力によるＭＴＪの耐久性減少を除去することができる。

本発明の一実施形態に係る磁気抵抗メモリ装置の回路構造を概略的に示した図である。本発明の一実施形態に係る磁気抵抗メモリ装置を概略的に示した図である。本発明の一実施形態に係る磁気抵抗メモリ装置を概略的に示した図である。本発明の一実施形態に係る磁気抵抗メモリ装置を概略的に示した図である。本発明の一実施形態に係るクロック生成回路を示した図である。データ「０」を書き込むときの信号を示したタイミングダイアグラムである。書き込み動作時のシミュレーション結果である。読み出し動作時のシミュレーション結果である。

本明細書において使用される単数の表現は、文脈上、明白に異なるように意味しない限り、複数の表現を含む。本明細書において、「構成される」または「含む」などの用語は、明細書上に記載された種々の構成要素等、または、種々のステップを必ずしも全て含むことと解釈されてはならず、そのうちの一部構成要素等または一部ステップ等は、含まれないことがあり、または、追加的な構成要素またはステップ等をさらに含むことができることと解釈されなければならない。また、明細書に記載された「．．．部」、「モジュール」などの用語は、少なくとも１つの機能や動作を処理する単位を意味し、これは、ハードウェアまたはソフトウェアで実現されるか、ハードウェアとソフトウェアとの組み合わせで実現されることができる。

本発明は、磁気抵抗メモリ装置、例えば、スピン伝達トルク磁気抵抗ランダムアクセスメモリ（ＳｐｉｎＴｒａｎｓｆｅｒＴｏｒｑｕｅＭａｇｎｅｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ、ＳＴＴ−ＭＲＡＭ）に関するものであって、前記磁気抵抗メモリ装置は、データセル、すなわち、磁気接合トンネル（ＭａｇｎｅｔｉｃＴｕｎｎｅｌＪｕｎｃｔｉｏｎ、ＭＴＪ）の状態切替認識が可能である。

特に、本発明は、読み出し回路及び書き込み回路が別に実現されておらず、読み出し回路及び書き込み回路を１つの回路として実現しつつ、ＭＴＪの状態切替認識が可能な回路を提案する。

読み出し回路と書き込み回路とが別に実現された従来技術では、書き込み動作中、状態切替認識が可能であったが、読み出し回路と書き込み回路とを１つの回路で実現した従来のＳＴＴ−ＭＲＡＭは、書き込み動作時、データセルの状態切替を認識できなかった。結果として、書き込み動作時、不要に電力消費が発生した。

したがって、本発明は、読み出し回路と書き込み回路とを１つの回路で実現しながらも、書き込み動作時、データセルの状態切替を正確に認識できる磁気抵抗メモリ装置を提案する。

以下、本発明の様々な実施形態を添付された図面を参照して詳述する。

図１は、本発明の一実施形態に係る磁気抵抗メモリ装置の回路構造を概略的に示した図である。

図１に示すように、本実施形態の磁気抵抗メモリ装置、例えば、ＳＴＴ−ＭＲＡＭは、メモリセル部１００、読み出し／書き込み駆動回路１０２、及び状態切替認識部１０４を備えることができる。

メモリセル部１００は、データセル部１１０及び基準セル部１１２を備える。

データセル部１１０は、データセルを有し、基準セル部１１２は、基準セルを有する。

読み出し／書き込み駆動回路１０２は、読み出し動作及び書き込み動作の両方が可能な回路構造を有し、メモリセル部１００のデータセル等の読み出し動作及び書き込み動作を駆動させる。

一実施形態によれば、読み出し／書き込み駆動回路１０２は、状態切替認識部１０４から書き込み動作でデータセル、すなわち、ＭＴＪの状態切替がなされたという状態切替認識信号を受信すれば、書き込み動作を自動に終了させることができる。これについての詳細な説明は、後述する。

状態切替認識部１０４は、前記書き込み動作時、ＭＴＪの状態切替、すなわち、データセルに所望のデータを書き込む動作が完了したか否かを検出し、検出結果を含む状態切替認識信号を読み出し／書き込み駆動回路１０２に送信する。

一実施形態によれば、書き込み動作完了時に提供される前記状態切替認識信号は、読み出し／書き込み駆動回路１０２の特定素子を非活性化させて書き込み動作を終了させることができる。

まとめると、本実施形態の磁気抵抗メモリ装置は、読み出し動作及び書き込み動作を１つの回路で実現しながらも、書き込み動作時、ＭＴＪの状態切替を検出して、状態切替がなされた場合、書き込み動作を終了させることができる。結果として、書き込み動作時、電力消費を最小にすることができる。

一方、上記では、読み出し動作について説明してはいないが、読み出し／書き込み駆動回路１０２は、読み出し動作を駆動でき、データセルのデータが感知回路（Ｓｅｎｓｉｎｇｃｉｒｃｕｉｔ、図示せず）により感知され得る。ここで、感知回路は、ＭＴＪの抵抗を検出してデータを感知できる限り、従来技術の感知回路が全て本発明の感知回路として適用されることができる。すなわち、感知回路は、読み出し動作時、データを読み出すことができる限り、特別に制限されない。

図２〜図４は、本発明の一実施形態に係る磁気抵抗メモリ装置を概略的に示した図であり、図５は、本発明の一実施形態に係るクロック生成回路を示した図である。図６は、データ「０」を書き込むときの信号を示したタイミングダイアグラムであり、図７は、書き込み動作時のシミュレーション結果であり、図８は、読み出し動作時のシミュレーション結果である。

図２に示すように、データセル部１１０は、少なくとも１つのデータセルを含む。ただし、図２では、説明の都合上、１つのデータセルのみを図示したが、一般的には、複数のデータセルが存在する。

一実施形態によれば、データセルは、トランジスタＴ８及びＴ９によって選択され、トランジスタＴ１０またはトランジスタＴ１１によってソースライン（ＳｏｕｒｃｅＬｉｎｅ、ＳＬ）に連結される。

トランジスタＴ８及びＴ９間のノードｎ４は、第２のスイッチＳ２、例えば、トランスミッションゲートスイッチ（ｔｒａｎｓｍｉｓｓｉｏｎｇａｔｅｓｗｉｔｃｈ）を介してメモリセル部１００と読み出し／書き込み駆動回路１０２との連結ノードであるノードｎ１と連結される。

トランジスタＴ１０及びＴ１１間のノードｎ５は、第１のスイッチＳ１、例えば、トランスミッションゲートスイッチを介してノードｎ１と連結される。

このようなトランジスタＴ８、Ｔ９、Ｔ１０、及びＴ１１及びスイッチＳ１及びＳ２によって読み出し動作及び書き込み動作時、図３及び図４に示されたような電流経路が形成され得る。これについての詳細な説明は、後述する。

基準セル部１１２は、少なくとも１つの基準セルを含む。ただし、図２では、説明の都合上、１つのデータセルのみを図示した。

このような基準セルは、読み出し動作時、基準電圧（抵抗）を提示する役割を果たす。

読み出し／書き込み駆動回路１０２は、読み出し動作及び書き込み動作を駆動させる機能を果たす。

一実施形態によれば、読み出し／書き込み駆動回路１０２は、６個のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、及びＴ６を備えることができる。

トランジスタＴ１は、データセル部１１０と連結され、トランジスタＴ２は、基準セル部１１２と連結される。このようなトランジスタＴ１及びＴ２のゲートには、書き込み電圧Ｖ_{ｗｒｉｔｅ}または読み出し電圧Ｖ_ｒｅａｄが印加される。具体的には、書き込み動作時には、書き込み電圧Ｖ_{ｗｒｉｔｅ}がトランジスタＴ１及びＴ２のゲートに印加され、読み出し動作時には、読み出し電圧Ｖ_ｒｅａｄがトランジスタＴ１及びＴ２のゲートに印加され得る。すなわち、トランジスタＴ１及びＴ２は、読み出し動作及び書き込み動作の駆動電流を決定するトランジスタとして使用される。

トランジスタＴ１と電源電圧Ｖ_ＤＤとの間には、トランジスタＴ３及びＴ５が順次連結され、トランジスタＴ２と電源電圧Ｖ_ＤＤとの間には、トランジスタＴ４及びＴ６が順次連結され得る。

トランジスタＴ３及びＴ４は、ミラー構造を有する。

トランジスタＴ１及びＴ３間のノードｎ２は、状態切替認識部１０４と連結され、トランジスタＴ２及びＴ４間のノードｎ３は、状態切替認識部１０４に連結される。結果として、書き込み動作時、ノードｎ２及びｎ３の電圧が状態切替認識部１０４に提供され、状態切替認識部１０４は、ノードｎ２及びｎ３の電圧を介してデータセルの状態切替を検出できる。

一実施形態によれば、トランジスタＴ５及びＴ６のゲートには、書き込み動作時、状態切替認識部１０４から出力された状態切替認識信号バーＥＮが提供され得る。したがって、状態切替認識部１０４がデータセルの状態切替がなされたという状態切替認識信号バーＥＮ、例えば、ハイロジックを有する状態切替認識信号バーＥＮを出力すれば、トランジスタＴ５及びＴ６は、ターンオフされて書き込み動作が終了し得る。もちろん、データセルの状態切替がなされなかった場合には、例えば、ローロジックを有する状態切替認識信号バーＥＮを出力すれば、トランジスタＴ５及びＴ６は、オンを維持し続け、その結果、書き込み動作が進行され続ける。

状態切替認識部１０４は、比較器２００、スイッチＳ３及びＳ４、Ｄフリップフロップ２０２、ＡＮＤゲート２０４、ＯＲゲート２０６、及びインバータ２０８を備えることができる。ここで、スイッチＳ３及びＳ４、Ｄフリップフロップ２０２、ＡＮＤゲート２０４、ＯＲゲート２０６、及びインバータ２０８は、状態切替認識回路に含まれることができる。すなわち、状態切替認識部１０４は、比較器２００及び状態切替認識回路を備えることができる。

比較器２００の入力端のうち、（＋）端子は、ノードｎ２に連結され、（−）端子は、ノードｎ３に連結される。

第３のスイッチＳ３は、比較器２００の出力端のうちの１つに連結され、第４のスイッチＳ４は、比較器２００の他の出力端に連結される。

スイッチＳ３及びＳ４間のノードｎ６は、Ｄフリップフロップ２０２の入力端に連結される。

ＡＮＤゲート２０４の入力端のうちの１つは、Ｄフリップフロップ２０２の出力端に連結され、他の１つの入力端には、書き込み動作信号Ｗ_ＥＮが入力される。

ＯＲゲート２０６の入力端のうちの１つは、ＡＮＤゲート２０４の出力端に連結され、他の１つの入力端には、センス（Ｓｅｎｓｅ）信号が入力される。

インバータ２０８は、ＯＲゲート２０６の出力を反転させて状態切替認識信号バーＥＮを出力させる。このとき、状態切替認識信号バーＥＮは、読み出し／書き込み駆動回路１０２のトランジスタＴ５及びＴ６のゲートに提供される。

このような磁気抵抗メモリ装置において書き込み動作及び読み出し動作を説明する。

まず、データ「０」をデータセルに書き込むときの動作を説明する。

先に、ビットライン信号ＢＬ_ｎ及びワードライン信号ＷＬ_ｎをトランジスタＴ８及びＴ１０のゲートにそれぞれ入力して特定データセルを選択する。図２〜図４は、ビットライン信号ＢＬ_０及びワードライン信号ＷＬ_０に応じて第１のデータセルが選択されるときの回路を図示した。

次いで、図６に示されたように、接地電圧を有するインプット（ｉｎｐｕｔ）信号をトランジスタＴ９及びＴ１１のゲートに提供する。結果として、トランジスタＴ９は非活性化され、トランジスタＴ１１は活性化される。したがって、第２のスイッチＳ２、トランジスタＴ８、データセル、トランジスタＴ１０、及びトランジスタＴ１１を介してセンシングラインに電流経路が形成される。すなわち、ビットラインからセンシングラインへと電流が流れ、このような電流の流れは、図３において示される。

続いて、書き込み動作を実行させるために、書き込み電圧Ｖ_{ｗｒｉｔｅ}がトランジスタＴ１及びＴ２のゲートに入力される。結果として、データセルにデータ「０」が書き込まれ始める。

その後、書き込み動作信号Ｗ_ＥＮ及びセンス信号がハイロジックを有し、ＡＮＤゲート２０４及びＯＲゲート２０６にそれぞれ入力される。

この場合、電流が流れることにより、ノードｎ２及びｎ３の電圧が比較器２００の入力端に印加される。ここで、データセルの現在状態は、比較器２００の（＋）入力端子に反映される。

比較器２００は、書き込もうとするデータ「０」とデータセルの現在状態とが異なると、ハイロジックを有する比較信号を出力し、書き込もうとするデータ「０」とデータセルの現在状態とが同一であれば、すなわち、書き込み動作が完了すれば、ローロジックを有する比較信号を出力する。

書き込もうとするデータ「０」とデータセルの現在状態とが異なり、比較器２００がハイロジックを有する比較信号を出力すれば、ＡＮＤゲート２０４及びＯＲゲート２０６は、ハイロジックを出力するようになり、その結果、状態切替認識信号バーＥＮは、ローロジックを有するようになる。したがって、読み出し／書き込み駆動回路１０２のトランジスタＴ５及びＴ６が活性化を維持するようになり、書き込み動作が続く。

それに対し、書き込もうとするデータ「０」とデータセルの現在状態とが同一であって、比較器２００がローロジックを有する比較信号を出力すれば、ＡＮＤゲート２０４は、ローロジックを出力し、センス信号がローロジックに変わるようになると、ＯＲゲート２０６は、ローロジックを出力する。結果として、状態切替認識信号バーＥＮは、ハイロジックを有し、したがって、読み出し／書き込み駆動回路１０２のトランジスタＴ５及びＴ６が非活性化されて書き込み動作が終了する。すなわち、書き込み動作が完了すれば、書き込み動作が自動に終了し、電力消費が相当減少するようになる。

一方、センス信号は、書き込み動作時に選択されたデータセルの状態を感知するまで、一定時間回路を動作させる信号として使用され、データセルの状態を感知すれば、図６に示されたように、ハイロジックからローロジックへと変化される。

したがって、センス信号がローロジックであるとき、データセルの状態切替がなされるようになり、上述したように、書き込もうとするデータ「０」とデータセルの現在状態とが同一であれば、ハイロジックを有する状態切替認識信号バーＥＮを出力するようになり、書き込み動作が自動に終了する。

また、センス信号が入力されるゲート２０６がＯＲゲートであるから、センス信号のロジックと関係なく、書き込もうとするデータ「０」とデータセルの現在状態とが異なると、ＯＲゲート２０６は、ハイロジックを出力するようになる。

Ｄフリップフロップ２０２は、電力浪費を防止するために使用される。Ｄフリップフロップ２０２がなければ、データセルの状態切替認識前に状態切替認識部１０４が動作し続けるようになる。それに対し、Ｄフリップフロップ２０２を使用すれば、Ｄフリップフロップ２０２に印加されるクロックに応答してＤフリップフロップ２０２がスイッチング動作を繰り返すようになる。これは、状態切替認識部１０４が動作し続けなくても、データセルの状態切替がなされるときにのみ状態切替を認識する動作を行っても十分であるからである。

一実施形態によれば、Ｄフリップフロップ２０２に印加されるクロックは、状態切替がなされると、ローロジックを維持するようになり、その結果、Ｄフリップフロップ２０２は動作しなくなる。これは、データセルの状態切替がなされると、Ｄフリップフロップ２０２をそれ以上駆動させる必要がないためである。

例えば、図５に示されたように、Ｄフリップフロップ２０２に入力されるクロックＣＬＫは、状態切替認識信号ＥＮとハイロジックとローロジックを繰り返す基準クロックＣｌｏｃｋをＡＮＤゲーティングすることにより形成されることができる。

データセルの状態切替前には、状態切替認識信号ＥＮがハイロジックを有するので、クロックＣＬＫは、基準クロックＣｌｏｃｋと同様となる。結果として、Ｄフリップフロップ２０２は動作するようになる。

それに対し、データセルの状態切替がなされた場合には、状態切替認識信号ＥＮがローロジックを有するので、クロックＣＬＫは、常にローロジックを有するようになる。結果として、Ｄフリップフロップ２０２はそれ以上動作しなくなる。したがって、電力の消費の浪費が防止され得る。

次に、データ「１」をデータセルに書き込むときの動作を説明する。

まず、ビットライン信号ＢＬ_ｎ及びワードライン信号ＷＬ_ｎをトランジスタＴ８及びＴ１０のゲートにそれぞれ入力して特定データセルを選択する。図２〜図４は、ビットライン信号ＢＬ_０及びワードライン信号ＷＬ_０に応じて第１のデータセルが選択された。

次いで、図６に示されたように、電源電圧Ｖ_ＤＤを有するインプット信号をトランジスタＴ９及びＴ１１のゲートに提供する。結果として、トランジスタＴ１１は非活性化され、トランジスタＴ９が活性化される。したがって、第１のスイッチＳ１、トランジスタＴ１０、データセル、トランジスタＴ８、及びトランジスタＴ９を介してビットラインに電流経路が形成される。すなわち、センシングラインからビットラインへと電流が流れ、このような電流の流れは、図４において示される。

続いて、書き込み動作を実行させるために、書き込み電圧Ｖ_{ｗｒｉｔｅ}がトランジスタＴ１及びＴ２のゲートに入力される。結果として、データセルにデータ「１」が書き込まれ始める。

比較器２００は、書き込もうとするデータ「１」とデータセルの現在状態とが異なると、ハイロジックを有する比較信号を出力し、書き込もうとするデータ「１」とデータセルの現在状態とが同一であれば、すなわち、書き込み動作が完了すれば、ローロジックを有する比較信号を出力する。

書き込もうとするデータ「１」とデータセルの現在状態とが異なり、比較器２００がハイロジックを有する比較信号を出力すれば、ＡＮＤゲート２０４及びＯＲゲート２０６は、ハイロジックを出力するようになり、その結果、状態切替認識信号バーＥＮは、ローロジックを有するようになる。したがって、読み出し／書き込み駆動回路１０２のトランジスタＴ５及びＴ６が活性化を維持するようになり、書き込み動作が続く。

それに対し、書き込もうとするデータ「１」とデータセルの現在状態とが同一であって、比較器２００がローロジックを有する比較信号を出力すれば、ＡＮＤゲート２０４は、ローロジックを出力し、センス信号がローロジックに変わるようになると、ＯＲゲート２０６は、ローロジックを出力する。結果として、状態切替認識信号バーＥＮは、ハイロジックを有し、したがって、読み出し／書き込み駆動回路１０２のトランジスタＴ５及びＴ６が非活性化されて書き込み動作が終了する。すなわち、書き込み動作が完了すれば、書き込み動作が自動に終了し、電力消費が相当減少するようになる。

一方、センス信号は、書き込み動作時に選択されたデータセルの状態を感知するまで、一定時間回路を動作させる信号として使用され、データセルの状態を感知すれば、図７に示されたように、ハイロジックからローロジックへと変化される。

したがって、センス信号がローロジックであるとき、データセルの状態切替がなされるようになり、上述したように、書き込もうとするデータ「１」とデータセルの現在状態とが同一であれば、ハイロジックを有する状態切替認識信号バーＥＮを出力するようになり、書き込み動作が自動に終了する。

次に、データセルのデータを読み出すときの動作を説明する。読み出し動作時には、基準セルに連結されたトランジスタＴ７は活性化される。

読み出し動作では、電流の方向は関係ないので、一般的な読み出し電流方向を選択するために、接地電圧を有するインプット信号を提供する。

結果として、トランジスタＴ９は非活性化され、トランジスタＴ１１は活性化される。したがって、第２のスイッチＳ２、トランジスタＴ８、データセル、トランジスタＴ１０、及びトランジスタＴ１１を介してセンシングラインに電流経路が形成される。このような電流の流れは、図３において示される。

次いで、読み出し動作を実行させるために、読み出し電圧Ｖ_ｒｅａｄがトランジスタＴ１及びＴ２のゲートに入力される。

その後、センス信号がＯＲゲート２０６に入力され、ローロジックを有するＷ_ＥＮがＡＮＤゲート２０４に入力される。結果として、センス信号がハイロジックを有する区間のみで読み出し動作が行われる。

読み出し動作実行結果、比較器２００は、データセルの電圧と基準セルの電圧とを比較し、比較結果に応じる比較信号を出力する。比較信号は、スイッチＳ３及びＳ４を介して出力され、Ｄフリップフロップ２０２は、入力される比較信号に応じて所定信号を出力させる。

このとき、感知回路（図示せず）は、比較器２００の出力、スイッチＳ３の出力、またはＤフリップフロップ２０２の出力を感知してデータを読み出すことができる。ただし、Ｄフリップフロップ２０２の出力を利用してデータを感知する場合には、クロックＣＬＫの影響のため、読み出しエラーが生じる可能性がある。したがって、前記感知回路は、読み出し動作時、比較器２００の出力またはスイッチＳ３の出力を介してデータを読み出すことが好ましい。

このような読み出し動作時の信号の流れは、図８において示される。

一方、前述した実施形態の構成要素は、プロセス的な観点で容易に把握されることができる。すなわち、それぞれの構成要素は、それぞれのプロセスにより把握されることができる。また、前述した実施形態のプロセスは、装置の構成要素の観点で容易に把握されることができる。

また、前述した技術的内容は、様々なコンピュータ手段を介して行われることができるプログラム命令形態で実現されて、コンピュータ読み取り可能媒体に記録されることができる。前記コンピュータ読み取り可能媒体は、プログラム命令、データファイル、データ構造などを単独でまたは組み合わせて含むことができる。前記媒体に記録されるプログラム命令は、実施形態のために特別に設計され、構成されたものであるか、コンピュータソフトウェアの分野で当業者に公知されて使用可能なものでありうる。コンピュータ読み取り可能記録媒体の例では、ハードディスク、フロッピー（登録商標）ディスク、及び磁気テープのような磁気媒体（ｍａｇｎｅｔｉｃｍｅｄｉａ）、ＣＤ−ＲＯＭ、ＤＶＤのような光気録媒体（ｏｐｔｉｃａｌｍｅｄｉａ）、フロプティカルディスク（ｆｌｏｐｔｉｃａｌｄｉｓｋ）のような磁気−光媒体（ｍａｇｎｅｔｏ−ｏｐｔｉｃａｌｍｅｄｉａ）、及びロム（ＲＯＭ）、ラム（ＲＡＭ）、フラッシュメモリなどのようなプログラム命令を格納し、実行するように特別に構成されたハードウェア装置が含まれる。プログラム命令の例では、コンパイラにより作られるもののような機械語コードだけでなく、インタプリタなどを使用してコンピュータにより実行され得る高級言語コードを含む。ハードウェア装置は、実施形態等の動作を行うために、１つ以上のソフトウェアモジュールとして作動するように構成されることができ、その逆も同様である。

本発明の範囲は、後述する特許請求の範囲によって表され、特許請求の範囲の意味及び範囲、そして、その均等概念から導き出されるあらゆる変更または変形された形態が本発明の範囲に含まれることと解釈されなければならない。

Claims

データセル及び基準セルを含むメモリ装置と、
前記データセルの読み出し動作及び書き込み動作のうち１つを選択的に行うために、第１端を介して印加される電源電圧並びに第２端を介して印加される読み出し電圧及び書き込み電圧のうち１つを使用する読み出し／書き込み駆動回路と、
前記データセル及び前記基準セルをそれぞれ含む経路上におけるノードの電圧レベルを互いに比較して、前記書き込み動作中、比較結果に応じて前記データセルの状態切替を認識し、前記状態切替の認識結果に応じて前記経路上の前記ノードへの前記電源電圧を遮断して前記書き込み動作を終了させる状態切替認識部と、
を備え、
前記ノードは、前記第１端と前記第２端との間に位置する磁気抵抗メモリ装置。
前記基準セルは、
基準抵抗を含む請求項１に記載の磁気抵抗メモリ装置。
前記状態切替認識部は、
状態切替認識信号を前記読み出し／書き込み駆動回路に提供して、前記書き込み動作を終了させる請求項１に記載の磁気抵抗メモリ装置。
前記状態切替認識部は、
前記認識結果に応じて前記読み出し／書き込み駆動回路を非活性させるためのハイロジックレベルを有する前記状態切替認識信号を前記読み出し／書き込み駆動回路に提供して、前記書き込み動作を終了させる請求項３に記載の磁気抵抗メモリ装置。
前記状態切替認識部は、
前記基準セルの基準抵抗と前記データセルの抵抗とを比較して、前記データセルの状態切替を認識する請求項４に記載の磁気抵抗メモリ装置。
前記状態切替認識部は、
前記書き込み動作の時点に動作を始め、前記選択されたデータセルの状態切替が完了するとき、前記動作を中断する請求項１に記載の磁気抵抗メモリ装置。
データセルに対する読み出し動作及び書き込み動作のうち１つを選択的に行うために、第１端を介して印加される電源電圧並びに第２端を介して印加される読み出し電圧及び書き込み電圧のうち１つに基づいて動作する読み出し／書き込み駆動回路と連結されて、前記データセル及び基準セルをそれぞれ含む経路上に前記第１端と前記第２端との間に位置したノードの電圧レベルを互いに比較する比較器と、
前記書き込み動作のうち、前記比較器の出力に基づいて状態切替認識信号を前記読み出し／書き込み駆動回路に出力する状態切替認識回路と、
を備え、
前記状態切替認識信号は、
前記書き込み動作を終了するために、前記経路上の前記ノードに前記電源電圧を遮断するために使用される状態切替認識部。
前記比較器は、
前記書き込み動作時に選択されたデータセルの現在状態と前記選択されたデータセルに書き込もうとするデータとを比較して比較信号を出力する請求項７に記載の状態切替認識部。
前記状態切替認識回路は、
前記データセルの現在状態が書き込みデータを表すと、ハイロジックレベルを有する状態切替認識信号を前記読み出し／書き込み駆動回路に提供する請求項８に記載の状態切替認識部。
前記状態切替認識回路は、
前記書き込み動作の時点に活性化され、前記選択されたデータセルの状態切替が完了するときに非活性化される請求項８に記載の状態切替認識部。
前記状態切替認識回路は、
前記データセルの前記現在状態が前記書き込みデータを表すことができなければ、ローロジックレベルを有する状態切替認識信号を前記読み出し／書き込み駆動回路に提供する請求項８に記載の状態切替認識部。
データセルと基準セルとを含む磁気抵抗メモリ装置の動作方法において、
前記データセルの読み出し動作及び書き込み動作のうち１つを選択的に行うために、第１端を介して印加される電源電圧並びに第２端を介して印加される読み出し電圧及び書き込み電圧のうち１つに基づいて読み出し／書き込み駆動回路を動作させるステップと、
前記データセル及び前記基準セルをそれぞれ含む経路上における前記第１端と前記第２端との間に位置したノードの電圧レベルを互いに比較するステップと、
前記書き込み動作の際、比較結果に応じて前記データセルの状態切替を認識するステップと、
前記状態切替の認識結果に応じて前記経路上の前記ノードへの前記電源電圧を遮断して前記書き込み動作を終了させるステップと、
を含む磁気抵抗メモリ装置の動作方法。
前記基準セルは、
基準抵抗を含む請求項１２に記載の磁気抵抗メモリ装置の動作方法。
前記書き込み動作を終了させるステップは、
状態切替認識信号を前記読み出し／書き込み駆動回路に提供するステップを含む請求項１２に記載の磁気抵抗メモリ装置の動作方法。
前記書き込み動作を終了させるステップは、
ハイロジックを有する前記状態切替認識信号を前記読み出し／書き込み駆動回路に提供するステップを含む請求項１４に記載の磁気抵抗メモリ装置の動作方法。
前記ハイロジックを有する前記状態切替認識信号は、
前記基準電圧と前記選択されたデータセルの電圧とが同一であれば、前記読み出し／書き込み駆動回路に提供される請求項１５に記載の磁気抵抗メモリ装置の動作方法。